一種半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]隨著器件的特征尺寸不斷減小，在進(jìn)入納米尺度尤其是22nm以下尺寸以后，臨近半導(dǎo)體物理器件的極限問題接踵而來，如電容損耗、漏電流增大、噪聲提升、閂鎖效應(yīng)和短溝道效應(yīng)等，為了克服這些問題，SOI (絕緣體上娃，Si 1 icon-On-1nsulator)技術(shù)應(yīng)運(yùn)而生。
[0003]SOI襯底分厚層和薄層S0I，薄層S0I器件的頂層硅的厚度小于柵下最大耗盡層的寬度，當(dāng)頂層娃的厚度變薄時(shí)，器件從部分耗盡(Partially Deplet1n)向全部耗盡(FullyDeplet1n)轉(zhuǎn)變，當(dāng)頂層??圭小于50nm時(shí)，為超薄SOI (Ultra thin S0I,UTS0I), SOI器件全部耗盡，全部耗盡的器件具有較大電流驅(qū)動(dòng)能力、陡直的亞閾值斜率、較小的短溝道、窄溝道效應(yīng)和完全消除Kink效應(yīng)等優(yōu)點(diǎn)，特別適用于高速、低壓、低功耗電路的應(yīng)用，超薄S0I成為22nm以下尺寸工藝的理想解決方案。
[0004]然而，目前S0I襯底的造價(jià)較高，且提供的S0I襯底的規(guī)格較為單一，無法根據(jù)器件的需要調(diào)整各層的厚度。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術(shù)中的不足，提供一種半導(dǎo)體器件及其制造方法，可利用體襯底實(shí)現(xiàn)具有部分埋層的類SOI器件且溝道厚度和埋層厚度可調(diào)。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為:
[0007]一種半導(dǎo)體器件的制造方法，包括步驟:
[0008]提供半導(dǎo)體襯底；
[0009]在部分襯底上形成第一半導(dǎo)體層，在襯底及第一半導(dǎo)體層上形成第二半導(dǎo)體層，襯底上形成隔離，其中，第一半導(dǎo)體層包括位于部分有源區(qū)內(nèi)的第一部分和向柵極端部方向延伸的第二部分，第一部分在柵寬方向與有源區(qū)同寬且在柵長方向的寬度至少等于柵長;
[0010]在第二半導(dǎo)體層的有源區(qū)上形成器件結(jié)構(gòu)，器件結(jié)構(gòu)的柵極位于第一半導(dǎo)體層的第一部分之上；
[0011]在第一半導(dǎo)體層的第二部分之上的第二半導(dǎo)體層中形成貫通的刻蝕孔；
[0012]通過刻蝕孔腐蝕去除第一半導(dǎo)體層，以形成空腔；
[0013]在空腔及刻蝕孔中填充介質(zhì)材料，以分別形成埋層及絕緣孔。
[0014]可選的，形成第一半導(dǎo)體層和第二半導(dǎo)體層的步驟具體包括:
[0015]在襯底上形成第一掩膜層，并刻蝕部分厚度的襯底；
[0016]進(jìn)行選擇性外延生長，形成第一半導(dǎo)體層；
[0017]去除第一掩膜層；
[0018]進(jìn)行外延生長，形成第二半導(dǎo)體層；
[0019]進(jìn)行刻蝕，以形成隔離溝槽；
[0020]填充隔離溝槽，以形成隔離；
[0021]其中，第一半導(dǎo)體層包括位于有源區(qū)內(nèi)的第一部分和向柵極端部延伸的第二部分。
[0022]可選的，所述襯底為硅襯底，所述第一半導(dǎo)體層為Gejii x，其中0〈χ〈1，所述第二半導(dǎo)體層為石圭。
[0023]可選的，通過刻蝕孔腐蝕去除第一半導(dǎo)體層，以形成空腔的步驟具體包括:
[0024]采用HF、H202、CH3C00H和H20的刻蝕劑進(jìn)行腐蝕去除第一半導(dǎo)體層，以形成空腔。
[0025]可選的，在空腔及刻蝕孔中填充介質(zhì)材料的步驟具體包括:
[0026]采用ALD工藝或者CVD工藝，在空腔中填滿第一介質(zhì)層以及在刻蝕孔的內(nèi)壁上形成第一介質(zhì)層；在刻蝕孔中填滿第二介質(zhì)層。
[0027]可選的，所述第一半導(dǎo)體層延伸至襯底中的器件結(jié)構(gòu)的部分源漏區(qū)中。
[0028]此外，本發(fā)明還提供了由上述方法形成的半導(dǎo)體器件，包括:
[0029]半導(dǎo)體襯底；
[0030]半導(dǎo)體襯底上的埋層；
[0031]埋層及襯底上的第二半導(dǎo)體層，其中，埋層包括位于部分有源區(qū)內(nèi)的第一部分和向柵極端部延伸的第二部分，第一部分在柵寬方向與有源區(qū)同寬且在柵長方向的寬度大于或等于柵長；
[0032]在第二半導(dǎo)體層的有源區(qū)上的器件結(jié)構(gòu)，器件結(jié)構(gòu)的柵極位于埋層的第一部分之上；
[0033]位于埋層的第二部分之上的貫通第二半導(dǎo)體層的絕緣孔。
[0034]可選的，埋層為第一介質(zhì)層，所述絕緣孔的介質(zhì)材料包括孔內(nèi)壁上的第一介質(zhì)層和填充孔的第二介質(zhì)層。
[0035]可選的，所述第一介質(zhì)層為高k介質(zhì)材料，第二介質(zhì)層為氧化石圭。
[0036]可選的，所述埋層延伸至襯底中的器件結(jié)構(gòu)的部分源漏區(qū)中。
[0037]本發(fā)明的半導(dǎo)體器件的制造方法，在部分的有源區(qū)內(nèi)及有源區(qū)的沿柵極方向上形成了第一、第二部分的第一半導(dǎo)體層，而后，通過在第二部分上的第二半導(dǎo)體層中刻蝕出刻蝕孔來去除第一半導(dǎo)體層，并重新填充介質(zhì)材料，可以通過體襯底實(shí)現(xiàn)具有部分埋層的類SOI器件，同時(shí)，埋層的厚度和溝道厚度可以通過形成的第一，第二半導(dǎo)體層的厚度來分別進(jìn)行調(diào)節(jié)，滿足不同器件的需求，工藝簡(jiǎn)單易行。
【附圖說明】
[0038]為了更清楚地說明本發(fā)明實(shí)施的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0039]圖1示出了本發(fā)明的半導(dǎo)體器件的制造方法的流程圖；
[0040]圖2-圖11A為根據(jù)本發(fā)明實(shí)施例的制造半導(dǎo)體器件的各個(gè)制造過程中的俯視圖及AA、BB向截面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0041]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。
[0042]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。
[0043]其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
[0044]參考圖1所示，本發(fā)明提供了一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底；在部分襯底上形成第一半導(dǎo)體層，在襯底及第一半導(dǎo)體層上形成第二半導(dǎo)體層，襯底上形成隔離，其中，第一半導(dǎo)體層包括位于部分有源區(qū)內(nèi)的第一部分和向柵極端部方向延伸的第二部分，第一部分在柵寬方向與有源區(qū)同寬且在柵長方向的寬度大于或等于柵長；在第二半導(dǎo)體層的有源區(qū)上形成器件結(jié)構(gòu)，器件結(jié)構(gòu)的柵極位于第一半導(dǎo)體層的第一部分之上；在第一半導(dǎo)體層第二部分之上的第二半導(dǎo)體層中形成貫通的刻蝕孔；通過刻蝕孔腐蝕去除第一半導(dǎo)體層，以形成空腔；在空腔及刻蝕孔中填充介質(zhì)材料，以分別形成埋層及絕緣孔。
[0045]在本發(fā)明的制造方法中，在部分的有源區(qū)內(nèi)及有源區(qū)的沿柵極方向上形成了第一、第二部分的第一半導(dǎo)體層，而后，通過在第二部分上的第二半導(dǎo)體層中刻蝕出刻蝕孔來去除第一半導(dǎo)體層，并重新填充介質(zhì)材料，可以通過體襯底實(shí)現(xiàn)具有部分埋層的類SOI器件，同時(shí)，埋層厚度和溝道厚度可以通過形成的第一，第二半導(dǎo)體層的厚度來分別進(jìn)行調(diào)節(jié)，滿足不同器件的需求，工藝簡(jiǎn)單易行。