金屬-絕緣體-金屬電容及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種金屬-絕緣體-金屬(MIM)電容及其形成方法。
【背景技術(shù)】
[0002]半導(dǎo)體器件應(yīng)用于各種電子設(shè)備中，諸如個人計算機、手機、數(shù)碼相機和其他電子產(chǎn)品。通常通過在半導(dǎo)體襯底上方沉積絕緣層、導(dǎo)電層和半導(dǎo)體材料層等，使用光刻工藝對各個材料層進行圖形化，以在各個材料層上形成電路組件和元件來制造半導(dǎo)體器件。半導(dǎo)體產(chǎn)業(yè)通過不斷縮小各種電子組件(例如，晶體管、二極管、電容器、電阻器等)的集成度，使得半導(dǎo)體芯片的尺寸減小、功耗降低、性能提高。
[0003]電容在電路中起著去耦、濾波、諧振、阻抗匹配等作用。常見的電容有集成電容和分離電容兩大類。分離電容可制作較大的電容量，但是其體積大，寄生電感和電阻較大。集成電容由于其占用面積小、寄生參量小、節(jié)約封裝成本等優(yōu)點正在被越來越多的使用。
[0004]金屬-絕緣體-金屬(1頂:16七&1-;[11811131:01—]^七31)結(jié)構(gòu)作為一種集成電容，可用于存儲各種半導(dǎo)體器件中的電荷，其在射頻集成電路和模擬/混合信號集成電路中有著廣泛應(yīng)用。M頂電容橫向地形成在半導(dǎo)體晶圓上，其中兩個金屬極板將與晶圓表面平行的介質(zhì)層夾在中間。
[0005]但是，現(xiàn)有技術(shù)形成的MIM電容的性能不佳。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是現(xiàn)有技術(shù)形成的MIM電容的性能不佳。
[0007]為解決上述問題，本發(fā)明實施例提供了一種MM電容的形成方法，所述方法包括:提供基底，所述基底上自上而下依次具有第一導(dǎo)電層、第一絕緣層和第二導(dǎo)電層;刻蝕所述第一導(dǎo)電層，形成第一電極，所述第一電極暴露出部分所述第一絕緣層;形成覆蓋所述第一電極頂表面和側(cè)壁、以及部分所述第一絕緣層頂表面的第二絕緣層;刻蝕所述第二絕緣層和所述第一絕緣層，直至暴露出所述第二導(dǎo)電層，剩余在所述第一電極側(cè)壁表面的第二絕緣層及其下方的第一絕緣層構(gòu)成側(cè)墻結(jié)構(gòu)，位于所述第一電極下方的第一絕緣層構(gòu)成電介質(zhì)層;刻蝕所述第二導(dǎo)電層，形成第二電極。
[0008]可選地，在刻蝕所述第一導(dǎo)電層，形成第一電極后，繼續(xù)刻蝕所述第一絕緣層，去除部分所述第一絕緣層。
[0009]可選地，所述第二絕緣層與所述第一絕緣層的材料相同。
[0010]可選地，所述第二絕緣層的厚度為100?2000埃。
[0011]可選地，刻蝕所述第二導(dǎo)電層，形成第二電極包括:形成覆蓋所述第一電極、所述側(cè)墻結(jié)構(gòu)和所述第二導(dǎo)電層的第三絕緣層;在所述第三絕緣層上形成與待形成的第二電極對應(yīng)的圖形化掩膜層，刻蝕所述第三絕緣層和所述第二導(dǎo)電層，形成第二電極。
[0012]可選地，在刻蝕所述第一導(dǎo)電層，刻蝕所述第一絕緣層和所述第一絕緣層、和刻蝕所述第三絕緣層和所述第二導(dǎo)電層后，分別對所述基底及其上各結(jié)構(gòu)進行清洗。
[0013]可選地，所述第一絕緣層、所述第二絕緣層或所述第三絕緣層的材料包括氮化硅、氮氧化硅或者氧化硅中的一種或多種。
[0014]可選地，所述第一導(dǎo)電層的材料包括氮化鈦。
[0015]可選地，所述第二導(dǎo)電層包括鋁層，和位于所述鋁層上的氮化鈦層或鈦層。
[0016]對應(yīng)地，本發(fā)明實施例還提供了采用上述方法形成的一種MIM電容。所述電容包括:基底;位于所述基底上的第二電極;位于所述第二電極上的電介質(zhì)層;位于所述電介質(zhì)層上第一電極;位于所述電介質(zhì)層和所述第一電極側(cè)壁表面的側(cè)墻結(jié)構(gòu)。
[0017]可選地，所述側(cè)墻結(jié)構(gòu)的材料與所述電介質(zhì)層的材料相同。
[0018]可選地，所述MM電容還包括:覆蓋所述第一電極、所述側(cè)墻結(jié)構(gòu)和部分所述第二電極的第三絕緣層。
[0019]可選地，所述電介質(zhì)層、所述側(cè)墻結(jié)構(gòu)或所述第三絕緣層的材料包括氮化硅、氮氧化硅或者氧化硅中的一種或多種。
[0020]可選地，所述第一電極的材料包括氮化鈦。
[0021]可選地，所述第二電極包括鋁電極、以及位于所述鋁電極上的氮化鈦電極或鈦電極。
[0022]與現(xiàn)有技術(shù)相比，本發(fā)明實施例的技術(shù)方案具有以下優(yōu)點:
[0023]本發(fā)明實施例的MM電容的形成方法中，通過刻蝕所述第二絕緣層和第一絕緣層形成了側(cè)墻結(jié)構(gòu)，所述側(cè)墻結(jié)構(gòu)可以保護所述第一電極下的電介質(zhì)層，減少所述電介質(zhì)層在刻蝕過程中受到的等離子體損傷，改善了最終形成的M頂電容的TDDB特性。
[0024]進一步地，由于所述側(cè)墻結(jié)構(gòu)的保護作用，在刻蝕所述第一導(dǎo)電層前，已經(jīng)去除了側(cè)墻結(jié)構(gòu)之外的第一絕緣層，與現(xiàn)有技術(shù)相比，無需再去除所述第一絕緣層，降低對刻蝕工藝中所需光刻膠層厚度的要求，工藝簡單；更進一步地，由于所述電介質(zhì)層有側(cè)墻結(jié)構(gòu)保護，所述電介質(zhì)層的厚度可以做到更小，增大了最終形成的M頂電容器的電容值。
[0025]對應(yīng)地，本發(fā)明實施例的MBl電容也具有上述優(yōu)點。
【附圖說明】
[0026]圖1示出了現(xiàn)有技術(shù)所形成MIM結(jié)構(gòu)的剖面示意圖。
[0027]圖2至圖7示出了本發(fā)明實施例的MM電容的形成方法中所形成的中間結(jié)構(gòu)的剖面示意圖。
【具體實施方式】
[0028]由【背景技術(shù)】可知，現(xiàn)有技術(shù)形成的金屬-氧化物-金屬(MIM:Meta1-1nsulator-Metal)電容的性能不佳。
[0029]本發(fā)明的發(fā)明人研究了現(xiàn)有技術(shù)形成MIM電容的工藝后發(fā)現(xiàn)，如圖1所示，現(xiàn)有技術(shù)中在形成MM電容的上電極130時，會進行過刻蝕，以降低下電極110上介電層120的厚度h。所述介電層120的厚度h越大，后續(xù)刻蝕下電極110時所需的光刻膠的厚度越大，刻蝕難度增加。但是對介電層120的刻蝕越多，暴露出的上電極130下的介電層120的側(cè)壁面積越大，刻蝕過程中容易在所述側(cè)壁上形成刻蝕損傷125，造成MM電容的與時間相關(guān)電介質(zhì)擊穿(TDDB:Time Dependent Dielectric Breakdown)特性不佳。TDDB測試通過在上下電極上施加低于介電層120本征擊穿場強的電壓，經(jīng)歷一定時間后發(fā)生電介質(zhì)層擊穿，來衡量器件的性能。本發(fā)明的發(fā)明人發(fā)現(xiàn)，現(xiàn)有技術(shù)所形成的M頂電容TDDB性能不佳的一個主要原因即在于在介電層120中引入了過多刻蝕損傷125，導(dǎo)致在TDDB測試過程在刻蝕損傷125周圍發(fā)生電荷積累，導(dǎo)致介電層120的擊穿。
[0030]基于以上研究，本發(fā)明實施例提供了一種MM電容的形成方法，提供自上而下依次具有第一導(dǎo)電層、第一絕緣層和第二導(dǎo)電層的基底;在刻蝕所述第一導(dǎo)電層形成第一電極后，不刻蝕或者少刻蝕其下的第一絕緣層，而是形成覆蓋所述第一電極和所述第一絕緣層的第二絕緣層;再刻蝕所述第二絕緣層和所述第一絕緣層，直至暴露出所述第二導(dǎo)電層，剩余在所述第一電極側(cè)壁表面的第二絕緣層及其下方的第一絕緣層構(gòu)成側(cè)墻結(jié)構(gòu)，位于所述第一電極下方的第一絕緣層構(gòu)成電介質(zhì)層。所述側(cè)墻結(jié)構(gòu)可以保護所述電介質(zhì)層在后續(xù)形成第二電極的刻蝕過程中免受損傷，從而可以提高所形成的M頂電容的性能。
[0031]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0032]需要說明的是，提供這些附圖的目的是有助于理解本發(fā)明的實施例，而不應(yīng)解釋為對本發(fā)明的不當(dāng)?shù)南拗?。為了更清楚起見，圖中所示尺寸并未按比例繪制，可能會做放大、縮小或其他改變。
[0033]首先，參考圖2，提供基底200，所述基