基于硅通孔技術(shù)的半導(dǎo)體電容器及其制造方法、封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體電容器制造技術(shù)領(lǐng)域，具體涉及一種基于硅通孔技術(shù)的半導(dǎo)體 電容及其制造方法。
【背景技術(shù)】
[0002] 電容元件常用于集成電路中作為電子無源器件，具有儲能、濾波、隔直等功能，是 大量使用的元件之一。目前，半導(dǎo)體工藝中常見的電容結(jié)構(gòu)有金屬氧化物半導(dǎo)體(M0S)電 容、PN結(jié)電容以及金屬-絕緣-金屬(ΜΠ 〇電容等。但此類電容單位面積電容值較低，如Μ頂電 容大約2fFAm2，，因此若要獲得更大容量的電容（如10PF以上），就需要占據(jù)非常大的芯片 面積，增加了芯片成本。而如分立器件中的貼片電容常采用多層叉指電極結(jié)構(gòu)，可以具有很 大的容值，但體積大，與半導(dǎo)體工藝不兼容，也不便于與集成電路芯片進(jìn)行小型化封裝。
[0003] 硅通孔(TSV，Through-Silicon Via)技術(shù)TVS技術(shù)是通過在芯片和芯片間制作垂 直通孔，實(shí)現(xiàn)芯片之間互連，能夠使芯片在三維方向堆疊進(jìn)行封裝的3D封裝技術(shù)，具有封裝 尺寸更小，芯片速度更快等優(yōu)點(diǎn)。

【發(fā)明內(nèi)容】

[0004] 基于上述現(xiàn)有技術(shù)和存在的問題，本發(fā)明提出了一種基于硅通孔技術(shù)的半導(dǎo)體電 容器及其制造方法、封裝結(jié)構(gòu)，其基于硅通孔技術(shù)，實(shí)現(xiàn)了包括多層的金屬層和絕緣電介質(zhì) 質(zhì)層重復(fù)形成的金屬-絕緣電介質(zhì)層的疊層結(jié)構(gòu)的半導(dǎo)體電容器，具有很高的單位面積電 容值并且易于與其它集成電路芯片進(jìn)行封裝。
[0005] 本發(fā)明提出了一種基于硅通孔技術(shù)的半導(dǎo)體電容器，所述半導(dǎo)體電容器包括多層 金屬層和絕緣電介質(zhì)質(zhì)層重復(fù)形成的金屬-絕緣電介質(zhì)層的疊層結(jié)構(gòu)，同時將偶數(shù)層金屬 層電氣連接，奇數(shù)層金屬層電氣連接;每個所述疊層結(jié)構(gòu)中都設(shè)置有襯底，且有底電極金屬 柱貫穿所述襯底;其中：
[0006] 兩兩相鄰的奇數(shù)層金屬層通過若干個金屬互連孔相連，并與底電極金屬柱相連， 形成電容的一個電極;兩兩相鄰的偶數(shù)層金屬層通過若干個金屬互連孔相連，并通過若干 個頂電極金屬互連孔與頂電極金屬層相連，形成電容的另一個電極;多層金屬層作為多層 電極板，并由所述多層電極板組成半導(dǎo)體電容器。
[0007] 本發(fā)明還提出了一種基于硅通孔技術(shù)的半導(dǎo)體電容器制造方法，所述制造方法依 序包括以下步驟：
[0008] 第一步，在襯底上方沉積一層絕緣電介質(zhì)層；
[0009] 第二步，刻蝕出貫穿襯底100和絕緣電介質(zhì)層的通孔，然后在通孔內(nèi)填充底電極金 屬柱；
[0010]第三步，基于絕緣電介質(zhì)層表面先后沉積形成第一金屬層和第一絕緣電介質(zhì)層；
[0011]第四步，基于第一絕緣電介質(zhì)層表面先后沉積形成第二金屬層和第二絕緣電介質(zhì) 層；
[0012] 第五步，刻蝕第一絕緣電介質(zhì)層、第二絕緣電介質(zhì)層形成若干個互連通孔，然后填 充金屬形成第一金屬互連孔；
[0013] 第六步，即基于第二絕緣電介質(zhì)層表面先后沉積形成第三金屬層和第三絕緣電介 質(zhì)層109;
[0014] 第七步，刻蝕第二絕緣電介質(zhì)層、第三絕緣電介質(zhì)層形成若干個通孔，然后填充金 屬形成第二金屬互連孔；
[0015] 第八步，基于第三絕緣電介質(zhì)層表面先后沉積形成第四金屬層和第四絕緣電介質(zhì) 層；
[0016] 第九步，基于第四絕緣電介質(zhì)層沉積形成緩沖絕緣電介質(zhì)層，然后刻蝕第四絕緣 電介質(zhì)層、緩沖層絕緣電介質(zhì)層、填充金屬形成若干個頂電極金屬互連孔；
[0017] 第十步，基于緩沖絕緣電介質(zhì)層沉積形成頂電極金屬層。
[0018] 以上流程中，如果需要制作四層以上的電極板，只需要不斷重復(fù)第三步~第八步， 半導(dǎo)體電容器包括多層的金屬層和絕緣電介質(zhì)質(zhì)層重復(fù)形成的金屬-絕緣電介質(zhì)層的疊層 結(jié)構(gòu)。
[0019] 本發(fā)明再提出了一種基于硅通孔技術(shù)的半導(dǎo)體電容器的有源器件芯片-無源器件 芯片-PCB板封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括無源器件芯片、有源器件芯片、PCB板、微焊球和焊 料球;其中：
[0020] 有源器件芯片包含有模擬電路、數(shù)字電路或者二者組合;無源器件芯片包含有本 發(fā)明的基于硅通孔技術(shù)的半導(dǎo)體電容器和金屬互連孔;有源器件芯片倒扣于無源器件芯片 上方，通過微焊球與半導(dǎo)體電容器的頂電極金屬層連接;PCB板位于無源器件下方，通過焊 料球與半導(dǎo)體電容器的底電極金屬柱連接。
[0021] 與現(xiàn)有技術(shù)相比，上述技術(shù)方案的優(yōu)點(diǎn)在于：
[0022] 1)通過疊層方式形成的電容器在不擴(kuò)大占用面積的情況下，增加了電容器電極面 積，從而提高電容值，節(jié)約了成本；
[0023] 2)金屬-絕緣-金屬電容的兩個電極可以分別由位于襯底上方和下方的金屬引出， 利用3D封裝技術(shù)可以使之與不同的外部電路(如集成電路芯片，PCB板等）電氣連接，可實(shí)現(xiàn) 小型化封裝，減少寄生效應(yīng)。
【附圖說明】
[0024] 圖1至圖10為本發(fā)明所提出的基于硅通孔技術(shù)的半導(dǎo)體電容器制造方法的制造過 程的剖面示意圖；
[0025] 圖11為包含本發(fā)明所提出的半導(dǎo)體電容器的一種有源器件芯片-無源器件芯片-PCB封裝結(jié)構(gòu)的剖面示意圖。
[0026] 附圖標(biāo)記：
[0027] 100、襯底；
[0028] 101、絕緣層；
[0029] 102、底電極金屬柱；
[0030] 103、第一金屬層；
[0031] 104、第一電介質(zhì)層；
[0032] 105、第二金屬層；
[0033] 106、第二電介質(zhì)層；
[0034] 107、金屬互連孔；
[0035] 108、第三金屬層；
[0036] 109、第三電介質(zhì)層；
[0037] 110、第二金屬互連孔；
[0038] 111、第四金屬層；
[0039] 112、第四電介質(zhì)層；
[0040] 113、緩沖層；
[00411 114、頂電極金屬互連孔；
[0042] 115、頂電極金屬層
[0043] 1、無源器件芯片；
[0044] 2、有源器件芯片；
[0045] 3、PCB 板；
[0046] 4、微焊球；
[0047] 5、焊料球。
【具體實(shí)施方式】
[0048] 以下結(jié)合附圖及【具體實(shí)施方式】，進(jìn)一步詳述本發(fā)明的技術(shù)方案。
[0049] 本發(fā)明公開了一種半導(dǎo)體電容器制造方法的實(shí)施方案，如圖1-圖9所示，依次包括 如下步驟：
[0050] 第一步，在襯底100上方沉積一層絕緣層101，如圖1所示；
[0051] 第二步，刻蝕出貫穿襯底100和絕緣層101的通孔，然后在通孔內(nèi)填充底電極金屬 柱102,如圖2所示；
[0052]第三步，基于絕緣層101表面先后沉積形成第一金屬層103和第一電介質(zhì)層104,如 圖3所示；
[0053]第四步，基于第一電介質(zhì)層104表面先后沉積形成第二金屬層105和第二電介質(zhì)層 106,如圖4所示；
[0054]第五步，刻蝕第一電介質(zhì)層104、第二電介質(zhì)層106形成若干個互連通孔，然后填充 金屬形成第一金屬互連孔107,如圖5所不；
[0055]第六步，即基于第二電介質(zhì)層106表面先后沉積形成第三金屬層108和第三電介質(zhì) 層109,如圖6所示；
[0056]第七步，刻蝕第二電介質(zhì)層106、第三電介質(zhì)層109形成若干個通孔，然后填充金屬 形成第二金屬互連孔110，如圖7所示；
[0057]第八步，基于第三電介質(zhì)層109表面先后沉積形成第四金屬