功率金屬氧化物半導體場效應晶體管的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導體技術(shù)領(lǐng)域，具體地，涉及功率金屬氧化物半導體場效應晶體管。
【背景技術(shù)】
[0002] 功率M0SFET (功率金屬氧化物半導體場效應晶體管）是航天電源中的核心電子器 件。功率M0SFET在應用到航天環(huán)境中時會有以下三種輻射效應，分別是總劑量效應，單粒子 燒毀效應和單粒子柵擊穿效應，這些效應會嚴重影響功率M0SFET器件在航天環(huán)境中的應 用。為了抑制這些輻照效應，需要加入與商用器件不同的設計和工藝來實現(xiàn)抗輻射的功率 M0SFET。這些工藝和設計需要同時考慮抑制三種輻射效應，并且盡可能不(或盡量少）的犧 牲器件的常規(guī)電性能。
[0003] 單粒子燒毀是功率M0SFET應用于單粒子輻射環(huán)境中的一種特有現(xiàn)象。如果某種功 率M0SFET，其擊穿電壓為300V，即在關(guān)斷狀態(tài)下，漏極可承受300V的電壓。但是如果環(huán)境中 有單粒子輻射，其關(guān)斷狀態(tài)下可承受的電壓會下降到只有約50V。傳統(tǒng)的抗單粒子輻射設計 是在外延層引入一層緩沖層的方法來提高器件抗單粒子燒毀能力，但是這種方式的缺點是 會顯著增加器件的導通電阻。
[0004] 因而，目前關(guān)于抗輻射功率M0SFET的相關(guān)研究仍有待深入。
【發(fā)明內(nèi)容】
[0005] 本發(fā)明旨在至少在一定程度上解決相關(guān)技術(shù)中的技術(shù)問題之一。為此，本發(fā)明的 一個目的在于提出一種抗輻照能力較高的功率M0SFET。
[0006] 針對現(xiàn)有技術(shù)中功率M0SFET抗輻射效應(總劑量效應，單粒子燒毀效應和單粒子 柵擊穿效應)能力不理想的問題，發(fā)明人進行了大量的探索和實驗，意外地發(fā)現(xiàn)，提高功率 M0SFET溝道區(qū)的摻雜能夠明顯提高器件的抗單粒子燒毀能力，且能夠保持器件的電性能， 幾乎不會增加器件的導通電阻，進一步地，發(fā)明人發(fā)現(xiàn)同時采用高介電常數(shù)材料作為器件 的柵介質(zhì)，可以有效降低柵介質(zhì)中的電場強度，保持器件的閾值電壓不變。
[0007] 有鑒于此，本發(fā)明提供了 一種功率金屬氧化物半導體場效應晶體管（功率 M0SFET)。根據(jù)本發(fā)明的實施例，該功率M0SFET包括:襯底、外延區(qū)、阱區(qū)、源區(qū)、溝道區(qū)、柵介 質(zhì)、柵、隔離介質(zhì)及源極金屬，其中，溝道區(qū)的摻雜量不低于2el8/cm 3。發(fā)明人驚喜地發(fā)現(xiàn)， 提高溝道區(qū)的摻雜量，可以有效提高器件（即功率M0SFET)的抗單粒子燒毀能力，且器件的 導通電阻幾乎不會增加，根據(jù)本發(fā)明實施例的功率M0SFET在提高器件抗輻射能力的同時， 最大限度的保持了器件的電性能。
[0008] 根據(jù)本發(fā)明的實施例，柵介質(zhì)可以由高介電常數(shù)材料形成。由此，采用高介電常數(shù) 材料作為器件的柵介質(zhì)來降低其中的電場強度，保持器件的閾值電壓不變，從而提高器件 的抗單粒子柵擊穿能力。
[0009] 根據(jù)本發(fā)明的實施例，高介電常數(shù)材料的介電常數(shù)不低于7.5。由此，柵介質(zhì)中的 電場強度顯著降低，器件抗單粒子柵擊穿能力顯著提高。
[0010] 根據(jù)本發(fā)明的實施例，高介電常數(shù)材料為選自氧化鋁、Hf〇2中的至少一種。由此， 不僅能夠有效實現(xiàn)降低柵介質(zhì)中電場強度，提高器件抗單粒子柵擊穿能力，且材料來源廣 泛，成本較低，易于實現(xiàn)。
[0011] 本發(fā)明至少具有以下有益效果：
[0012] 根據(jù)本發(fā)明實施例的功率M0SFET，由于提高了器件溝道區(qū)的摻雜濃度，顯著提高 了器件的抗單粒子燒毀能力；同時由于采用了高k材料(高介電常數(shù)材料)作為器件的柵介 質(zhì)，保持了器件的閾值電壓，且可以降低氧化層中的電場強度，使得在提高器件的抗輻射能 力的同時，能夠不增加器件的導通電阻，最大限度的保持器件的電性能。
【附圖說明】
[0013]圖1為根據(jù)本發(fā)明實施例的功率M0SFET的結(jié)構(gòu)示意圖；
[0014]圖2為普通功率M0SFET的半元胞結(jié)構(gòu)示意圖；
[0015] 圖3為功率M0SFET的摻雜濃度圖；
[0016]圖4為普通功率M0SFET在漏極電壓為40V和漏極電壓為50V時漏極電流隨時間變化 的仿真曲線；
[0017] 圖5為功率M0SFET的電場強度分布圖；
[0018]圖6為根據(jù)本發(fā)明實施例的功率M0SFET的柵介質(zhì)材料厚度、柵介質(zhì)中的電場強度 隨柵介質(zhì)材料介電常數(shù)的變化結(jié)果圖。
【具體實施方式】
[0019] 下面詳細描述本發(fā)明的實施例。下面描述的實施例是示例性的，僅用于解釋本發(fā) 明，而不能理解為對本發(fā)明的限制。實施例中未注明具體技術(shù)或條件的，按照本領(lǐng)域內(nèi)的文 獻所描述的技術(shù)或條件或者按照產(chǎn)品說明書進行。所用試劑或儀器未注明生產(chǎn)廠商者，均 為可以通過市購獲得的常規(guī)產(chǎn)品。
[0020] 本發(fā)明提供了一種功率金屬氧化物半導體場效應晶體管(功率M0SFET)。根據(jù)本發(fā) 明的實施例，該功率M0SFET的具體結(jié)構(gòu)不受特別限制，可以為本領(lǐng)域內(nèi)常規(guī)的M0SFET結(jié)構(gòu)， 例如，參照圖1，該功率M0SFET可以包括:襯底1、外延區(qū)2、阱區(qū)3、源區(qū)4、溝道區(qū)5、柵介質(zhì)6、 柵7、隔離介質(zhì)8及源極金屬9,其中，溝道區(qū)4的摻雜量不低于2el8/cm 3。發(fā)明人驚喜地發(fā)現(xiàn)， 提高溝道區(qū)4的摻雜量，可以有效提高器件（即功率M0SFET)的抗單粒子燒毀和抗單粒子柵 擊穿能力，且器件的導通電阻幾乎不會增加，根據(jù)本發(fā)明實施例的功率M0SFET在提高器件 抗輻射能力的同時，最大限度的保持了器件的電性能。
[0021] 根據(jù)本發(fā)明的實施例，柵介質(zhì)可以由高介電常數(shù)材料形成。由此，采用高介電常數(shù) 材料作為器件的柵介質(zhì)來降低其中的電場強度，保持器件的閾值電壓不變，從而提高器件 的抗單粒子柵擊穿能力。
[0022] 根據(jù)本發(fā)明的實施例，高介電常數(shù)材料的介電常數(shù)可以不低于7.5。由此，柵介質(zhì) 中的電場強度顯著降低，器件抗單粒子柵擊穿能力顯著提高。
[0023]根據(jù)本發(fā)明的實施例，高介電常數(shù)材料的具體種類不受特別限制，只要具有足夠 高的介電常數(shù)，本領(lǐng)域技術(shù)人員可以靈活選擇。在本發(fā)明的一些實施例中，高介電常數(shù)材料 為選自氧化鋁、Hf02中的至少一種。由此，不僅能夠有效實現(xiàn)降低柵介質(zhì)中電場強度，提高 器件抗單粒子柵擊穿能力，且材料來源廣泛，成本較低，易于實現(xiàn)。
[