多通道堆疊封裝結(jié)構(gòu)及封裝方法
【專利摘要】本發(fā)明公開了集成電路封裝領(lǐng)域的一種多通道的堆疊封裝結(jié)構(gòu)及封裝方法。包括上層結(jié)構(gòu)和下封裝體，上層結(jié)構(gòu)和下封裝體通過電連接機構(gòu)形成上下互連的整體，所述的上層結(jié)構(gòu)設(shè)有基板，上層結(jié)構(gòu)的基板稱為上基板，下封裝體包括下基板、下封裝體芯片、嵌入基板和塑封膠，下封裝體芯片放置于下基板的上表面上并通過電連接機構(gòu)與下基板形成電連接，嵌入基板貼合在下基板上表面上的非芯片放置區(qū)，塑封膠覆蓋下基板上表面的其他區(qū)域并填封嵌入基板與下封裝體芯片之間的空隙，通過嵌入基板上下兩側(cè)的導(dǎo)電材料和嵌入基板內(nèi)部的電路實現(xiàn)上層結(jié)構(gòu)與下封裝體之間的電連接，下封裝體下基板下表面可以與位于下方的印刷電路板或其他器件或物體形成電連接。
【專利說明】
多通道堆疊封裝結(jié)構(gòu)及封裝方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及集成電路封裝領(lǐng)域的一種堆疊封裝技術(shù)(POP)中形成超細間距多通道的堆疊封裝結(jié)構(gòu)及封裝方法。
【背景技術(shù)】
[0002]隨著微電子技術(shù)的不斷進步，集成電路的特征尺寸不斷縮小、互連密度不斷提高，未來社會需要更加高速的信息處理以及由此帶來的更好的移動產(chǎn)品用戶體驗，這種需要對集成電路的封裝技術(shù)提出了深刻挑戰(zhàn)。
[0003]堆疊封裝(P0P，Package on Package)是一種典型的三維封裝技術(shù)，主要應(yīng)用于各類電子產(chǎn)品處理器與內(nèi)存系統(tǒng)集成。POP由上下兩個封裝體疊加而成，上封裝體與下封裝體之間通過電互連通道形成電連接。下封裝體中封裝的一般是基帶元件或應(yīng)用處理器等，而上封裝體中一般是存儲器等。隨著內(nèi)存帶寬需求不斷提高，制約POP封裝應(yīng)用的主要瓶頸為傳統(tǒng)POP中上下封裝體間電互連通道個數(shù)有限，即內(nèi)存有效通道數(shù)有限，因此大幅增加內(nèi)存有效通道數(shù)(即上下封裝體之間的電互連通道數(shù))是現(xiàn)今封裝技術(shù)的一個挑戰(zhàn)。
[0004]目前POP技術(shù)主要由安靠(Amkor)等極少數(shù)國際大公司壟斷，所推出的可量產(chǎn)的POP封裝形式主要為兩種:如圖1所示的模塑通孔(TMV，Through Mold Via)P0P封裝和如圖2所示的非模塑通孔POP封裝。其中，上下封裝體中芯片可以采用引線鍵合、倒裝焊接或兩者組合形式，可堆疊也可平鋪。非模塑通孔POP封裝中用焊球?qū)崿F(xiàn)上下封裝體的電連接，模塑通孔POP封裝中用導(dǎo)電材料填充通孔并與上方焊球相接實現(xiàn)上下封裝體的電連接。為了提高內(nèi)存帶寬，各大公司都致力于減小上下封裝體間的連接焊球/模塑通孔(TMV)的大小及間距，也即減小相鄰?fù)ǖ篱g的間距，但是都要受到工藝和成品率的限制而無法實現(xiàn)。模塑通孔POP封裝相比非模塑通孔POP封裝來說，具有更小的相鄰?fù)ǖ篱g距，目前量產(chǎn)的模塑通孔POP封裝能達到的最小的相鄰?fù)ǖ篱g距為0.4mm，這是當(dāng)今國際上POP封裝技術(shù)達到的最高能力。進一步減小相鄰?fù)ǖ篱g距的主要技術(shù)困難在于:為減小間距需要更小的連接焊球/模塑通孔(TMV)的尺寸，由此導(dǎo)致更小的焊球高度無法連接上下封裝體，更小但較深的模塑通孔(TMV)不易加工且難于充填導(dǎo)電材料。在安靠的專利US7671457B1和US8319338B1中對模塑通孔POP封裝有詳盡的描述。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是克服現(xiàn)有多通道堆疊封裝工藝中制約POP封裝應(yīng)用中的上下封裝體間電互連通道個數(shù)有限的不足，
提出一種新的超細間距POP封裝方法與封裝工藝，以大幅度增加內(nèi)存有效通道數(shù)，從而實現(xiàn)更快的數(shù)據(jù)流通與更好的用戶體驗。
[0006]本發(fā)明是通過以下技術(shù)方案實現(xiàn)的:
一種多通道堆疊封裝結(jié)構(gòu)，包括上層結(jié)構(gòu)和下封裝體，上層結(jié)構(gòu)和下封裝體通過電連接機構(gòu)形成上下互連的整體，其特征在于:所述的上層結(jié)構(gòu)設(shè)有基板，上層結(jié)構(gòu)的基板稱為上基板，下封裝體包括下基板、下封裝體芯片、嵌入基板和塑封膠，下封裝體芯片放置于下基板的上表面上并通過電連接機構(gòu)與下基板形成電連接，嵌入基板貼合在下基板上表面上的非芯片放置區(qū)，塑封膠覆蓋下基板上表面的其他區(qū)域并填封嵌入基板與下封裝體芯片之間的空隙，嵌入基板與下基板之間的縫隙內(nèi)有填充材料，有通孔貫穿填充材料，嵌入基板下側(cè)有導(dǎo)電材料位于通孔內(nèi)使嵌入基板與下基板之間形成電連接，嵌入基板上側(cè)也有導(dǎo)電材料使嵌入基板與上基板之間形成電連接，通過嵌入基板上下兩側(cè)的導(dǎo)電材料和嵌入基板內(nèi)部的電路實現(xiàn)上層結(jié)構(gòu)與下封裝體之間的電連接。
[0007]對上述技術(shù)方案作進一步的限定，所述塑封膠完全覆蓋下封裝體芯片及嵌入基板，或者所述塑封膠未完全覆蓋下封裝體芯片或嵌入基板，而是將下封裝體芯片上表面和/或嵌入基板上表面暴露出來；
對上述技術(shù)方案作進一步的限定，所述嵌入基板被塑封膠覆蓋時其上側(cè)的導(dǎo)電材料穿過嵌入基板上方的塑封膠與上基板形成電連接;所述嵌入基板與下基板之間縫隙內(nèi)的填充材料為塑封膠；
對上述技術(shù)方案作進一步的限定，所述上基板與下封裝體之間為無縫貼合或存在縫隙，無縫貼合時上基板下表面被所述塑封膠覆蓋，保留縫隙或在縫隙內(nèi)全部或部分區(qū)域設(shè)置封接材料，設(shè)置有封接材料時嵌入基板上側(cè)的導(dǎo)電材料穿過封接材料與上基板形成電連接；
對上述技術(shù)方案作進一步的限定，所述塑封膠的全部或部分可以被其他的密封粘接材料或充填材料所取代；
對上述技術(shù)方案作進一步的限定，所述下封裝體芯片包含一個或多個芯片，以堆疊、平鋪或兩者組合方式放置于下基板上表面上，并以引線鍵合、倒裝焊或兩者組合、或其他方式與下基板形成電連接;所述下基板下表面可以與位于下方的印刷電路板或其他器件或物體形成電連接；
對上述技術(shù)方案作進一步的限定，所述上層結(jié)構(gòu)設(shè)有上基板穿孔或開窗，或者上基板為金屬框架結(jié)構(gòu)，或者上基板上方的部分或全部未被塑封;所述上層結(jié)構(gòu)為與下封裝體形成至少一個電連接的任意器件或物體或其組合；
對上述技術(shù)方案作進一步的限定，所述上層結(jié)構(gòu)內(nèi)放置一個或多個芯片，所述的芯片為上層結(jié)構(gòu)芯片，上層結(jié)構(gòu)芯片以堆疊、平鋪或兩者組合方式放置于上層結(jié)構(gòu)內(nèi)，并以引線鍵合、倒裝焊或兩者組合、或其他方式與上基板形成電連接；
對上述技術(shù)方案作進一步的限定，在所述上基板上表面或下基板上表面放置無源器件或已封裝的電子元器件；
對上述技術(shù)方案作進一步的限定，所述嵌入基板上側(cè)與下側(cè)的導(dǎo)電材料均為一種或一種以上電互通材料或其組合，嵌入基板與所述上基板之間形成至少一個電連接，嵌入基板與所述下基板之間也形成至少一個電連接。
[0008]一種多通道堆疊封裝結(jié)構(gòu)的封裝方法，包括上層結(jié)構(gòu)(這里稱之為上封裝體)的制作工藝、下封裝體的制作工藝以及上、下封裝的互連工藝，其特征在于:
所述下封裝體制作工藝包括步驟:
1)在下基板上表面植入焊料球；
2)嵌入基板放置于焊料球上，經(jīng)過回流焊使嵌入基板貼合于下基板上方； 3 )在嵌入基板上表面植入焊料球；
4)以倒裝方式將一個或多個芯片貼裝在下基板的上表面并與下基板形成電連接；
5)在下基板上表面進行塑封，塑封膠填充入嵌入基板與下基板之間的縫隙中，且塑封膠完全覆蓋倒裝芯片、嵌入基板、以及嵌入基板上側(cè)的焊料球;倒裝芯片與下基板之間的縫隙內(nèi)有預(yù)先充填的底充膠材料，或是預(yù)先未充填而是在塑封工藝中將塑封膠充填入倒裝芯片與下基板之間的縫隙內(nèi)。
[0009]6)采用激光燒蝕工藝去除嵌入基板上側(cè)焊料球上方的塑封膠，露出其上部；
所述上封裝體的制作工藝包括步驟:
在上基板上表面封裝一個或多個芯片；
在上基板的底面植入多個細間距焊球，這些焊球的位置對應(yīng)在嵌入基板上側(cè)的焊料球上方。
[0010]本發(fā)明具有以下技術(shù)效果:
由于嵌入基板的存在，將原來的上基板與下基板之間的間隔一分為二，分出的兩個縫隙間距很小，因此在制作連接的導(dǎo)電材料如焊球時，可以縮小導(dǎo)電材料如焊球的尺寸，從而達到超細間距封裝的目的，按現(xiàn)有的工藝能力，可以達到0.2mm通道間距的能力，遠高于目前POP產(chǎn)品所達到的0.4mm的能力，這樣可以布置更多的內(nèi)存有效通道，極大提高了內(nèi)存帶寬，使芯片組滿足更高速計算與更高流量處理的需求，從而為各類電子產(chǎn)品帶來更佳的用戶體驗。
【附圖說明】
[0011]圖1為模塑通孔(TMV)POP封裝結(jié)構(gòu)圖。
[0012]圖2為非模塑通孔POP封裝結(jié)構(gòu)圖。
[0013]圖3為多通道堆疊封裝(POP)的結(jié)構(gòu)圖。
[0014]圖4為實施例一結(jié)構(gòu)圖。
[0015]圖5為實施例二結(jié)構(gòu)圖。
[0016]圖6為實施例二下封裝體形成工藝流程圖。
[0017]圖7為實施例二上封裝體形成工藝流程圖。
[0018]圖8為實施例二上下封裝體結(jié)合工藝流程圖。
[0019]圖中:I底層焊球、2下基板、3塑封膠、4上基板、5上基板與下封裝體之間的電互連通道(金屬焊料)、6上層結(jié)構(gòu)(上封裝體)塑封層、7嵌入基板、8嵌入基板與下基板之間縫隙內(nèi)的填充材料(可以被塑封膠取代)、9嵌入基板下側(cè)的導(dǎo)電材料、10嵌入基板上側(cè)的導(dǎo)電材料、11下封裝體芯片和12上基板與下封裝體之間的封接材料(可選)。
【具體實施方式】
[0020]下面結(jié)合附圖和具體實施例對本發(fā)明的內(nèi)容作進一步的說明:
如圖3所示為多通道堆疊封裝結(jié)構(gòu)示意圖，包括I底層焊球、2下基板、3塑封膠、4上基板、6上層結(jié)構(gòu)(上封裝體)塑封層、7嵌入基板、8嵌入基板與下基板之間縫隙內(nèi)的填充材料(可以被塑封膠取代)、9嵌入基板下側(cè)的導(dǎo)電材料、10嵌入基板上側(cè)的導(dǎo)電材料、11下封裝體芯片和12上基板與下封裝體之間的封接材料(可選)。[0021 ] 實施例一
圖4所示為一種P0P(Package On Package)堆疊封裝結(jié)構(gòu)和封裝方法，包括上下兩個互連的封裝體，上封裝體的基板稱為上基板，下封裝體的基板稱為下基板，下封裝體包含有下基板、下封裝體倒裝芯片、嵌入基板以及塑封膠，下封裝體倒裝芯片放置于下基板的上表面上并通過芯片表面凸點與下基板形成電連接，嵌入基板貼合在下基板上表面上的非芯片放置區(qū)，塑封膠將下基板上表面的其他區(qū)域以及嵌入基板和倒裝芯片完全覆蓋并填封嵌入基板與倒裝芯片之間的空隙，同時塑封膠充填入嵌入基板與下基板之間的縫隙以及倒裝芯片與下基板之間的縫隙，有通孔貫穿嵌入基板與下基板縫隙內(nèi)的塑封膠，嵌入基板下側(cè)有金屬焊料球位于通孔內(nèi)使嵌入基板與下基板之間形成電連接，下封裝體的塑封膠的上表面與上封裝體的基板(上基板)下表面之間設(shè)置有封接材料，嵌入基板上側(cè)連接的金屬焊球被塑封膠覆蓋，采用激光燒蝕工藝去除其上方的塑封膠，露出其上部，上基板下表面所連接的金屬焊球穿過封接材料與嵌入基板上側(cè)的金屬焊料球融合，因而使嵌入基板與上基板之間形成電連接，由此通過嵌入基板上下兩側(cè)的金屬焊料和嵌入基板內(nèi)部的電路實現(xiàn)上封裝體與下封裝體之間的電連接。下基板下表面植有焊球。
[0022]由于嵌入基板的存在，將原來的上基板與下基板之間的間隔一分為二，分出的兩個縫隙間距很小，因此在制作連接的焊球時，可以縮小焊球尺寸，從而達到超細間距封裝的目的，按現(xiàn)有的工藝能力，可以達到0.2mm通孔間距的能力，遠高于目前POP產(chǎn)品所達到的
0.4mm的能力，這樣可以布置更多的內(nèi)存有效通道，極大提高了內(nèi)存帶寬，使芯片組滿足更高速計算與更高流量處理的需求，從而為各類電子產(chǎn)品帶來更佳的用戶體驗。
[0023]實施例二
圖5所示為一種P0P(Package On Package)堆疊封裝結(jié)構(gòu)和封裝方法，包括上下兩個互連的封裝體，上封裝體的基板稱為上基板，下封裝體的基板稱為下基板，下封裝體包含有下基板、下封裝體倒裝芯片、嵌入基板以及塑封膠，下封裝體倒裝芯片放置于下基板的上表面上并通過芯片表面凸點與下基板形成電連接，嵌入基板貼合在下基板上表面上的非芯片放置區(qū)，塑封膠將下基板上表面的其他區(qū)域以及倒裝芯片完全覆蓋并填封嵌入基板與倒裝芯片之間的空隙，但嵌入基板的上表面被暴露出來，同時塑封膠充填入嵌入基板與下基板之間的縫隙以及倒裝芯片與下基板之間的縫隙，有通孔貫穿嵌入基板與下基板縫隙內(nèi)的塑封膠，嵌入基板下側(cè)有金屬焊料球位于通孔內(nèi)使嵌入基板與下基板之間形成電連接，下封裝體的上表面與上封裝體的基板(上基板)下表面之間設(shè)置有封接材料，上基板下表面所連接的金屬焊球穿過封接材料與嵌入基板上表面連接，從而使嵌入基板與上基板之間形成電連接，由此通過嵌入基板上下兩側(cè)的金屬焊料和嵌入基板內(nèi)部的電路實現(xiàn)上封裝體與下封裝體之間的電連接。下基板下表面植有焊球。
[0024]由于嵌入基板的存在，將原來的上基板與下基板之間的間隔一分為二，分出的兩個縫隙間距很小，因此在制作連接的焊球時，可以縮小焊球尺寸，從而達到超細間距封裝的目的，按現(xiàn)有的工藝能力，可以達到0.2mm通孔間距的能力，遠高于目前POP產(chǎn)品所達到的
0.4mm的能力，這樣可以布置更多的內(nèi)存有效通道，極大提高了內(nèi)存帶寬，使芯片組滿足更高速計算與更高流量處理的需求，從而為各類電子產(chǎn)品帶來更佳的用戶體驗。
[0025]封裝方法工藝流程如下:
如圖6所示為下封裝體形成工藝: 1)下基板上表面植焊球；
2)嵌入基板與下基板貼合，回流焊后形成電連接；
3)下封裝體倒裝芯片貼裝；
4)下封裝體塑封；
如圖7所示為上封裝體形成工藝:
1)上封裝體成型；
2)上基板下表面植焊球；
如圖8所示上下封裝體結(jié)合工藝:
1)下封裝體上表面覆上封接材料(環(huán)氧助焊劑)，上封裝體貼裝于下封裝體上方；
2)回流焊后形成緊密的POP封裝；
3)下基板下表面植焊球。
[0026]總體說明:
本發(fā)明提到的嵌入基板上側(cè)與下側(cè)的導(dǎo)電材料包括所有可以實現(xiàn)電互通的材料方案與實施方法，因此不限于采用如金屬焊料(球)、引線鍵合凸塊、電鍍或噴涂金屬等種種方法或其組合，無論采用何種方式方法或其組合，只要在嵌入基板與下封裝體基板(下基板)之間或嵌入基板與上基板之間形成至少一個電連接，就屬于本發(fā)明專利保護的范圍。
[0027]本發(fā)明提出的堆疊POP封裝結(jié)構(gòu)中，嵌入基板與下基板之間的縫隙內(nèi)有填充材料，該填充材料可以被下基板上方的塑封膠替代，通過塑封工藝塑封膠可以充填入嵌入基板與下基板之間的縫隙。
[0028]本發(fā)明提出的堆疊POP封裝結(jié)構(gòu)中，下封裝體的倒裝芯片與下基板之間的縫隙內(nèi)有底充膠材料，該底充膠材料可以被下基板上方的塑封膠替代，通過塑封工藝塑封膠可以充填入倒裝芯片與下基板之間的縫隙。
[0029]本發(fā)明提出的堆疊POP封裝結(jié)構(gòu)中，大多數(shù)情況下上封裝體與下封裝體之間必須有封接材料(一般為環(huán)氧助焊劑或其他能夠起到相同作用的材料)，該封接材料必須具備助焊劑的功能同時又要粘結(jié)牢固，主要是增強上下封裝體的結(jié)合與整體強度，提高產(chǎn)品可靠性，但有少數(shù)產(chǎn)品可能不使用封接材料。本發(fā)明專利權(quán)利要求中包括了不使用封接材料的封裝結(jié)構(gòu)，無論是否使用封接材料，均屬本發(fā)明專利保護的范圍。
【主權(quán)項】
1.一種多通道堆疊封裝結(jié)構(gòu)，包括上層結(jié)構(gòu)和下封裝體，上層結(jié)構(gòu)和下封裝體通過電連接機構(gòu)形成上下互連的整體，其特征在于:所述的上層結(jié)構(gòu)設(shè)有基板，上層結(jié)構(gòu)的基板稱為上基板，下封裝體包括下基板、下封裝體芯片、嵌入基板和塑封膠，下封裝體芯片放置于下基板的上表面上并通過電連接機構(gòu)與下基板形成電連接，嵌入基板貼合在下基板上表面上的非芯片放置區(qū)，塑封膠覆蓋下基板上表面的其他區(qū)域并填封嵌入基板與下封裝體芯片之間的空隙，嵌入基板與下基板之間的縫隙內(nèi)有填充材料，有通孔貫穿填充材料，嵌入基板下側(cè)有導(dǎo)電材料位于通孔內(nèi)使嵌入基板與下基板之間形成電連接，嵌入基板上側(cè)也有導(dǎo)電材料使嵌入基板與上基板之間形成電連接，通過嵌入基板上下兩側(cè)的導(dǎo)電材料和嵌入基板內(nèi)部的電路實現(xiàn)上層結(jié)構(gòu)與下封裝體之間的電連接。2.根據(jù)權(quán)利要求1所述的多通道堆疊封裝結(jié)構(gòu)，其特征在于:所述塑封膠完全覆蓋下封裝體芯片及嵌入基板，或者所述塑封膠未完全覆蓋下封裝體芯片或嵌入基板，而是將下封裝體芯片上表面和/或嵌入基板上表面暴露出來。3.根據(jù)權(quán)利要求1所述的多通道堆疊封裝結(jié)構(gòu)，其特征在于:所述嵌入基板被塑封膠覆蓋時其上側(cè)的導(dǎo)電材料穿過嵌入基板上方的塑封膠與上基板形成電連接;所述嵌入基板與下基板之間縫隙內(nèi)的填充材料為塑封膠。4.根據(jù)權(quán)利要求1所述的多通道堆疊封裝結(jié)構(gòu)，其特征在于:所述上基板與下封裝體之間為無縫貼合或存在縫隙，無縫貼合時上基板下表面被所述塑封膠覆蓋，保留縫隙或在縫隙內(nèi)全部或部分區(qū)域設(shè)置封接材料，設(shè)置有封接材料時嵌入基板上側(cè)的導(dǎo)電材料穿過封接材料與上基板形成電連接。5.根據(jù)權(quán)利要求1-4任意一項所述的多通道堆疊封裝結(jié)構(gòu)，其特征在于:所述塑封膠的全部或部分可以被其他的密封粘接材料或充填材料所取代。6.根據(jù)權(quán)利要求1所述的多通道堆疊封裝結(jié)構(gòu)，其特征在于:所述下封裝體芯片包含一個或多個芯片，以堆疊、平鋪或兩者組合方式放置于下基板上表面上，并以引線鍵合、倒裝焊或兩者組合、或其他方式與下基板形成電連接;所述下基板下表面可以與位于下方的印刷電路板或其他器件或物體形成電連接。7.根據(jù)權(quán)利要求1所述的多通道堆疊封裝結(jié)構(gòu)，其特征在于:所述上層結(jié)構(gòu)設(shè)有上基板穿孔或開窗，或者上基板為金屬框架結(jié)構(gòu)，或者上基板上方的部分或全部未被塑封;所述上層結(jié)構(gòu)為與下封裝體形成至少一個電連接的任意器件或物體或其組合;所述上層結(jié)構(gòu)內(nèi)放置一個或多個芯片，所述的芯片為上層結(jié)構(gòu)芯片，上層結(jié)構(gòu)芯片以堆疊、平鋪或兩者組合方式放置于上層結(jié)構(gòu)內(nèi)，并以引線鍵合、倒裝焊或兩者組合、或其他方式與上基板形成電連接。8.根據(jù)權(quán)利要求1所述的多通道堆疊封裝結(jié)構(gòu)，其特征在于:在所述上基板上表面或下基板上表面放置無源器件或已封裝的電子元器件。9.根據(jù)權(quán)利要求1所述的多通道堆疊封裝結(jié)構(gòu)，其特征在于:所述嵌入基板上側(cè)與下側(cè)的導(dǎo)電材料均為一種或一種以上電互通材料或其組合，嵌入基板與所述上基板之間形成至少一個電連接，嵌入基板與所述下基板之間也形成至少一個電連接。10.—種多通道堆疊封裝結(jié)構(gòu)的封裝方法，包括上層結(jié)構(gòu)(這里稱之為上封裝體)的制作工藝、下封裝體的制作工藝以及上、下封裝的互連工藝，其特征在于: 所述下封裝體制作工藝包括步驟: 1)在下基板上表面植入焊料球； 2)嵌入基板放置于焊料球上，經(jīng)過回流焊使嵌入基板貼合于下基板上方； 3)在嵌入基板上表面植入焊料球； 4)以倒裝方式將一個或多個芯片貼裝在下基板的上表面并與下基板形成電連接； 5)在下基板上表面進行塑封，塑封膠填充入嵌入基板與下基板之間的縫隙中，且塑封膠完全覆蓋倒裝芯片、嵌入基板、以及嵌入基板上側(cè)的焊料球;倒裝芯片與下基板之間的縫隙內(nèi)有預(yù)先充填的底充膠材料，或是預(yù)先未充填而是在塑封工藝中將塑封膠充填入倒裝芯片與下基板之間的縫隙內(nèi)； 6)采用激光燒蝕工藝去除嵌入基板上側(cè)焊料球上方的塑封膠，露出其上部； 所述上封裝體的制作工藝包括步驟: 在上基板上表面封裝一個或多個芯片； 在上基板的底面植入多個細間距焊球，這些焊球的位置對應(yīng)在嵌入基板上側(cè)的焊料球上方。
【文檔編號】H01L25/065GK106098676SQ201610664483
【公開日】2016年11月9日
【申請日】2016年8月15日 公開號201610664483.4, CN 106098676 A, CN 106098676A, CN 201610664483, CN-A-106098676, CN106098676 A, CN106098676A, CN201610664483, CN201610664483.4
【發(fā)明人】黃衛(wèi)東
【申請人】黃衛(wèi)東