內(nèi)部的寄生三極管Ql或Q2開(kāi)啟，從而形成所述ESD大電流泄放路徑CPl，從而提高器件的維持電壓和電流。
[0037]最后說(shuō)明的是，以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的宗旨和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【主權(quán)項(xiàng)】
1.一種具有強(qiáng)電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，其包括源端內(nèi)嵌WOS和漏端內(nèi)嵌PMOS叉指結(jié)構(gòu)的阻容耦合電流路徑和具有LDM0S-SCR結(jié)構(gòu)的ESD電流泄放路徑，以增強(qiáng)器件的ESD魯棒性，提高電壓鉗制能力，其特征在于:主要由P襯底(101)、P阱(102)、N阱(103)、第一場(chǎng)氧隔離區(qū)(104)、第一P+注入?yún)^(qū)(105)、第二場(chǎng)氧隔離區(qū)(106)、第一N+注入?yún)^(qū)(107)、第一鰭式多晶硅柵(108)、第二N+注入?yún)^(qū)(109)、第二鰭式多晶硅柵(110)、第三N+注入?yún)^(qū)(111)、第三鰭式多晶硅柵(I12)、多晶硅柵(I 13)、第四鰭式多晶硅柵(114)、第二P+注入?yún)^(qū)(115)、第五鰭式多晶硅柵(116)、第三P+注入?yún)^(qū)(117)、第六鰭式多晶硅柵(118)、第四P+注入?yún)^(qū)(119)、第三場(chǎng)氧隔離區(qū)(120)、第四N+注入?yún)^(qū)(121)和第四場(chǎng)氧隔離區(qū)(122)構(gòu)成; 在所述P襯底(101)的表面區(qū)域從左至右依次設(shè)有所述P阱(102)和所述N阱(103)，所述P襯底(101)的左側(cè)邊緣與所述P阱(102)的左側(cè)邊緣相連，所述P阱(102)的右側(cè)與所述N阱(103)的左側(cè)相連，所述N阱(103)的右側(cè)與所述P襯底(101)的右側(cè)邊緣相連； 在所述P阱(102)的表面區(qū)域從左至右依次設(shè)有所述第一場(chǎng)氧隔離區(qū)(104)、所述第一 P+注入?yún)^(qū)(105)、所述第二場(chǎng)氧隔離區(qū)(106)和內(nèi)嵌MOS叉指結(jié)構(gòu)，所述內(nèi)嵌MOS叉指結(jié)構(gòu)由所述第一N+注入?yún)^(qū)(107)、所述第一鰭式多晶硅柵(108)、所述第二N+注入?yún)^(qū)(109)、所述第二鰭式多晶硅柵(110)、所述第三N+注入?yún)^(qū)(111)和所述第三鰭式多晶硅柵(112)構(gòu)成，并可在器件寬度范圍內(nèi)根據(jù)實(shí)際需求沿器件寬度方向依次由N+注入?yún)^(qū)和鰭式多晶硅柵進(jìn)行交替延展，所述第一場(chǎng)氧隔離區(qū)(104)的左側(cè)與所述P阱(102)的左側(cè)邊緣相連，所述第一場(chǎng)氧隔離區(qū)(104)的右側(cè)與所述第一 P+注入?yún)^(qū)(105)的左側(cè)相連，所述第一 P+注入?yún)^(qū)(105)右側(cè)與所述第二場(chǎng)氧隔離區(qū)(106)的左側(cè)相連，所述第二場(chǎng)氧隔離區(qū)(106)的右側(cè)與所述內(nèi)嵌MOS叉指結(jié)構(gòu)的左側(cè)相連； 在所述N阱(103)的表面區(qū)域從左至右依次設(shè)有內(nèi)嵌PMOS叉指結(jié)構(gòu)、所述第三場(chǎng)氧隔離區(qū)(120)、所述第四N+注入?yún)^(qū)(121)和所述第四場(chǎng)氧隔離區(qū)(122)，所述內(nèi)嵌PMOS叉指結(jié)構(gòu)由所述第四鰭式多晶硅柵(114)、所述第二 P+注入?yún)^(qū)(115)、所述第五鰭式多晶硅柵(116)、所述第三P+注入?yún)^(qū)(117)、所述第六鰭式多晶硅柵(118)、所述第四P+注入?yún)^(qū)(119)構(gòu)成，并可在器件寬度范圍內(nèi)根據(jù)實(shí)際需求沿器件寬度方向依次由N+注入?yún)^(qū)和鰭式多晶硅柵進(jìn)行交替延展，所述內(nèi)嵌PMOS叉指結(jié)構(gòu)的右側(cè)與所述第三場(chǎng)氧隔離區(qū)(120)的左側(cè)相連，所述第三場(chǎng)氧隔離區(qū)(120)的右側(cè)與所述第四N+注入?yún)^(qū)(121)的左側(cè)相連，所述第四N+注入?yún)^(qū)(121)的右側(cè)與所述第四場(chǎng)氧隔離區(qū)(122)的左側(cè)相連，所述第四場(chǎng)氧隔離區(qū)(122)的右側(cè)與所述N阱(103)的右側(cè)邊緣相連； 所述多晶硅柵(113)橫跨在所述P阱(102)和所述N阱(103)的表面部分區(qū)域，所述多晶硅柵(113)的左側(cè)與所述內(nèi)嵌NMOS叉指結(jié)構(gòu)的右側(cè)相連，所述多晶硅柵(113)的右側(cè)與所述內(nèi)嵌PMOS叉指結(jié)構(gòu)的左側(cè)相連； 所述第一 P+注入?yún)^(qū)(105)與第一金屬1(201)相連，所述第一 N+注入?yún)^(qū)(107)與第二金屬I (202)相連，所述第一鰭式多晶硅柵(108)與第三金屬I (203)相連，所述第二N+注入?yún)^(qū)(109)與第四金屬1(204)相連，所述第二鰭式多晶硅柵(110)與第五金屬1(205)相連，所述第三N+注入?yún)^(qū)(111)與第六金屬I (206)相連，所述第三鰭式多晶硅柵(112)與第七金屬I(207)相連，所述多晶硅柵(113)與第八金屬1(208)相連，所述第四鰭式多晶硅柵(114)與第九金屬1(209)相連，所述第二 P+注入?yún)^(qū)(115)與第十金屬1(210)相連，所述第五鰭式多晶硅柵(116)與第^^一金屬1(211)相連，所述第三P+注入?yún)^(qū)(117)與第十二金屬1(212)相連，所述第六鰭式多晶硅柵(118)與第十三金屬1(213)相連，所述第四P+注入?yún)^(qū)(119)與第十四金屬1(214)相連，所述第四N+注入?yún)^(qū)(121)與第十五金屬1(215)相連； 所述第一金屬I (201)、所述第二金屬I (202)、所述第三金屬I (203)、所述第五金屬I(205)、所述第六金屬1(206)、所述第七金屬I(207)均與第一金屬2(301)相連，從所述第一金屬2(301)引出電極(304)，用作器件的金屬陰極； 所述第八金屬I (208)、所述第九金屬I (209)、所述第十金屬I (210)、所述第^^一金屬I(211)、所述第十三金屬1(213)、所述第十四金屬1(214)和所述第十五金屬1(215)均與第二金屬2(302)相連，從所述第二金屬2(302)引出電極(305)，用作器件的金屬陽(yáng)極； 所述第四金屬1(204)與第三金屬2(303)相連，所述第十二金屬1(212)與所述第三金屬2(303)相連。2.如權(quán)利要求1所述的一種具有強(qiáng)電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，其特征在于:在漏端區(qū)域，由所述第四鰭式多晶硅柵(114)、所述第二 P+注入?yún)^(qū)(115)、所述第五鰭式多晶硅柵(116)、所述第三P+注入?yún)^(qū)(117)、所述第六鰭式多晶硅柵(118)、所述第四P+注入?yún)^(qū)(119)構(gòu)成的所述內(nèi)嵌PMOS叉指結(jié)構(gòu)，可提高器件的維持電壓，增強(qiáng)器件的電壓鉗制能力。3.如權(quán)利要求1所述的一種具有強(qiáng)電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，其特征在于:在源端區(qū)域，由所述第一 N+注入?yún)^(qū)(107)、所述第一鰭式多晶硅柵(108)、所述第二 N+注入?yún)^(qū)(109)、所述第二鰭式多晶硅柵(110)、所述第三N+注入?yún)^(qū)(111)和所述第三鰭式多晶硅柵(112)構(gòu)成的所述內(nèi)嵌NMOS叉指結(jié)構(gòu)，可降低器件的觸發(fā)電壓，增高器件的ESD魯棒性和電壓鉗制能力。4.如權(quán)利要求1所述的一種具有強(qiáng)電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，其特征在于:所述內(nèi)嵌PMOS叉指結(jié)構(gòu)和所述內(nèi)嵌NMOS叉指結(jié)構(gòu)可增大器件的寄生電容，在瞬態(tài)ESD脈沖作用下，因阻容耦合效應(yīng)可增大所述P阱(102)和所述N阱(103)的寄生電阻上的觸發(fā)電流，降低器件的觸發(fā)電壓，增強(qiáng)器件的電壓鉗制能力，提高器件的表面電流導(dǎo)通均勻性。
【專利摘要】一種具有強(qiáng)電壓鉗制和ESD魯棒性的嵌入式高壓LDMOS-SCR器件，可用于高壓IC的片上ESD防護(hù)。主要由P襯底、P阱、N阱、第一場(chǎng)氧隔離區(qū)、第一P+注入?yún)^(qū)、第二場(chǎng)氧隔離區(qū)、第一N+注入?yún)^(qū)、第一鰭式多晶硅柵、第二N+注入?yún)^(qū)、第二鰭式多晶硅柵、第三N+注入?yún)^(qū)、第三鰭式多晶硅柵、多晶硅柵、第四鰭式多晶硅柵、第二P+注入?yún)^(qū)、第五鰭式多晶硅柵、第三P+注入?yún)^(qū)、第六鰭式多晶硅柵、第四P+注入?yún)^(qū)、第三場(chǎng)氧隔離區(qū)、第四N+注入?yún)^(qū)和第四場(chǎng)氧隔離區(qū)構(gòu)成。該器件在ESD脈沖作用下，可形成源端內(nèi)嵌NMOS叉指結(jié)構(gòu)和漏端內(nèi)嵌PMOS叉指結(jié)構(gòu)的阻容耦合電流路徑和LDMOS-SCR結(jié)構(gòu)的ESD電流泄放路徑，以增強(qiáng)器件的ESD魯棒性，提高電壓鉗制能力。
【IPC分類】H01L27/02
【公開(kāi)號(hào)】CN105633075
【申請(qǐng)?zhí)枴緾N201610137957
【發(fā)明人】梁海蓮, 劉湖云, 顧曉峰, 丁盛
【申請(qǐng)人】江南大學(xué)
【公開(kāi)日】2016年6月1日
【申請(qǐng)日】2016年3月11日