具有空腔的半導(dǎo)體器件的制作方法
【專利摘要】本申請公開了一種具有空腔的半導(dǎo)體器件。半導(dǎo)體器件包括第一半導(dǎo)體晶片，該第一半導(dǎo)體晶片包括形成在第一半導(dǎo)體管芯中的空腔。第二半導(dǎo)體管芯在該空腔之上被鍵合到第一半導(dǎo)體管芯。第一晶體管包括形成在空腔之上的該第一晶體管的一部分。
【專利說明】具有空腔的半導(dǎo)體器件
[0001]本國優(yōu)先權(quán)
[0002]本申請要求2014年12月17日提交的美國臨時(shí)申請?zhí)?2/092,903的權(quán)益，該申請通過引用結(jié)合于此。
【背景技術(shù)】
[0003]半導(dǎo)體器件通常存在于現(xiàn)代電子產(chǎn)品中。半導(dǎo)體器件在電氣部件的數(shù)量和密度上變化。分立的半導(dǎo)體器件通常包含一種類型的電氣部件，例如，發(fā)光二極管(LED)、小信號晶體管、電阻器、電容器、電感器，以及功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)。集成半導(dǎo)體器件典型地包含數(shù)百至數(shù)百萬的電氣部件。集成半導(dǎo)體器件的示例包括微控制器、微處理器、電荷耦合器件(CXD)、太陽能電池、以及數(shù)字微鏡器件(DMD)。
[0004]半導(dǎo)體器件執(zhí)行大范圍的功能，諸如信號處理、高速運(yùn)算、發(fā)射和接收電磁信號、控制電子器件、將太陽光轉(zhuǎn)換為電、以及為電視顯示器創(chuàng)建視覺投射。半導(dǎo)體器件存在于娛樂、通信、功率變換、網(wǎng)絡(luò)、計(jì)算機(jī)、以及消耗品領(lǐng)域中。半導(dǎo)體器件還存在于軍事應(yīng)用、航空、汽車、工業(yè)控制器、以及辦公設(shè)備中。尤其，功率MOSFET常用于電子電路(諸如通信系統(tǒng)和電源)中，作為用于啟用及禁用在例如直流到直流電壓轉(zhuǎn)換器、電源和電機(jī)控制器中的相對較大電流的傳導(dǎo)的電開關(guān)。
[0005]功率MOSFET器件包括并聯(lián)連接且橫跨半導(dǎo)體管芯(die)的表面上分布的大量的MOSFET單元或者獨(dú)立晶體管。功率MOSFET器件典型地用作用于控制到電路的功率流的電子開關(guān)。在功率MOSFET的柵極處的控制信號控制電流是否在MOSFET的漏極端子和源極端子之間流過MOSFET 1SFEIt^漏極端子和源極端子之間的傳導(dǎo)路徑與待開關(guān)的電路串聯(lián)連線，使得當(dāng)MOSFET截止時(shí)，S卩，該MOSFET限制源極端子和漏極端子之間的電流，電流被限制通過開關(guān)電路。當(dāng)MOSFET開啟時(shí)，電流串聯(lián)流過MOSFET和開關(guān)電路，以給該開關(guān)電路供電。
[0006]功率MOSFET的一個規(guī)范是MOSFET的寄生電容。寄生電容是由于導(dǎo)電元件彼此接近而存在于電子部件或器件的導(dǎo)電部分之間的電容。寄生電容通常在MOSFET的柵極和源極之間、柵極和漏極之間、以及漏極和源極之間存在于功率MOSFET中。當(dāng)功率MOSFET以較高頻率操作時(shí)，寄生電容變成更顯著的因素。

【發(fā)明內(nèi)容】

[0007]相應(yīng)地，在一個實(shí)施例中，本發(fā)明是一種制作半導(dǎo)體器件的方法，該方法包括:提供第一半導(dǎo)體晶片;在第一半導(dǎo)體晶片中形成空腔(cavity);在該空腔之上將第二半導(dǎo)體晶片鍵合(bond)到該第一半導(dǎo)體晶片；以及形成晶體管，該晶體管包括在該空腔之上的該晶體管的一部分。
[0008]在另一個實(shí)施例中，本發(fā)明是一種制作半導(dǎo)體器件的方法，該方法包括:提供第一半導(dǎo)體管芯；在該第一半導(dǎo)體管芯中形成空腔;在該空腔之上將第二半導(dǎo)體管芯鍵合到該第一半導(dǎo)體管芯；以及形成晶體管，該晶體管包括形成在該空腔之上的該晶體管的柵極。
[0009]在另一個實(shí)施例中，本發(fā)明是一種半導(dǎo)體器件，該半導(dǎo)體器件包括第一半導(dǎo)體管芯，該第一半導(dǎo)體管芯包括形成在該第一半導(dǎo)體管芯中的空腔。第二半導(dǎo)體管芯在該空腔之上被鍵合至該第一半導(dǎo)體管芯。第一晶體管包括形成在該空腔之上的該第一晶體管的一部分。
【附圖說明】
[0010]圖1a-1c示出了空腔晶片的形成；
[0011]圖2a_2c示出了替代實(shí)施例中的空腔晶片的形成；
[0012]圖3a_3c示出了另一替代實(shí)施例中的空腔晶片的形成；
[0013]圖4a_4c示出了第三替代實(shí)施例中的空腔晶片的形成；
[0014]圖5a_5c示出了器件晶片的摻雜以及摻雜區(qū)域到空腔的對準(zhǔn)；
[0015]圖6示出了包括空腔晶片的完成的準(zhǔn)橫向功率MOSFET;
[0016]圖7a_7c示出了形成具有空腔晶片的橫向MOSFET;
[0017]圖8a_8d示出了形成具有空腔晶片的垂直溝槽MOSFET;以及
[0018]圖9a_9d示出了形成具有空腔晶片的垂直平面柵MOSFET。
【具體實(shí)施方式】
[0019]在下文中的一個或多個實(shí)施例中參照附圖描述本發(fā)明，其中同樣的數(shù)字符號代表相同或相似的元件。雖然依據(jù)用于實(shí)現(xiàn)本發(fā)明的目標(biāo)的最佳模式描述本發(fā)明，但本領(lǐng)域技術(shù)人員將理解本公布旨在覆蓋如可被包括在本發(fā)明的精神和范圍內(nèi)的替代、變型、以及等價(jià)物，本發(fā)明的精神和范圍由如由下面公開和附圖所支持的所附權(quán)利要求和權(quán)利要求等價(jià)物限定。
[0020]通常使用兩個復(fù)合制造工藝制造半導(dǎo)體器件:前端制造和后端制造。前端制造包括在半導(dǎo)體晶片的表面上的多個管芯的形成。晶片上的每個管芯包含有源電氣部件和無源電氣部件，這些有源電氣部件和無源電氣部件電連接以形成功能電子電路。有源電氣部件(諸如晶體管和二極管)具有控制電流的流動的能力。無源電氣部件(諸如電容器、電感器、和電阻)創(chuàng)建執(zhí)行電路功能必需的電壓和電流之間的關(guān)系。
[0021]通過一系列工藝步驟(包括摻雜、沉積、光刻、蝕刻、以及平面化)在半導(dǎo)體晶片的表面上形成無源和有源部件。摻雜通過諸如離子注入或熱擴(kuò)散之類的技術(shù)將雜質(zhì)引入到半導(dǎo)體材料中。摻雜工藝通過動態(tài)地改變響應(yīng)于電場或基極電流的半導(dǎo)體材料傳導(dǎo)性來修改有源器件中的半導(dǎo)體材料的導(dǎo)電性。晶體管包含使晶體管能夠促進(jìn)或限制在施加電場或基極電流時(shí)的電流流動所必需的配置的變化的摻雜類型和程度的區(qū)域。
[0022]半導(dǎo)體晶片的區(qū)域可以是負(fù)摻雜的或者正摻雜的。負(fù)摻雜或N摻雜區(qū)域利用諸如磷、銻、或砷之類的負(fù)摻雜劑或N型摻雜劑摻雜。N型摻雜劑的每個分子向半導(dǎo)體晶片貢獻(xiàn)附加的負(fù)電荷載流子，即，電子。正摻雜或P摻雜區(qū)域利用諸如硼、鋁或鎵之類的正摻雜劑或P型摻雜劑摻雜。P型摻雜劑的每個分子向半導(dǎo)體晶片貢獻(xiàn)附加的正電荷載流子，即，電子空穴。一種摻雜類型的區(qū)域通過添加超過現(xiàn)有摻雜濃度的第二種類型的摻雜劑可被制成其它摻雜類型的區(qū)域。N型和P型區(qū)域被相反地?fù)诫s。
[0023]通過具有不同電性質(zhì)的材料層形成有源和無源部件。通過部分地由正被沉積的材料的類型確定的各種沉積技術(shù)來形成這些層。例如，薄膜沉積可包括化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、電解電鍍、以及化學(xué)鍍工藝。通常圖案化每層以形成有源部件、無源部件或者部件之間的電連接的各部分。
[0024]后端制造涉及將完成的晶片切割或單一化成單獨(dú)的半導(dǎo)體管芯以及封裝半導(dǎo)體管芯以用于結(jié)構(gòu)支撐、電互連和環(huán)境隔離。為了單一化半導(dǎo)體管芯，沿著被稱為鋸道(sawstreet)或劃片線的晶片的非功能區(qū)域刻痕和折斷晶片。使用激光切割工具或鋸條單一化晶片。在單一化后，單獨(dú)的半導(dǎo)體管芯被安裝到包括用于與其它系統(tǒng)部件互連的引腳或接觸墊的封裝襯底。半導(dǎo)體管芯上形成的接觸墊隨后被連接到該封裝內(nèi)的接觸墊?？衫脤?dǎo)電層、凸塊、紐扣凸塊、導(dǎo)電膠、或接合線進(jìn)行電連接。密封劑或其他模制材料被沉積在封裝上以提供物理支撐和電隔離。完成的封裝隨后被插入到電系統(tǒng)中并且半導(dǎo)體器件的功能被集成到該系統(tǒng)中。
[0025]圖1a示出了操作晶片(handlewafer) 10的一部分的截面圖。操作晶片10是由基礎(chǔ)襯底材料(諸如硅、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化硅、或其它體半導(dǎo)體材料)形成的半導(dǎo)體晶片。在一個實(shí)施例中，操作晶片10具有200-300毫米(mm)的寬度或直徑。在另一個實(shí)施例中，操作晶片10具有100-450mm的寬度或直徑。
[0026]操作晶片10被摻雜有N型摻雜劑(諸如磷、銻、或者砷)，以形成N+摻雜襯底。N+摻雜指示操作晶片10中相對強(qiáng)的濃度的N型摻雜劑。在生長從中切割操作晶片10的半導(dǎo)體晶錠(boule)時(shí)添加摻雜劑以提供貫穿晶片的大致均勻的初始摻雜。在其他實(shí)施例中，使用擴(kuò)散、離子注入、或其他合適的工藝將操作晶片10摻雜至N+襯底。操作晶片10變?yōu)殡S后形成的MOSFET的漏極接觸。操作晶片1是負(fù)摻雜的，因?yàn)椴僮骶?被耦合到N溝道MOSFET器件的漏極。如果正形成P溝道器件，則操作晶片10被摻雜有P型摻雜劑。在一個實(shí)施例中，操作晶片1被設(shè)置于臨時(shí)或犧牲載體之上以供處理。
[0027]通過使用掩膜16的蝕刻工藝移除操作晶片10的一部分以形成空腔20，掩膜16在某些實(shí)施例中是光刻膠層。掩膜16在蝕刻工藝移除未被掩膜16覆蓋的晶片的材料時(shí)保護(hù)操作晶片10的部分。各種濕法和干法蝕刻技術(shù)可用于形成空腔20。在一個實(shí)施例中，反應(yīng)離子蝕刻被用于形成空腔20。隨著蝕刻工藝移除掩膜16的占位外的操作晶片10的基礎(chǔ)襯底材料，形成空腔20。
[0028]空腔20包括側(cè)壁22。側(cè)壁22被示為遠(yuǎn)離空腔20傾斜的，但在其他實(shí)施例中，包括不同于線性的其他斜率和形狀。斜率和形狀部分地由所使用的特定蝕刻方法的各向同性所確定。在各種實(shí)施例中，側(cè)壁22傾斜到空腔20中、傾斜至空腔20外，或者垂直于操作晶片10的表面。在其他實(shí)施例中，側(cè)壁22是線性的、圓形的，或包括其他形狀。
[0029]空腔20被成形為延伸進(jìn)入和離開圖1b的條紋(stripe)。空腔20在垂直于圖1b的頁面的方向上在操作晶片10上延伸，因?yàn)樽罱K形成的MOSFET被形成為操作晶片10上的條紋。然而，在其他實(shí)施例中，當(dāng)以其他形狀和圖案形成MOSFET時(shí)，空腔20根據(jù)需要被成形以提供在后續(xù)形成的MOSFET的柵極下延伸的空腔20。在一個實(shí)施例中，空腔20被形成斷裂成操作晶片10或器件晶片30上的分立的線段，而不是不中斷的條紋。在一些實(shí)施例中，空腔20進(jìn)入操作晶片10的深度在I和10微米(μπι)之間并且空腔20的寬度大約是后續(xù)形成的漂移區(qū)的長度的兩倍。由于漂移長度隨擊穿電壓(BVdss)縮放，因而600伏特的BVdss導(dǎo)致空腔20的寬度在大約60μπι和I OOynLt間。較低電壓器件可利用較薄和較淺的空腔20。
[0030]在空腔20的蝕刻完成之后，使用化學(xué)機(jī)械拋光(CMP)、機(jī)械平面化或其他合適的方法清潔操作晶片10以移除掩膜16的剩余部分。清潔工藝的結(jié)果是如圖1b中所示的N+摻雜且包括空腔20的操作晶片10。
[0031]在于操作晶片10中形成空腔20且拋光操作晶片10之后，器件晶片30被設(shè)置于操作晶片10之上。器件晶片30是半導(dǎo)體材料的未摻雜或輕摻雜的晶片。使用直接晶片至晶片鍵合(bonding)將器件晶片30鍵合到操作晶片10。在升高的溫度下使操作晶片10和器件晶片30退火，使得半導(dǎo)體原子的晶格結(jié)構(gòu)結(jié)合。在操作晶片10和器件晶片30由Si形成的情況中，在操作晶片10和器件晶片30的相對表面之間建立共價(jià)S1-Si鍵。
[0032]鍵合到器件晶片30的操作晶片10與操作晶片10和器件晶片30之間的空腔20構(gòu)成空腔晶片32。在一個實(shí)施例中，將器件晶片30提供為具有與操作晶片10基本上相同的直徑和厚度的晶片。在鍵合后使用背面研磨或拋光工藝薄化器件晶片30以減少器件晶片30的厚度。器件晶片30的厚度被減少至期望的厚度以用于形成MOSFET的各種摻雜區(qū)域。
[0033]圖2a_2c示出了形成空腔晶片34的替代實(shí)施例。在操作晶片10上生長外延層12。夕卜延層12包括具有比操作晶片10中低的摻雜劑濃度的N型摻雜。通過在外延層12的形成期間添加雜質(zhì)來摻雜外延層12。掩膜16被用于在外延層12中形成空腔20，如圖2b中所示。
[0034]移除掩膜16的剩余部分，留下作為橫跨操作晶片10的條紋垂直于頁面延伸的空腔20。外延層12的部分保持在空腔20周圍。在某些實(shí)施例中，外延層12的一部分保持在空腔20的底部。在其他實(shí)施例中，空腔20延伸到操作晶片10中。在圖2c中，器件晶片30在操作晶片10和空腔20之上被鍵合到外延層12以形成空腔晶片34。在某些實(shí)施例中，在器件晶片30被鍵合到外延層12之后，器件晶片30被薄化至期望的厚度。圖2c中的空腔晶片34類似于圖1c中的空腔晶片32，除了空腔晶片34包括外延層12。外延層12提供操作晶片10和器件晶片30之間相對輕摻雜的區(qū)域。
[0035]外延層12的使用增加了操作晶片10和器件晶片30之間的鍵合工藝的熱預(yù)算。在鍵合期間，所使用的熱量使摻雜劑從操作晶片10擴(kuò)散并進(jìn)入器件晶片30中。外延層12創(chuàng)建操作晶片10和器件晶片30之間的分離以減少退火工藝期間被轉(zhuǎn)移到器件晶片30中的摻雜劑的量。
[0036]圖3a_3c示出了形成空腔晶片36的第三實(shí)施例。在圖3a中，在器件晶片30上生長外延層12。使用掩膜16將空腔20蝕刻到外延層12中，其中外延層12在器件晶片30上。在于外延層12中形成空腔20之后，移除掩膜16的剩余部分。圖3b示出了在移除掩膜16的剩余部分之后包括空腔20的器件晶片30和外延層12。
[0037]在圖3c中，在某些實(shí)施例中操作晶片10被提供在臨時(shí)載體上作為襯底。器件晶片30和外延層12被翻轉(zhuǎn)并被置于操作晶片10之上。執(zhí)行熱退火以將外延層12鍵合到操作晶片
10。器件晶片30經(jīng)由外延層12被鍵合到操作晶片10連同設(shè)置在操作晶片10和器件晶片30之間的空腔20形成空腔晶片36?？涨痪?6類似于空腔晶片34，其中外延層12在操作晶片10和器件晶片30之間。然而，在器件晶片30上而不是操作晶片10上生長外延層12。由于外延層12在對面晶片上的生長，空腔20的側(cè)壁22被示為在圖2c和3c之間相反方向上傾斜，但實(shí)踐中其他空腔晶片實(shí)施例可具有任意合適斜率的空腔側(cè)壁。
[0038]在圖4a_4c中所示的形成空腔晶片的第四實(shí)施例中，空腔20直接形成在器件晶片30中而沒有使用外延層12。器件晶片30被設(shè)置為足夠厚以適應(yīng)空腔20的形成，如果需要接著是器件晶片30的薄化。在器件晶片30中的空腔20的形成之后，器件晶片30被鍵合到操作晶片10以形成空腔晶片38，如圖4c中所示。
[0039]圖5a示出了具有被摻雜以用于一個MOSFET實(shí)施例中的器件晶片30的空腔晶片32。器件晶片30包括P溝道區(qū)域50、P+體接觸(body contact)54、N+源極區(qū)域60、N+漏極區(qū)域64、以及漂移區(qū)域70。雖然圖示了 N溝道M0SFET，但通過利用相反類型的摻雜劑摻雜每個區(qū)域來形成P溝道M0SFET。另外，在其他空腔晶片實(shí)施例中類似地?fù)诫s器件晶片30以形成基于例如空腔晶片34、36、或38的MOSFET器件。
[0040]使用類似于掩膜16的相應(yīng)的光刻膠掩膜來形成摻雜區(qū)域50、54、60、64、和70中的每一個。摻雜區(qū)域50、54、60、64、和70每個與空腔20平行地在空腔晶片32上延伸，例如，作為進(jìn)入和離開頁面的條紋，如圖5b中所示。光刻膠層形成在器件晶片30的基本上整個頂表面上，并且在待摻雜的區(qū)域上蝕刻掉光刻膠層。例如，為了摻雜P+體接觸54，在P+體接觸54的期望的位置上形成光刻膠層中的開口。隨著摻雜劑從上面被注入到器件晶片30中，摻雜劑被成功地注入到光刻膠層中的開口所位于的器件晶片30中。在光刻膠層保持的地方，摻雜劑被光刻膠層阻擋免于被大量注入到器件晶片30中。在某些實(shí)施例中，對每個摻雜區(qū)使用多個注入步驟。改變摻雜劑注入的能量導(dǎo)致將摻雜劑沉積到器件晶片30中的變化的深度。
[0041]在摻雜器件晶片30中的第一區(qū)域后，移除光刻膠掩膜，并施加另一光刻膠掩膜以摻雜器件晶片30的另一個區(qū)域。在某些實(shí)施例中，使用單個掩膜來摻雜在單個注入步驟中類似地?fù)诫s的器件晶片30的每個區(qū)域。以任意適當(dāng)?shù)捻樞驌诫s器件晶片30的各個區(qū)域。在一個實(shí)施例中，器件晶片30被初始提供為具有最終摻雜區(qū)域中的一個的期望的摻雜濃度，并且隨后不需要特定掩膜來摻雜討論中的該區(qū)域。
[0042]以相對高的濃度摻雜P+體接觸54和N+源極區(qū)域60以便提供與金屬層的良好歐姆接觸，該金屬層隨后將被形成在P+體接觸54和N+源極區(qū)域60上。由P+體接觸54提供的源極金屬層和P溝道區(qū)域50之間的接觸偏置由N+源極區(qū)域60、P溝道區(qū)域50和漂移區(qū)域70形成的寄生NPN BJT晶體管。寄生NPN BJT晶體管的偏置降低了閂鎖效應(yīng)(latch-up)發(fā)生的可能性。以較高濃度的摻雜劑摻雜N+源極區(qū)域60降低了接觸電阻以及從漏極到源極穿過MOSFET器件的電流的整體電阻。N+源極區(qū)域60作為MOSFET的源極操作并提供良好的歐姆接觸。以相對高的濃度摻雜N+漏極區(qū)域64以提供與操作晶片10的良好電接觸。N+漏極區(qū)域64至少部分地形成在空腔20的占位外以接觸操作晶片10，或形成在操作晶片10上的外延層12。操作晶片1用作MOSFET單元的漏極接觸。
[0043]以N型摻雜劑摻雜漂移區(qū)域70。通常相對輕地?fù)诫s漂移區(qū)域70以支持從漏極至源極的較高的擊穿電壓。漂移區(qū)域70和N+源極區(qū)域60兩者都以負(fù)摻雜劑摻雜，而P溝道區(qū)域50以正摻雜劑形成在N+源極區(qū)域60和漂移區(qū)域70之間。由于P溝道區(qū)域50包括與漂移區(qū)域70和P+體接觸54相反的多數(shù)載流子，因而通常電流不從漏極向源極流過M0SFET。隨后形成在P溝道區(qū)域50上的柵極，例如，圖5中的柵極74，被提供有正電荷，這產(chǎn)生電場，該電場將電子(即，負(fù)載流子)吸引到漂移區(qū)域70和N+源極區(qū)域60之間的P溝道區(qū)域50的區(qū)。當(dāng)足夠的電荷被施加到柵極，并且足夠的電子聚集在N+源極區(qū)域60和漂移區(qū)域70之間時(shí)，電流經(jīng)由漂移區(qū)域70、P溝道區(qū)域50和N+源極區(qū)域60從漏極流到源極。
[0044]在其它實(shí)施例中，使用其它類型的漂移區(qū)域。在一個實(shí)施例中，以線性或其他梯度摻雜漂移區(qū)域70以形成降低表面場(RESURF)漂移區(qū)域。將漂移區(qū)域70形成為RESURF漂移區(qū)域通過貫穿漂移區(qū)域70展開電場來降低漂移區(qū)域70和P溝道區(qū)域50之間的結(jié)處的電場。展開電場允許漂移區(qū)域70中的較高摻雜濃度，這降低了通過MOSFET的電流的電阻。在另一個實(shí)施例中，漂移區(qū)域70是超級結(jié)，如圖5b中所示。將漂移區(qū)域70形成為超級結(jié)包括形成在漏極電壓相對于源極電壓增加時(shí)耗盡的電荷平衡的N條紋70a和P條紋70b。漂移區(qū)域70的N條紋70a和P條紋70b中的每個從N+漏極區(qū)域64延伸到P溝道區(qū)域50。在一個實(shí)施例中，使用兩個單獨(dú)的掩膜形成漂移區(qū)域70的超級結(jié)的N條紋70a和P條紋70b。
[0045]摻雜區(qū)域50、54、60、64和70相對于空腔20的對準(zhǔn)的精度的改進(jìn)提供準(zhǔn)橫向(quas1-lateral) MOSFET 100的操作上的優(yōu)勢。圖5a示出了理想的對準(zhǔn)，其中操作晶片1和器件晶片30之間的接觸的寬度是與漏極區(qū)域64精確相同的寬度并且在漏極區(qū)域64上精確對準(zhǔn)。在實(shí)踐中，操作晶片10和器件晶片30之間的接觸相對于N+漏極區(qū)域64通常將是偏移的?？涨?0不易于透過器件晶片30可見，因此基于摻雜劑沉積的公差和準(zhǔn)確記起空腔20位于空腔晶片32內(nèi)何處的能力，對準(zhǔn)是有限的。圖5c-5e示出了改進(jìn)器件晶片30或操作晶片10的摻雜相對于空腔20的對準(zhǔn)的方法。
[0046]在圖5c中，N+漏極區(qū)域64的寬度被增加至至少相鄰空腔20之間的距離和所涉及的任何對準(zhǔn)公差的總和。利用加寬的N+漏極區(qū)域64，操作晶片10和器件晶片30之間的物理接觸完全地發(fā)生在N+漏極區(qū)域64的占位內(nèi)，甚至在最大的預(yù)期未對準(zhǔn)下。漂移區(qū)域70完全地保持在空腔20的占位內(nèi)。
[0047]圖5d示出了設(shè)置在操作晶片10的頂表面中且在空腔20外的基準(zhǔn)標(biāo)記72。在空腔晶片32的形成期間薄化器件晶片30。在薄化后，器件晶片30透過有限量的光。允許一些光穿過器件晶片30，雖然透過器件晶片30直接觀察空腔20是個挑戰(zhàn)?；鶞?zhǔn)標(biāo)記72提供與操作晶片10顯著的光學(xué)對比。使用可見光譜或其它頻率的電磁輻射，基準(zhǔn)標(biāo)記72可透過器件晶片30看見，從而允許摻雜相對于空腔20的準(zhǔn)確對準(zhǔn)。在于外延層12中形成空腔20的實(shí)施例中，基準(zhǔn)標(biāo)記72被設(shè)置在外延層12內(nèi)。
[0048]在圖5e中，漂移區(qū)域70完全地延伸在兩個相鄰的P溝道區(qū)域50之間。在圖5e的實(shí)施例中，較低精確的對準(zhǔn)是可接受的，因?yàn)椴僮骶?0和器件晶片30之間的接觸發(fā)生在漂移區(qū)域70內(nèi)，即使具有大的未對準(zhǔn)。在其中物理接觸被設(shè)置在漂移區(qū)域70和圍繞空腔20的區(qū)之間的一些實(shí)施例中，使用外延層12而不是操作晶片10和器件晶片30之間的直接物理接觸。外延層12的較低的摻雜濃度降低了器件晶片30的表面附近的電場強(qiáng)度以降低雪崩擊穿的可能性。
[0049]圖6示出了基于空腔晶片32的完成的準(zhǔn)橫向MOSFET100。在其他實(shí)施例中使用類似的互連結(jié)構(gòu)以形成基于其他空腔晶片實(shí)施例(例如，空腔晶片34、36或38)的完成的MOSFET 器件。
[0050]圖6中的準(zhǔn)橫向MOSFET100開始于如圖5a中所示的摻雜的空腔晶片32。包括柵極74和柵介質(zhì)76的柵極結(jié)構(gòu)形成在P溝道區(qū)域50上且部分形成在N+源極區(qū)域60和漂移區(qū)域70上。柵極74是導(dǎo)電的，并且當(dāng)被充電時(shí)，提供在P溝道區(qū)域50中創(chuàng)建載流子溝道所必需的電場，該載流子溝道電連接漂移區(qū)域70和N+源極區(qū)域60。在一個實(shí)施例中柵極74由多晶硅形成。在某些實(shí)施例中，硅化物層形成在柵極74的多晶硅上以降低電阻。柵介質(zhì)76提供柵極74和器件晶片30之間的電隔離。在一個實(shí)施例中，兩個柵極74完全地位于單個空腔20的占位內(nèi)，即，空腔20的每一側(cè)延伸越過柵極74的外邊緣。在某些實(shí)施例中，在形成柵極74之后摻雜漂移區(qū)域70，并且柵極74被用于自對準(zhǔn)漂移區(qū)域70。
[0051]絕緣層78被施加在器件晶片30和柵極74上。絕緣層78包含一層或多層的預(yù)浸材料、光敏低固化溫度介電抗蝕劑、光敏復(fù)合抗蝕劑、液晶聚合物(LCP)、層壓復(fù)合膜、含填料的絕緣膠、焊接掩膜抗蝕膜、液體模塑料、粒狀模塑料、聚酰亞胺(PD、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)、二氧化鉿(HfO2)、二氧化硅(S12)、氮化硅(Si3N4)、氮氧化硅(S1N)、五氧化二鉭(Ta2O5)、氧化鋁(Al2O3)、焊料抗蝕劑、或具有類似的絕緣和結(jié)構(gòu)性質(zhì)的其他材料。使用印刷、旋涂、噴涂、層壓、和其它合適工藝沉積絕緣層78。
[0052]通過蝕刻或激光直接消融移除絕緣層78的一部分以形成絕緣層78中的開口并暴露P+體接觸54和N+源極區(qū)域60的部分。導(dǎo)電層80形成在絕緣層78的開口中以電接觸P+體接觸54和N+源極區(qū)域60。使用PVD、CVD、電解電鍍、化學(xué)鍍工藝、或其他合適的金屬沉積工藝?yán)娩X(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、鈦(Ti)、鎢(W)、或其他合適的導(dǎo)電材料或其組合填充穿過絕緣層78的開口，以形成導(dǎo)電層80。在某些實(shí)施例中，通過合適的電鍍工藝在形成絕緣層78之前在空腔晶片32上形成導(dǎo)電層80。在某些實(shí)施例中，在絕緣層78和導(dǎo)電層80的形成之后執(zhí)行例如使用研磨機(jī)或CMP工藝的平面化工藝。
[0053]絕緣層82形成在絕緣層78和導(dǎo)電層80上。絕緣層82由與絕緣層78類似的材料并以與絕緣層78類似的工藝形成。移除絕緣層82的一部分以暴露導(dǎo)電層80。以與導(dǎo)電層80類似的方式利用導(dǎo)電材料填充穿過絕緣層82的開口以形成導(dǎo)電層84。在其中導(dǎo)電層84在絕緣層82之前形成的實(shí)施例中，使用諸如PVD、CVD、濺射、電解電鍍或化學(xué)鍍之類的圖案化和金屬沉積工藝，并且在沉積絕緣層82之前移除導(dǎo)電層84的一部分。在某些實(shí)施例中平面化導(dǎo)電層84和絕緣層82。絕緣層86和導(dǎo)電層88分別類似于絕緣層78和導(dǎo)電層80。
[0054]導(dǎo)電層96形成在空腔晶片32的基本上整個寬度上作為源極接觸。當(dāng)最終封裝準(zhǔn)橫向MOSFET 100時(shí)，導(dǎo)電層96向準(zhǔn)橫向MOSFET 100提供外部接觸。導(dǎo)電層96的一部分97是電隔離的并且電耦合至柵極74以提供外部柵極接觸。在一個實(shí)施例中，導(dǎo)電層96，包括部分97，從準(zhǔn)橫向MOSFET 100的封裝中直接暴露以被焊接到PCB或其他襯底。在其他實(shí)施例中，附加的互連結(jié)構(gòu)(例如，焊料凸塊、紐扣凸塊、或接合線)作為封裝工藝的一部分形成在導(dǎo)電層96上。接合線101是形成在準(zhǔn)橫向MOSFET 100上用于外部互連的互連結(jié)構(gòu)的一個實(shí)施例。
[0055]導(dǎo)電層80、84、88和96構(gòu)成形成在空腔晶片32上的互連結(jié)構(gòu)，并提供至準(zhǔn)橫向MOSFET 100的源極端子的電連接。導(dǎo)電層98類似于導(dǎo)電層96并提供準(zhǔn)橫向MOSFET 100的外部漏極接觸。在某些實(shí)施例中，不使用絕緣層82和86，以及導(dǎo)電層84和88。導(dǎo)電層96直接形成在絕緣層78和導(dǎo)電層80中。在其他實(shí)施例中，其他數(shù)量的絕緣層和導(dǎo)電層形成在空腔晶片32上。使用導(dǎo)電層84和88來增加導(dǎo)電層96和操作晶片10之間的距離降低了漏極至源極電容。
[0056]具有空腔20的準(zhǔn)橫向MOSFET 100在準(zhǔn)橫向MOSFET 100的漏極和源極之間具有減少的寄生電容?？涨?0增加了準(zhǔn)橫向MOSFET 100的最大開關(guān)頻率并降低了切換準(zhǔn)橫向MOSFET 100所需的能量的量。另外，為真空或氣體填充的，而不是固體絕緣材料的空腔20允許類似于絕緣體上硅器件的RESURF設(shè)計(jì)，同時(shí)降低熱載流子和氧化物電荷俘獲效應(yīng)。降低熱載流子效應(yīng)提高了準(zhǔn)橫向MOSFET 100的可靠性，因?yàn)榭涨?0不包括其中電荷可變得俘獲的固體絕緣材料。
[0057]直接晶片至晶片鍵合被用于形成嵌入在空腔晶片32、34、36、或38中的空腔20。操作晶片10和器件晶片30之間的鍵合位于空腔20的底部或頂部處。在任一種情況中，可使用或可不使用外延層12來降低操作晶片10和器件晶片30之間的結(jié)處的摻雜濃度。通過將漏極區(qū)域擴(kuò)展至包括任何對準(zhǔn)公差、通過注入透過器件晶片30可見的高對比度基準(zhǔn)標(biāo)記、或者通過在操作晶片10與器件晶片30的接觸區(qū)上充分延伸漂移區(qū)域70來在操作晶片10和器件晶片30之間提供對準(zhǔn)。在各種實(shí)施例中，漂移區(qū)域70是超級結(jié)、絕緣體上硅(SOI)RESURFj簡單RESURF漂移區(qū)域。
[0058]準(zhǔn)橫向MOSFET 100包括并聯(lián)連線的多個MOSFET單元。圖6示出了并聯(lián)連接的兩個MOSFET單元10a和100b，每個單元包括空腔20。在其他實(shí)施例中，很多2個以上的MOSFET單元并聯(lián)連線以形成MOSFET器件。準(zhǔn)橫向MOSFET 100與設(shè)計(jì)用于垂直功率MOSFET的標(biāo)準(zhǔn)功率MOSFET封裝技術(shù)兼容，其中金屬漏極接觸98位于封裝的底部，且金屬源極接觸96和金屬柵極接觸97位于封裝的頂部。在某些實(shí)施例中，空腔晶片32上的互連結(jié)構(gòu)包括提供從N+漏極區(qū)域64處的準(zhǔn)橫向MOSFET 100的漏極到器件的頂表面的連接的金屬層。
[0059]后續(xù)附圖示出了各種其它MOSFET實(shí)施例中所使用的空腔。除了MOSFET之外，當(dāng)用于其它類型的半導(dǎo)體器件(例如，二極管或雙極結(jié)型晶體管)時(shí)，類似的空腔結(jié)構(gòu)可潛在地具有優(yōu)勢。
[0060]圖7a-7c示出了橫向(lateral)空腔MOSFET 200的形成。橫向空腔MOSFET 200是基于具有空腔120的操作晶片110。器件晶片130在空腔120之上被鍵合到操作晶片110以形成圖7a中所示的空腔晶片132。操作晶片110類似于準(zhǔn)橫向MOSFET 100的操作晶片1。然而，操作晶片110包括P+摻雜，該P(yáng)+摻雜是圖6中的操作晶片10的相反的摻雜。操作晶片110被耦合到器件晶片130中隨后形成的源極區(qū)域，而操作晶片10被耦合到器件晶片30中的漏極區(qū)域。器件晶片130類似于器件晶片30。類似于空腔20，空腔120在不同實(shí)施例中形成在操作晶片110或器件晶片130中。在其他實(shí)施例中，空腔120形成在于操作晶片110或器件晶片130上生長的相對輕摻雜的外延層中。操作晶片110通過直接晶片至晶片鍵合被鍵合到器件晶片130。空腔120被形成為與空腔20近似相同的尺寸，并且可以是基本上完全橫跨操作晶片10或器件晶片30伸展的條紋，或者形成為一系列的線段。
[0061 ] 在圖7b中，器件晶片130被摻雜有形成MOSFET單元200a和200b所必需的區(qū)域。P溝道區(qū)域150類似于P溝道區(qū)域50 W+體接觸154類似于P+體接觸54。奸源極區(qū)域160類似于N+源極區(qū)域60。奸漏極區(qū)域164類似于N+漏極區(qū)域64。漂移區(qū)域170類似于漂移區(qū)域70。器件晶片130的摻雜區(qū)域類似于器件晶片30的摻雜區(qū)域，除了器件晶片130的摻雜區(qū)域具有在空腔120之上居中的N+漏極區(qū)域164，而器件晶片30的P+體接觸54在空腔20之上居中。操作晶片110接觸P+體接觸154，而操作晶片10接觸N+漏極區(qū)域64。類似于漂移區(qū)域70，在各種實(shí)施例中，漂移區(qū)域170是超級結(jié)、SOI RESURF、或簡單RESURF漂移區(qū)域。必要時(shí)使用多個掩模來將適當(dāng)?shù)膿诫s濃度沉積到器件晶片130的各種摻雜區(qū)域中。
[0062]使用與空腔晶片32、34、36和38類似的方法對準(zhǔn)空腔晶片132。在一個實(shí)施例中，設(shè)計(jì)P溝道區(qū)域150和P+體接觸154的尺寸，使得在最大的預(yù)期未對準(zhǔn)下操作晶片110和器件晶片130之間的接觸區(qū)完全落在P溝道區(qū)域150和P+體接觸154的占位內(nèi)。在另一個實(shí)施例中，基準(zhǔn)標(biāo)記被設(shè)置在操作晶片110中且透過器件晶片130可見。
[0063]在圖7c中，包括柵極174和柵極介質(zhì)176的柵極結(jié)構(gòu)形成在P溝道區(qū)域150之上。在一個實(shí)施例中，在柵極174之后且與柵極174自對準(zhǔn)地?fù)诫s漂移區(qū)域170。用于外部互連的互連結(jié)構(gòu)形成在空腔晶片132之上。導(dǎo)電層180形成在N+源極區(qū)域160和P+體接觸154上以創(chuàng)建金屬源極接觸。導(dǎo)電層181形成在N+漏極區(qū)域164上以創(chuàng)建金屬漏極接觸。在一個實(shí)施例中，導(dǎo)電層180和導(dǎo)電層181形成在絕緣層178的開口中，類似于圖6中導(dǎo)電層80的形成。絕緣層182、186、190和194類似于絕緣層82和86。導(dǎo)電層184、185、188、189、192、193和195類似于導(dǎo)電層84和88。導(dǎo)電層196被形成為圖7c中從左到右取向的條紋。導(dǎo)電層196提供到P+體接觸154和N+源極區(qū)域160的外部連接。橫向空腔MOSFET 200包括形成為多個條紋的導(dǎo)電層196，每個條紋連接到P+體接觸154和N+源極區(qū)域160。導(dǎo)電層196的條紋與通過導(dǎo)電層195的部分耦合到N+漏極區(qū)域164的條紋197交錯。
[0064]在某些實(shí)施例中，圍繞空腔120且接觸器件晶片130的操作晶片110的部分被設(shè)計(jì)成提供類似于場板(field plates)的效應(yīng)。在P溝道150附近的操作晶片110屏蔽柵極174免于橫向空腔MOSFET 200的源極電場的影響。通過減少柵極174處所經(jīng)歷的電場，在漂移區(qū)域170中較高的摻雜濃度是可能的，這降低了橫向空腔MOSFET 200的導(dǎo)通電阻。另外，從操作晶片110橫跨空腔120的電場幫助耗盡漂移區(qū)域170，從而允許漂移區(qū)域170的摻雜中的進(jìn)一步增加。
[0065]導(dǎo)電層180、184、188、192、195和196提供從橫向空腔MOSFET 200的P+體接觸154和N+源極區(qū)域160到外部PCB或其他襯底的互連。導(dǎo)電層181、185、189、193、195和197提供到橫向空腔MOSFET 200的N+漏極區(qū)域164的外部互連。導(dǎo)電層197被形成為與導(dǎo)電層196的條紋交錯的條紋，并且提供經(jīng)由導(dǎo)電層195的部分從導(dǎo)電層193到橫向空腔MOSFET 200的頂表面的互連。在其他實(shí)施例中，任意數(shù)量的導(dǎo)電層和絕緣層形成在空腔晶片132之上以提供外部互連。在某些實(shí)施例中，可選的導(dǎo)電層198形成在操作晶片110的與空腔120相對的表面上作為源極接觸。
[0066]橫向空腔MOSFET 200包括空腔120以降低從漏極到源極的電容。橫向空腔MOSFET200與設(shè)計(jì)用于橫向功率MOSFET的功率MOSFET封裝技術(shù)(包括連接盤網(wǎng)格陣列、球柵陣列和銅柱封裝)兼容。源極、漏極和柵極接觸都位于橫向空腔MOSFET 200的頂表面上。圖7c示出了并聯(lián)連接的兩個MOSFET單元200a和200b，但在其他實(shí)施例中并聯(lián)連線任意數(shù)量的MOSFET單元。每個MOSFET單元垂直于圖7c的頁面延伸，并且具有被定制為特定實(shí)施例的要求的長度。
[0067]圖8a_8d示出了垂直溝槽MOSFET單元300的形成。在圖8a中，提供操作晶片210?？涨?20形成在操作晶片210中?？涨?20類似于空腔20和120，但垂直地取向而不是水平地取向。形成多個平行的空腔220，其中每個空腔包括垂直于圖8a的頁面延伸的垂直溝槽。形成在操作晶片210上的每個垂直溝槽MOSFET單元300包括單個空腔220。使用成角的注入在操作晶片210中毗鄰于空腔220形成摻雜區(qū)域222和224，并且摻雜區(qū)域222和224形成電荷平衡超級結(jié)漂移區(qū)域。在一個實(shí)施例中，使用簡單的輕摻雜漂移(LDD)區(qū)域代替電荷平衡超級結(jié)。在某些實(shí)施例中，通過在操作晶片210上相繼地生長且隨后摻雜一個或多個外延層來將摻雜區(qū)域222和224形成為超級結(jié)。
[0068]在一個實(shí)施例中，空腔220的寬度在一和兩μπι之間?？涨?20的深度取決于能夠支撐垂直溝槽MOSFET 300的結(jié)構(gòu)的區(qū)域222和224的機(jī)械約束?？涨?20可被形成為橫跨整個操作晶片210的長條紋，或者斷裂成線段陣列。
[0069]在圖Sb中，器件晶片230被設(shè)置于操作晶片210和空腔220之上。使用直接晶片至晶片鍵合將器件晶片230鍵合到操作晶片210以封圍空腔220。在某些實(shí)施例中，空腔220被形成在器件晶片230中或之上，并且摻雜區(qū)域222和224被形成在器件晶片30中。隨后包括空腔220和摻雜區(qū)域222及224的器件晶片230被設(shè)置于操作晶片210之上并被鍵合至操作晶片210。
[0070]圖8c示出了形成在器件晶片230中的MOSFET的功能區(qū)域。區(qū)域232連同摻雜區(qū)域222和224形成漂移區(qū)域的一部分。P溝道區(qū)域250阻擋電流通過垂直溝槽MOSFET 300直到柵極274上的足夠的電荷創(chuàng)建通過P溝道區(qū)域250的多數(shù)載流子溝道。N+源極區(qū)域260和P+體接觸254分別類似于N+源極區(qū)域60和P+體接觸54操作，并且提供與后續(xù)形成的導(dǎo)電層的良好歐姆接觸。通過在空腔220之上的溝槽中沉積導(dǎo)電材料并與圖Sc的頁面垂直地延伸來形成柵極274。柵介質(zhì)276將柵極274與器件晶片230電隔離。
[0071]使用與空腔晶片32、34、36和38類似的方法對準(zhǔn)垂直溝槽MOSFET 300的摻雜區(qū)域。在一個實(shí)施例中，空腔220足夠大到在最大的預(yù)期未對準(zhǔn)下柵極274完全落在空腔220的占位內(nèi)。在另一個實(shí)施例中，基準(zhǔn)標(biāo)記被設(shè)置于操作晶片210或摻雜區(qū)域222和224中，并且透過器件晶片230可見以用于對準(zhǔn)。
[0072]在圖8d中，金屬層288和296形成在器件晶片230之上以提供到P+體接觸254和N+源極區(qū)域260的外部互連。介電層286提供金屬層296和柵極274之間的附加的隔離，從而降低柵極至源極電容。導(dǎo)電層298形成在操作晶片210之上作為外部漏極接觸。
[0073]垂直溝槽MOSFET 300是垂直M0SFET。相比準(zhǔn)橫向空腔MOSFET 100和橫向空腔MOSFET 200的橫向設(shè)計(jì)，由摻雜區(qū)域222、224和232形成的垂直漂移區(qū)域提供較低的特定區(qū)域(area-specific)導(dǎo)通電阻但較高的特定區(qū)域電容。空腔220幫助降低垂直溝槽MOSFET300的寄生電容。垂直溝槽MOSFET 300被切割成包括創(chuàng)建具有期望特性的最終封裝器件所需的任意數(shù)量的相鄰空腔220以及任意必要長度的空腔220。圖8d示出了單個MOSFET單元，但每個相鄰的空腔220包括并聯(lián)耦合的圍繞空腔220的類似的MOSFET單元。
[0074]圖9a_9d示出了垂直平面柵MOSFET400的形成。操作晶片310包括形成在操作晶片10上作為漂移區(qū)域的相對輕N摻雜區(qū)域312和P摻雜區(qū)域314。區(qū)域312和314形成電荷平衡超級結(jié)，并且通過相繼地形成并隨后摻雜一個或多個外延層中的區(qū)域來形成。
[0075]在圖9b中，空腔320形成在摻雜區(qū)域312和314中。類似于空腔20地形成空腔320。使用直接晶片至晶片鍵合將器件晶片330設(shè)置在區(qū)域312和314之上并將其鍵合到區(qū)域312和314。在一個實(shí)施例中，空腔320是4和12μπι之間寬且I和ΙΟμπι之間深?？涨?20可以是橫跨基本上整個操作晶片310垂直地延伸的條紋或者斷裂為線段陣列。
[0076]在圖9c中，垂直平面柵MOSFET400的可操作區(qū)域被摻雜到器件晶片330中。P+體接觸354和N+源極區(qū)域360分別類似于P+體接觸54和N+源極區(qū)域60地形成和操作。P溝道區(qū)域350類似于P溝道區(qū)域50。肝漏極區(qū)域364類似于N+漏極區(qū)域64。
[0077]圖9d示出了形成在P溝道區(qū)域350之上的柵極374和柵介質(zhì)376。柵極374類似于柵極74。絕緣層378形成在柵極374之上，并且導(dǎo)電層380形成在絕緣層378的開口中。在一個實(shí)施例中，每個柵極374完全地位于相應(yīng)的空腔320的占位內(nèi)。絕緣層382和導(dǎo)電層384形成在絕緣層378之上。絕緣層386和導(dǎo)電層388形成在絕緣層382和導(dǎo)電層384之上。導(dǎo)電層396形成在導(dǎo)電層388和絕緣層386的基本上整個頂表面上作為源極接觸。導(dǎo)電層396的一部分與導(dǎo)電層396的剩余部分電隔離并被用作到柵極374的接觸。導(dǎo)電層396的剩余部分經(jīng)由導(dǎo)電層380、384和388耦合到P+體接觸354和N+源極區(qū)域360。導(dǎo)電層398形成在操作晶片310的基本上整個底表面之上作為漏極接觸。垂直平面柵MOSFET 400在導(dǎo)電層396和398的形成之后被切割和封裝。圖9d中示出了一個MOSFET單元，但任意數(shù)量的MOSFET單元形成在操作晶片310上并被并聯(lián)耦合。
[0078]使用與空腔晶片32-38類似的方法將器件晶片330的摻雜對準(zhǔn)至空腔320。設(shè)計(jì)柵極374的尺寸并定位柵極374使得即使在最高的預(yù)期未對準(zhǔn)下，柵極374仍在空腔320之上。在另一個實(shí)施例中，基準(zhǔn)標(biāo)記被設(shè)置于區(qū)域312和314中并且透過器件晶片330可見。
[0079]基于與晶片或襯底的常規(guī)平面或工作表面平行的平面來限定如本申請中所使用的相對位置的術(shù)語，而不管晶片或襯底的取向。如本申請中所使用的術(shù)語“水平的”或“橫向的”被定義為與晶片或襯底的常規(guī)平面或工作表面平行的平面，而不管晶片或襯底的取向。術(shù)語“垂直的”指的是與水平的垂直的方向。關(guān)于在晶片或襯底的頂表面上的常規(guī)平面或工作表面限定諸如“在...上(on)”、“側(cè)”(如在“側(cè)壁”中)、“較高”、“較低”、“在...之上(over)”、“頂部”和“之下”之類的術(shù)語，而不管晶片或襯底的取向。
[0080]雖然已經(jīng)詳細(xì)地示出了本發(fā)明的一個或多個實(shí)施例，但是本領(lǐng)域技術(shù)人員將理解，可對這些實(shí)施例作出修改和改變，而沒有背離如在下面權(quán)利要求書中所闡述的本發(fā)明的范圍。
【主權(quán)項(xiàng)】
1.一種制作半導(dǎo)體器件的方法，包括: 提供第一半導(dǎo)體晶片； 在所述第一半導(dǎo)體晶片中形成空腔； 在所述空腔之上將第二半導(dǎo)體晶片鍵合到所述第一半導(dǎo)體晶片；以及 形成晶體管，所述晶體管包括設(shè)置在所述空腔之上的所述晶體管的一部分。2.如權(quán)利要求1所述的方法，其特征在于，形成所述晶體管進(jìn)一步包括: 在所述空腔之上形成P溝道區(qū)域； 在所述空腔的占位外形成漏極區(qū)域；以及 在所述P溝道區(qū)域和漏極區(qū)域之間形成漂移區(qū)域。3.如權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包括在所述第一半導(dǎo)體晶片或第二半導(dǎo)體晶片中在所述空腔之上形成超級結(jié)。4.如權(quán)利要求3所述的方法，其特征在于，進(jìn)一步包括毗鄰于所述超級結(jié)形成溝道區(qū)域。5.如權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包括在所述第一半導(dǎo)體晶片中形成基準(zhǔn)標(biāo)記。6.如權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包括在形成所述空腔之前在所述第一半導(dǎo)體晶片上形成外延層。7.—種制作半導(dǎo)體器件的方法，包括: 提供第一半導(dǎo)體管芯； 在所述第一半導(dǎo)體管芯中形成空腔； 在所述空腔之上將第二半導(dǎo)體管芯鍵合到所述第一半導(dǎo)體管芯；以及 形成晶體管，所述晶體管包括形成在所述空腔之上的所述晶體管的柵極。8.如權(quán)利要求7所述的方法，其特征在于，進(jìn)一步包括在溝槽中形成所述柵極。9.如權(quán)利要求7所述的方法，其特征在于，進(jìn)一步包括完全地在所述空腔的占位內(nèi)形成漂移區(qū)域。10.如權(quán)利要求7所述的方法，其特征在于，進(jìn)一步包括在所述第一半導(dǎo)體管芯或第二半導(dǎo)體管芯中形成超級結(jié)。11.如權(quán)利要求7所述的方法，其特征在于，進(jìn)一步包括在所述第一半導(dǎo)體管芯之上形成所述柵極。12.如權(quán)利要求7所述的方法，其特征在于，進(jìn)一步包括在所述第二半導(dǎo)體管芯之上形成所述柵極。13.如權(quán)利要求7所述的方法，其特征在于，進(jìn)一步包括在所述柵極之上形成互連結(jié)構(gòu)。14.一種半導(dǎo)體器件，包括: 第一半導(dǎo)體管芯，所述第一半導(dǎo)體管芯包括形成在所述第一半導(dǎo)體管芯中的空腔； 第二半導(dǎo)體管芯，所述第二半導(dǎo)體管芯在所述空腔之上被鍵合到所述第一半導(dǎo)體管芯；以及 第一晶體管，所述第一晶體管包括形成在所述空腔之上的所述第一晶體管的一部分。15.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，進(jìn)一步包括圍繞所述空腔設(shè)置的外延層。16.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，進(jìn)一步包括設(shè)置在所述第一半導(dǎo)體管芯和第二半導(dǎo)體管芯之間的基準(zhǔn)標(biāo)記。17.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，進(jìn)一步包括形成在所述第一半導(dǎo)體管芯或第二半導(dǎo)體管芯中的超級結(jié)。18.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，進(jìn)一步包括形成在所述第一半導(dǎo)體管芯或第二半導(dǎo)體管芯中的降低表面場(RESURF)漂移區(qū)域。19.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，進(jìn)一步包括第二晶體管，所述第二晶體管包括形成在所述空腔之上的所述第二晶體管的一部分。20.如權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，進(jìn)一步包括: 設(shè)置在所述第一半導(dǎo)體管芯之上的第一導(dǎo)電層；以及 設(shè)置在所述第二半導(dǎo)體管芯之上的第二導(dǎo)電層。
【文檔編號】H01L29/78GK105826383SQ201511036214
【公開日】2016年8月3日
【申請日】2015年12月16日
【發(fā)明人】P·M·謝伊
【申請人】長城半導(dǎo)體公司