一種超薄封裝元件及其制作工藝的制作方法
【專利摘要】本發(fā)明公開了一種超薄封裝元件，包括塑封體以及封裝在塑封體內(nèi)的芯片、金屬凸點、鍍銀層、鍍NiPdAu層和銅連接層，芯片、金屬凸點、鍍銀層、銅連接層和鍍NiPdAu層構(gòu)成了電路的電源和信號通道，所述的銅連接層有多個，每個銅連接層的上表面和下表面分別設(shè)置有鍍銀層和鍍NiPdAu層，所述的多個鍍銀層相互獨立，所述的芯片焊接面設(shè)置有多個金屬凸點，芯片通過金屬凸點與多個鍍銀層同時連接，由于可以免電鍍、免貼膜，生產(chǎn)成本可以大幅降低，產(chǎn)品更有競爭力；還公開了上述封裝元件的制作工藝，通過電鍍銀之后倒裝上芯的方法，縮短了制作周期，更好地實現(xiàn)芯片與載體的互聯(lián)，使I/O更加密集，成本更低。
【專利說明】一種超薄封裝元件及其制作工藝
[0001]
技術(shù)領(lǐng)域
[0002]本發(fā)明屬于集成電路封裝技術(shù)領(lǐng)域，具體涉及一種超薄封裝元件及其制作工藝。
【背景技術(shù)】
[0003]集成電路的QFN(Quad Flat No-leadPackage，方形扁平無引腳封裝)和DFN(DualFlat Package，雙側(cè)引腳扁平封裝)近幾年隨著通訊設(shè)備(如基站、交換機)、智能手機、便攜式設(shè)備(如平板電腦)、可穿戴設(shè)備(如智能手表、智能眼鏡、智能手環(huán)等)的普及而迅速發(fā)展，特別適用于有高頻、高帶寬、低噪聲、高導(dǎo)熱、小體積、高速度等電性需求的大規(guī)模集成電路的封裝。
[0004]QFN/DFN有效地利用了引線腳的封裝空間，從而大幅度地提高了封裝效率。該封裝由于引線短小、塑封體尺寸小、封裝體薄，可以使CPU體積縮小30%-50%，同時具有良好的散熱性能。
[0005]傳統(tǒng)的QFN/DFN主要存在以下不足:一是設(shè)計及制作周期長，成本比較高；二是凸點的排布以及I/O的密集程度受到框架設(shè)計及框架制造工藝的限制；三是框架在腐蝕變薄后，在模具內(nèi)有滑動的風(fēng)險，封裝可靠性得不到保障；四是傳統(tǒng)的QFN/DFN產(chǎn)品厚度仍然比較大，無法滿足當(dāng)前的便攜式設(shè)備對小體積、高密度封裝的需求。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的之一是針對上述現(xiàn)有技術(shù)的不足，提供一種基于Flip-chip連接的免貼膜、免電鍍的超薄的封裝元件。
[0007]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:一種超薄封裝元件，包括塑封體以及封裝在塑封體內(nèi)的芯片、金屬凸點、鍍銀層、鍍NiPdAu層和銅連接層，芯片、金屬凸點、鍍銀層、銅連接層和鍍NiPdAu層構(gòu)成了電路的電源和信號通道，所述的銅連接層有多個，每個銅連接層的上表面和下表面分別設(shè)置有鍍銀層和鍍NiPdAu層，所述的多個鍍銀層相互獨立，所述的芯片焊接面設(shè)置有多個金屬凸點，芯片通過金屬凸點與多個鍍銀層同時連接。
[0008]所述的一種超薄封裝元件，其鍍銀層和鍍NiPdAu層的厚度為3 — 5um。
[0009]所述的一種超薄封裝元件，其塑封體的厚度小于0.35mm。
[0010]所述的一種超薄封裝元件，其銅連接層下端的一組相對邊設(shè)置有倒角。
[0011 ] 所述的一種超薄封裝元件，其倒角為直角倒角。
[0012]本發(fā)明的另一個目的是提供一種上述超薄的封裝元件的制作工藝，該生產(chǎn)方法制作出來的封裝元件制作周期短、成本較低、I/O的密集程度和封裝可靠性更高。
[0013]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:一種超薄封裝元件的制作工藝，按照如下步驟進行
a)、框架鍍NiPdAu:在引線框架上鍍一層3 — 5um厚度的NiPdAu ； b)、生長銅倒角連接層:在鍍NiPdAu層上生長一層厚度為50—10um的銅連接層，并將銅連接層下端的一組相對邊腐蝕成倒角形狀；
c)、銅連接層鍍銀:在銅連接層上表面鍍一層厚度為3— 5um的鍍銀層；
d)、晶圓減薄:減薄至厚度為50μ m— 200 μ m，粗糙度Ra為0.10—0.05mm ；
e)、劃片:厚度在150μπι以上晶圓與普通集成電路扁平封裝件劃片工藝相同，但厚度在150 μm以下晶圓，使用雙刀劃片機劃片；
f)、芯片上做金屬凸點以及上芯:在芯片上用植球的方式做出金屬凸點，
倒裝上芯后直接和引線框架連通；
g)、塑封:塑封料填充滿銅連接層下端的倒角凹槽，形成有效的防拖拉結(jié)構(gòu)；
h)、框架腐蝕:用化學(xué)溶液腐蝕掉全部引線框架，直至露出鍍NiPdAu層；
i)、切割，包裝。
[0014]所述的一種超薄封裝元件的制作工藝，其步驟b)中的銅連接層采用A194。
[0015]本發(fā)明的有益效果是:封裝元件將鍍NiPdAu層作為與外部電路的信號連接通道，相當(dāng)于普通封裝的“管腳”，可以省去電鍍環(huán)節(jié)，增加了一層銅連接層，塑封之后，塑封料填充滿銅倒角層的凹槽，形成有效的防拖拉結(jié)構(gòu)，同時降低了塑封料壓力，增加了塑封料與金屬框架的接合面積，提高了封裝的可靠性。
[0016]本發(fā)明通過電鍍銀之后倒裝上芯的方法，實現(xiàn)了框架圖形設(shè)計可在框架制作時期就完成，縮短了制作周期，更好地實現(xiàn)芯片與載體的互聯(lián)，使I/o更加密集，成本更低。
【附圖說明】
[0017]圖1為引線框架的剖面圖；
圖2為引線框架鍍NiPdAu后的剖面圖；
圖3為引線框架的鍍NiPdAu層上生長出銅連接層并腐蝕出倒角后的剖面圖；
圖4為銅連接層上鍍銀后的剖面圖；
圖5為芯片減薄劃片后的剖面圖；
圖6為芯片植金屬凸點后的剖面圖；
圖7為倒裝上芯后的剖面圖；
圖8為產(chǎn)品塑封后的剖面圖；
圖9為產(chǎn)品腐蝕框架后的產(chǎn)品成品的剖面圖。
[0018]各附圖標(biāo)記為:1 一引線框架，2—金屬凸點，3—芯片，4一塑封體，5—鏈銀層，6—鍍NiPdAu層，7—銅連接層。
【具體實施方式】
[0019]下面結(jié)合附圖對本發(fā)明作進一步詳細(xì)說明。
[0020]參照圖9所示，本發(fā)明公開了一種超薄封裝元件，包括塑封體4以及封裝在塑封體4內(nèi)的芯片3、金屬凸點2、鍍銀層5、鍍NiPdAu層6和銅連接層7，芯片3、金屬凸點2、鍍銀層5、銅連接層7和鍍NiPdAu層6構(gòu)成了電路的電源和信號通道，所述的銅連接層7有多個，每個銅連接層7的上表面和下表面分別設(shè)置有鍍銀層5和鍍NiPdAu層6，所述的多個鍍銀層5相互獨立，所述的芯片3焊接面設(shè)置有多個金屬凸點2，芯片3通過金屬凸點2與多個鍍銀層5同時連接。
[0021]進一步，所述的鍍銀層5和鍍NiPdAu層6的厚度為3—5um，大大降低了 QFN/DFN封裝產(chǎn)品的厚度，可將塑封體4的厚度設(shè)置為小于0.35mm,而傳統(tǒng)的QFN/DFN封裝體厚度在
0.7mm以上，本發(fā)明提供的技術(shù)可使封裝體厚度減小100%。
[0022]更進一步，銅連接層7下端的一組相對邊設(shè)置有倒角，作為一種優(yōu)選的實施例，還可以將倒角設(shè)置成直角倒角，不僅形成有效的防拖拉結(jié)構(gòu)，塑封之后塑封料填充滿銅倒角層的凹槽，形成有效的防拖拉結(jié)構(gòu)，極大地降低了框架在腐蝕變薄后，在模具內(nèi)滑動的風(fēng)險，還大大方便了銅連接層7的加工，同時，降低了塑封料壓力，增加了塑封料與金屬框架的接合面積，封裝可靠性大幅提升。
[0023]—種超薄封裝元件的制作工藝，按照如下步驟進行:
第一步、框架鍍NiPdAu
如圖1所示，在引線框架I上鍍一層3 — 5um厚度的NiPdAu，從而得到如圖2所示的鍍NiPdAu 層 6。
[0024]第二步、生長銅倒角連接層
如圖3所示，在鍍NiPdAu層6上生長一層厚度為50 — 10um的銅連接層7，并將銅連接層7下端的一組相對邊腐蝕成倒角形狀，作為一種具體的實施例，銅連接層7采用牌號為A194的銅。
[0025]第三步、銅連接層7鍍銀
如圖4所示，在銅連接層7上表面鍍一層厚度為3 — 5um的鍍銀層5。
[0026]第四步、晶圓減薄
減薄至厚度為50 μ m一200 μ m，粗糙度Ra為0.10一0.05mm。
[0027]第五步、劃片
厚度在150μπι以上晶圓與普通集成電路扁平封裝元件劃片工藝相同，但厚度在150 μπι以下晶圓，使用雙刀劃片機劃片。
[0028]第六步、芯片3上做金屬凸點2以及上芯
如圖5、圖6所示，在芯片3上用植球的方式做出金屬凸點2，倒裝上芯后直接和引線框架I連通，得到如圖7所示產(chǎn)品。
[0029]第七步、塑封
塑封料填充滿銅連接層7下端的倒角凹槽，形成有效的防拖拉結(jié)構(gòu)，
得到如圖8所示產(chǎn)品。
[0030]h)、框架腐蝕
用化學(xué)溶液腐蝕掉全部引線框架1，直至露出鍍NiPdAu層6，得到如圖9 所不廣品。
[0031]i)、切割，包裝。
[0032]此步驟同常規(guī)方法。
[0033]本發(fā)明采用普通框架即可完成產(chǎn)品制作流程，無需過多加工框架載體，縮短設(shè)計周期，降低成本；在凸點排布及I/O數(shù)不受框架設(shè)計及制作限制的前提下，實現(xiàn)了凸點排布可任意定義，更好地實現(xiàn)芯片與載體的互連；在圖形鍍銀層和框架基板之間增加一層銅倒角互連層，塑封之后形成有效的防拖拉結(jié)構(gòu)，極大地降低了框架在腐蝕變薄后，在模具內(nèi)滑動的風(fēng)險；同時降低了塑封料壓力，增加了塑封料與金屬框架的接合面積，封裝可靠性大幅提升。
[0034]傳統(tǒng)的QFN/DFN框架，為了防止塑封時發(fā)生“溢膠”，在框架背面貼有一層膜，而本發(fā)明由于框架上面鍍了一層NiPdAu，可以起到隔離塑封料的作用，塑封后腐蝕掉框架，同樣可以起到防止“溢膠”的作用，這樣就可以省去框架廠商“貼膜”的過程。
[0035]由于本發(fā)明提供的封裝元件可以免電鍍、免貼膜，生產(chǎn)成本可以大幅降低，產(chǎn)品更有競爭力。
[0036]上述實施例僅例示性說明本發(fā)明的原理及其功效，以及部分運用的實施例，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明創(chuàng)造構(gòu)思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。
【主權(quán)項】
1.一種超薄封裝元件，其特征在于:包括塑封體(4)以及封裝在塑封體(4)內(nèi)的芯片(3)、金屬凸點(2)、鍍銀層(5)、鍍NiPdAu層(6)和銅連接層(7)，芯片(3)、金屬凸點(2)、鍍銀層(5)、銅連接層(7)和鍍NiPdAu層(6)構(gòu)成了電路的電源和信號通道，所述的銅連接層(7)有多個，每個銅連接層(7)的上表面和下表面分別設(shè)置有鍍銀層(5)和鍍NiPdAu層(6)，所述的多個鍍銀層(5)相互獨立，所述的芯片(3)焊接面設(shè)置有多個金屬凸點(2)，芯片(3)通過金屬凸點(2)與多個鍍銀層(5)同時連接。2.根據(jù)權(quán)利要求1所述的一種超薄封裝元件，其特征在于，所述的鍍銀層(5)和鍍NiPdAu層(6)的厚度為3 — 5um。3.根據(jù)權(quán)利要求2所述的一種超薄封裝元件，其特征在于，所述的塑封體(4)的厚度小于 0.35mmη4.根據(jù)權(quán)利要求3所述的一種超薄封裝元件，其特征在于，所述的銅連接層(7)下端的一組相對邊設(shè)置有倒角。5.根據(jù)權(quán)利要求4所述的一種超薄封裝元件，其特征在于，所述的倒角為直角倒角。6.—種如根據(jù)權(quán)利要求1所述超薄的封裝元件的制作工藝，其特征在于，按照如下步驟進行: a)、框架鍍NiPdAu 在引線框架(I)上鍍一層3 — 5um厚度的NiPdAu ; b)、生長銅倒角連接層 在鍍NiPdAu層(6)上生長一層厚度為50 — 10um的銅連接層(7)，并將銅連接層(7)下端的一組相對邊腐蝕成倒角形狀； c)、銅連接層(7)鍍銀 在銅連接層(7)上表面鍍一層厚度為3 — 5um的鍍銀層(5); d)、晶圓減薄 減薄至厚度為50 μ m一200 μ m，粗糙度Ra為0.10一0.05mm ； e)、劃片 厚度在150μπι以上晶圓與普通集成電路扁平封裝元件劃片工藝相同，但厚度在.150 μm以下晶圓，使用雙刀劃片機劃片； f)、芯片(3)上做金屬凸點(2)以及上芯 在芯片(3)上用植球的方式做出金屬凸點(2)，倒裝上芯后直接和引線框架(I)連通； g)、塑封 塑封料填充滿銅連接層(7)下端的倒角凹槽，形成有效的防拖拉結(jié)構(gòu)； h)、框架腐蝕 用化學(xué)溶液腐蝕掉全部引線框架(I )，直至露出鍍NiPdAu層(6); i)、切割，包裝 根據(jù)權(quán)利要求6所述的一種超薄封裝元件的制作工藝，其特征在于，所述步驟b)中的銅連接層(7)采用A194。
【文檔編號】H01L23/522GK105895615SQ201510002437
【公開日】2016年8月24日
【申請日】2015年1月5日
【發(fā)明人】宋波, 梁大鐘, 施保球, 劉興波
【申請人】廣東氣派科技有限公司