半導體器件及制造方法
【專利摘要】一種半導體器件包括：襯底上的至少一個有源層以及該至少一個有源層的第一接觸部，第一接觸部包括與該至少一個有源層接觸的金屬以及金屬上的覆蓋層，覆蓋層包括擴散阻擋，其中對覆蓋層進行構圖來形成包括由覆蓋層覆蓋的接觸部區(qū)域和未覆蓋的接觸部區(qū)域的圖案。
【專利說明】
半導體器件及制造方法
技術領域
[0001]本發(fā)明涉及一種半導體器件，其包括襯底上的至少一個有源層例如GaN層以及與該至少一個有源層的第一接觸部，第一接觸部包括與該至少一個有源層接觸的金屬。本發(fā)明還涉及這種半導體器件的制造方法。
【背景技術】
[0002]II1-V族氮化物如氮化鎵(GaN)作為作為一種有前景的高溫和高功率電子器件材料引起了關注。未來的高效功率變換器需要能夠處理高壓的快速切換、低導通損耗的器件。GaN是電壓達到IkV時的優(yōu)良候選材料，并且在肖特基二極管和高電子遷移率晶體管(HEMT)中顯示出優(yōu)秀的開關性能。由于硅基氮化鎵(GaN-on-Si)外延生長的進步，半導體工業(yè)如今正積極地將II1-V族特有的器件知識和低成本大規(guī)模硅主流生產(chǎn)設施進行結合。
[0003]針對主流硅兼容性的一項關鍵考慮是所使用金屬的選擇，并且隨著技術進步，將會對GaN基半導體器件的重復性、一致性、熱穩(wěn)定性以及高溫操作提出更嚴格的要求。
[0004]GaN/AlGaN異質結構上的大多數(shù)歐姆接觸基于Ti/Al基金屬化方案。鈦通過形成TiN在之下的GaN中產(chǎn)生氮空位，使得電子可以隧穿從而在AlGaN下方出現(xiàn)二維電子氣(2DEG)。鋁用來與鈦進行反應以防止Ti的氧化。在Al的上方，金通常用作體金屬，經(jīng)常由擴散阻擋層來分開。常見的金屬化結構包括:Ti/Al/Ti/Au、Ti/Al/Ni/Au以及Ti/Al/Pt/Au。
[0005]這樣的半導體器件還可以或替代地包括肖特基接觸，該接觸可以包括與半導體器件的至少一個有源層接觸的鎳(Ni)層。已經(jīng)發(fā)現(xiàn)，當鋁用作后端的金屬時，鋁可以擴散進鎳中，這會對肖特基接觸的屬性產(chǎn)生負面影響。

【發(fā)明內容】

[0006]根據(jù)本發(fā)明的第一方面，提供了一種半導體器件，包括:襯底上的至少一個有源層以及與該至少一個有源層的第一接觸部，第一接觸部包括與該至少一個有源層接觸的金屬以及金屬上的覆蓋層，覆蓋層包括擴散阻擋，其中對覆蓋層進行構圖來形成包括由覆蓋層覆蓋的接觸部區(qū)域和未覆蓋的接觸部區(qū)域的圖案。
[0007]已經(jīng)發(fā)現(xiàn)，構圖的覆蓋層由于其熱屬性和阻擋屬性，可以防止第一接觸部金屬和絕緣層(可以將接觸部電隔離)之間的分層，而對接觸部的電特性具有較小的不利影響。因此，雖然覆蓋層通常在第一接觸部的上表面或連接表面(能夠形成與接觸部的電連接)上連續(xù)覆蓋接觸部，覆蓋層圖案因此提供上表面或連接表面的覆蓋區(qū)域和未覆蓋區(qū)域。應當認識到，“未覆蓋”可以包括覆蓋程度小于覆蓋區(qū)域，即覆蓋層材料較薄的區(qū)域。
[0008]第一接觸部可以包括肖特基接觸。第一接觸部的金屬可以包括鎳(Ni)。
[0009]覆蓋層可以包括氫阻擋材料。覆蓋層可以包括金屬與接觸部不同的金屬層。覆蓋層可以包括電介質層。覆蓋層可以包括與第一接觸部金屬接觸的鈦和鎢和/或氮化鈦鎢Tiff(N)層。金屬覆蓋層可以包括TiN、W、WN或Pt。電介質覆蓋層可以包括氧化硅、PECVD氧化物、旋涂玻璃(SOG)氧化物、原子層沉積(ALD)方式沉積的電介質或者氮氧化物。
[0010]圖案可以將覆蓋層分為多個帶。覆蓋區(qū)域因此可以包括覆蓋層材料的帶。帶可以包括直線帶。圖案可以將覆蓋層分為多個點。因此，覆蓋區(qū)域因此可以包括覆蓋層材料的點。
[0011]器件可以包括構圖的覆蓋層上的后端金屬層。后端金屬層可以包括鋁。后端金屬層可以提供去往/來自器件的第一接觸部的連接點。
[0012]第一接觸部可以由電絕緣材料橫向限定，電絕緣材料可以包括電介質材料。覆蓋層可以設置為對來自電絕緣材料的氫擴散的阻擋?？梢詫D案進行配置，使得覆蓋層大致在一定區(qū)域內延伸來分隔開第一接觸部和沉積在第一接觸部周圍的電絕緣材料?？梢詫D案進行配置，使得與至少一個有源層相接觸的接觸部下表面區(qū)域所對準的第一接觸部上表面區(qū)域基本上未被覆蓋。可以對圖案進行配置，使得覆蓋層在第一接觸部的橫向側部上延伸。這可以將接觸部和電絕緣材料分隔開。
[0013]可選地，可以對圖案進行配置，使得覆蓋區(qū)域鄰接電絕緣材料并且未覆蓋區(qū)域鄰接后端金屬層?？蛇x地，電絕緣層至少部分地包括氧化硅?？蛇x地，電絕緣層包括在鈍化層上形成的氮化硅子層和在氮化硅子層上形成的氧化硅子層。
[0014]覆蓋層可以在與有源層相反的第一接觸部的上表面或連接表面(其提供與接觸部的電連接)上形成。在接觸部與至少一個有源層接觸的位置相對的連接表面區(qū)域內，未覆蓋區(qū)域的面積可以大于剩余的連接表面。第一接觸部可以包括第一表面以及與第一表面相對的第二表面，第一表面的有源區(qū)接觸區(qū)域配置為與至少一個有源層接觸，第二表面配置為提供與接觸部的電連接，其中第二表面承接覆蓋層，第二表面包括形成與后端金屬化的連接的連接區(qū)域以及有源區(qū)區(qū)域，有源區(qū)區(qū)域與有源區(qū)接觸區(qū)域相對，并且其中覆蓋區(qū)域在連接區(qū)域上延伸且未覆蓋區(qū)域在有源區(qū)區(qū)域上延伸。
[0015]圖案可以形成其中至少一個部分比其余覆蓋層部分薄的覆蓋層。因此，覆蓋層具有較厚的部分和較薄的部分。
[0016]第一接觸部可以包括柵接觸部。半導體器件可以包括另一接觸部，該另一接觸部包括源接觸部和漏接觸部之一。半導體器件可以包括兩個其它接觸部，即源接觸部和漏接觸部。
[0017]覆蓋層可以包括子層的疊層，包括:第一 TiW子層、第二 TiW子層以及第一和第二TiW子層之間的TiW(N)子層。這可以是在例如濺射沉積工具的反應室中向反應物中逐漸加入氮以及從反應物中逐漸去除氮的工藝導致的結構，這確保了反應室中不會存在氮來污染后面的不希望含氮的濺射靶。
[0018]Tiff(N)優(yōu)選具有大于第一和第二 TiW子層結合厚度的厚度，這樣TiW (N)子層可以主導子層疊層的屬性。
[0019]雖然本發(fā)明可以應用在任何合適的半導體器件中，但是本發(fā)明特別適合應用于包括氮化鎵(GaN)有源層的半導體器件。AlGaN層可以將GaN層與半導體器件的一個或多個接觸部的金屬層相分隔。
[0020]根據(jù)本發(fā)明的另一方面，提供了一種半導體器件的制造方法，所述方法包括:
[0021]提供襯底；
[0022]在所述襯底上形成至少一個有源層；
[0023]通過在該至少一個有源層上沉積金屬，在該至少一個有源層上形成第一接觸部；
[0024]在所述金屬上沉積覆蓋層；
[0025]對金屬進行構圖，以形成第一接觸部；
[0026]對覆蓋層進行構圖，以形成包括被覆蓋層覆蓋的第一接觸部區(qū)域和未覆蓋的接觸部區(qū)域的圖案。
[0027]在為形成第一接觸部而沉積金屬之后，該方法可以包括:執(zhí)行對金屬進行構圖的步驟以形成第一接觸部，對第一接觸部執(zhí)行退火步驟，然后在所述金屬上沉積覆蓋層。該方法然后可以包括:相較于為形成第一接觸部對金屬進行的構圖，以更大的柵長來對覆蓋層進行構圖。
[0028]該方法可以包括:在第一接觸部周圍沉積電絕緣材料以橫向限定第一接觸部的步驟。電介質材料可以是金屬間電介質以將第一接觸部電氣隔離?？梢酝ㄟ^等離子體增強化學氣相沉積法(PECVD)來沉積電介質材料。電介質材料可以包括氧化娃或氮化娃子層上的氧化娃子層的結合。
[0029]可以通過離子束刻蝕來執(zhí)行對覆蓋層進行構圖以形成圖案的步驟。
[0030]該方法可以包括:通過控制第一接觸部金屬上覆蓋層的覆蓋區(qū)域和未覆蓋區(qū)域的面積比，來控制第一接觸部的肖特基勢壘高度的步驟。
[0031]該方法可以包括:在第一接觸部的覆蓋區(qū)域和未覆蓋區(qū)域的構圖覆蓋層上沉積后端金屬的步驟。
[0032]覆蓋層可以包括金屬。覆蓋層可以包括電介質。覆蓋層可以通過原子層沉積方法來涂敷。
[0033]覆蓋層可以包括TiW(N)層。可以使用濺射沉積工藝來沉積TiW(N)覆蓋層。沉積覆蓋層的步驟可以包括:在金屬上沉積第一TiW子層；在第一TiW子層上沉積TiW(N)子層；以及在TiW(N)子層上沉積第二 TiW子層。
[0034]金屬可以包括鎳，并且優(yōu)選地，在沉積覆蓋層之后對金屬接觸部進行構圖，因為已經(jīng)驚人的發(fā)現(xiàn)，這樣會有效防止鎳層在之后的工藝步驟中分層。
[0035]襯底可以包括硅襯底、SiC襯底或藍寶石襯底。至少一個有源層可以包括GaN層。可以在GaN層上設置AlGaN層，其中形成第一接觸部的步驟包括在AlGaN層上形成所述第一接觸部。
[0036]根據(jù)本發(fā)明的第三方面，提供了一種包括第一方面中限定的半導體器件的集成電路(IC)。
【附圖說明】
[0037]在下文中，參照附圖，僅以示例的形式詳細描述本發(fā)明的實施例，附圖中:
[0038]圖1示意性示出了根據(jù)本發(fā)明實施例的半導體器件；
[0039]圖2a和圖2b示出了在肖特基接觸上形成覆蓋層的第一示例；
[0040]圖3a和圖3b示出了在肖特基接觸上形成覆蓋層的第二示例；
[0041]圖4不出了覆蓋層圖案的第一不例；
[0042]圖5示出了覆蓋層圖案的第二示例；
[0043]圖6不出了覆蓋層圖案的第三不例；
[0044]圖7不出了覆蓋層圖案的第四不例；
[0045]圖8示出了使用覆蓋層的圖案面積來控制所制造的半導體器件的肖特基勢壘高度的流程圖；
[0046]圖9示意性示出了與圖1相似的半導體器件；以及
[0047]圖10示出了另一示例圖案。
【具體實施方式】
[0048]應當理解，附圖僅僅是示意圖并且未按照比例繪制。
[0049]本發(fā)明基于半導體器件中金屬接觸部上形成的覆蓋層構圖。覆蓋層能夠有利地用于金屬接觸部尤其是Ti/Al和Ni接觸部的上方，用來提高這些接觸部在形成半導體器件如二極管、晶體管等的后續(xù)工藝步驟中的堅固性。在覆蓋層中形成圖案可以用來確保覆蓋層對接觸部的電特性的影響較低。具體地，當接觸部是肖特基接觸時，在覆蓋層中形成圖案可以確保覆蓋層對肖特基勢壘高度的影響較低。已經(jīng)發(fā)現(xiàn)，如果半導體器件的后續(xù)制造步驟使金屬接觸部經(jīng)受高溫退火步驟，在這樣的接觸部上使用覆蓋層會特別有利。本發(fā)明可以適用于任何半導體技術，但是當用于制造工藝中常見這種熱退火步驟的氮化鎵(GaN)基半導體器件時會特別有利。更具體地，當用于需要主流硅制造兼容性的氮化鎵基半導體器件例如用于電源、射頻(RF)以及傳感器應用的GaN半導體器件時，本發(fā)明會特別有利。
[0050]圖1示意性示出了這種GaN基半導體器件I的示例。具體地，示出了 HEMT。該半導體器件包括襯底10，例如硅襯底，在襯底上形成緩沖層12。緩沖層12可以包括例如GaN、AlGaN或其組合。該半導體器件包括有源層疊層，包括GaN層14以及AlGaN層16。該半導體器件可以包括隔離區(qū)域18，用以將晶片上相鄰的半導體器件電氣分隔。隔離區(qū)域18例如可以以任何合適的方式來形成，例如通過向有源層疊層中刻蝕臺式結構，或者通過將雜質如氬注入到有源層疊層中，用來局部地破壞晶體結構，使得在該區(qū)域中不能夠形成二維電子氣。應當理解，基于技術，也可以使用其他類型的隔離區(qū)域18，例如使用任何合適的電絕緣材料如氧化硅、富硅氧化硅、氮化硅等。
[0051]在有源層疊層14、16上形成鈍化層20，對鈍化層20進行構圖來提供到有源層疊層的接觸區(qū)域。鈍化層20可以是任何合適的電介質材料，例如氮化硅。在本示例中，僅通過非限制性示例的方式示出了該半導體器件具有三個接觸部，即歐姆接觸24、26以及肖特基接觸28。然而應當理解，半導體器件可以具有任何合適數(shù)量的接觸部。半導體器件I可以只具有歐姆接觸或只具有肖特基接觸。接觸部24、26和28與AlGaN層16導電接觸，并且通過電絕緣材料如電介質材料22 (可以包括氮化硅或者任何其它合適的材料)彼此電絕緣。在實施例中，接觸部24、26和28與AlGaN層16物理接觸。在替代實施例中，通過有源層覆蓋層來將接觸部24、26和28與AlGaN層16分隔開，以便當中間結構暴露在干法或濕法刻蝕化學物質時，例如，當形成針對接觸部24、26和28的開口時，防止AlGaN層16發(fā)生反應。這樣的有源層覆蓋層應當足夠薄，使得允許接觸部24、26和28與AlGaN層16導電耦合。例如，有源層覆蓋層可以是厚度小于1nm例如為2-3nm的GaN層。優(yōu)選地，鈍化層20與電介質材料22是同一種材料，例如氮化硅。然而，電介質材料可以包括氧化硅。
[0052]第一歐姆接觸24可以限定半導體器件的源電極，第二歐姆接觸26可以限定半導體器件的漏電極，并且肖特基接觸28可以限定半導體器件的柵電極。第一和第二歐姆接觸24、26各自通常由金屬化疊層來形成，金屬化疊層包括與AlGaN層16物理接觸的Ti層以及與Ti層物理接觸的Al層。每個接觸部中也可以存在其它層。為了在Ti層與AlGaN層16之間獲得低歐姆接觸，通常需要高溫退火步驟，例如在800°C左右。然而，由于這些溫度高于鋁的熔點，因此可以在歐姆接觸上存在覆蓋層以防止歐姆接觸中的Al層熔化。
[0053]肖特基接觸28通常包括作為與AlGaN層16物理接觸的金屬的鎳(Ni)。鎳的使用也不是顯而易見的，尤其是當使鋁用于半導體器件的后端金屬化30時。為避免不確定，術語“后端金屬化”用于表示半導體器件上方主要用于促進接觸部24、26、28與其它電路元件或與外部相連接的金屬結構。制造半導體器件的金屬化的工藝通常稱為后端工藝。
[0054]為了獲得肖特基接觸28的Ni與AlGaN層16之間優(yōu)良的肖特基接觸，通常需要高溫退火步驟，例如在400-600°C左右。然而，鋁金屬化30在這些溫度下會向鎳接觸部中自由擴散，由此需要使用阻擋層來防止鋁向鎳中擴散。
[0055]設置覆蓋層32來保護接觸部24、26、28。肖特基接觸28上的覆蓋層32被形成并構圖為具有圖案，使得覆蓋層32分為多個覆蓋層區(qū)域，其在附圖3a-d中更詳細地示出并將在下文中描述。因此，覆蓋層32包括由不存在覆蓋層(或厚度減小的覆蓋層)的區(qū)域分隔開的多個覆蓋層材料覆蓋區(qū)域。因此，覆蓋層28部分地覆蓋肖特基接觸28。特別地，肖特基接觸28包括被覆蓋層32覆蓋的區(qū)域以及肖特基接觸28向鋁后端金屬化30開放的其他區(qū)域。構圖的覆蓋層28因此在第一區(qū)域(存在覆蓋層材料的位置)內將肖特基接觸與后端金屬化分隔開，并且肖特基接觸28與后端金屬化在剩下的第二區(qū)域(由于圖案而不存在覆蓋層的位置)內接觸。覆蓋層可以包括與電介質材料22相鄰的覆蓋區(qū)域。
[0056]覆蓋層32也可以覆蓋歐姆接觸24、26?？赡軙蚩赡懿粫跉W姆接觸24、26上對覆蓋層進行構圖。已經(jīng)發(fā)現(xiàn)，將覆蓋層構圖為覆蓋和未覆蓋區(qū)域的圖案，特別有益于控制覆蓋層的存在對肖特基勢壘高度的影響，并且因此可以只針對肖特基接觸，而未構圖的覆蓋層可以應用于非肖特基或歐姆接觸。
[0057]覆蓋層32可以是TiW(N)，但是也可以使用其它材料。覆蓋層可以構成氫阻擋層。因此，覆蓋層可以具有能夠用作氫擴散阻擋的材料。覆蓋層可以包括電介質材料。金屬覆蓋層可以包括TiN、W、WN或Pt。電介質覆蓋層可以包括氧化硅、PECVD氧化物、旋涂玻璃(SOG)氧化物、原子層沉積(ALD)方式沉積的電介質或者氮氧化物。
[0058]在覆蓋層32包括TiW(N)的示例中，它可以適用于歐姆接觸24、26以及適用于肖特基接觸28。僅作為示例，Tiff(N)層32的氮含量基于TiW(N)層32的全部原子組成可以在原子百分比30-60%的范圍內。
[0059]已經(jīng)發(fā)現(xiàn)，針對歐姆接觸24、26，Tiff(N)層30不會對Ti/Al歐姆接觸的形成有消極影響，并且不會擴散進入形成的Ti/Al金屬間化合物。在上述退火步驟之后，它表現(xiàn)出了與這種Ti/Al金屬間化合物的優(yōu)良粘著以及低表面粗糙度，從而促進了 TiW(N)層與金屬化30如Al金屬化之間的高質量接觸。此外，Tiff(N)層32也表現(xiàn)出與鎳的優(yōu)良粘著，并且證明了在上述退火步驟中有效地防止鋁金屬化30擴散進入鎳中。
[0060]優(yōu)選在接觸部24、26、28構圖之前將覆蓋層32沉積在接觸部金屬24、26、28上。特別地，各接觸部24、26、28的金屬疊層優(yōu)選地在單一流程中形成以避免暴露于空氣，該暴露可以導致氧化。另外優(yōu)選的是，當在鎳肖特基接觸28上沉積覆蓋層32時，緊接在該構圖步驟之前沉積覆蓋層32，這將在下文中更詳細地描述。
[0061]可以通過任何合適的方式沉積覆蓋層32。一種特別合適的方式是通過濺射沉積。在實施例中，覆蓋層32沉積為單層。在一個實施例中，覆蓋層32包括TiW(N)，并且沉積為子層的疊層，其中TiW(N)子層夾在下TiW子層和上TiW子層之間。這清除了濺射裝置的反應室中殘留的氮，這樣后面的濺射靶不會被殘留的氮污染。這些子層中的每一個子層可以使用濺射沉積或任何其它合適的沉積技術來沉積。在另一實施例中，覆蓋層32可以只包括Tiff(N)層，即沒有下TiW子層和上TiW子層。TiW(N)子層優(yōu)選比每個TiW子層厚，并且優(yōu)選比TiW子層合起來還厚。比如，在當前的4"硅晶片工藝中，TiW子層具有1nm的厚度且Tiff(N)子層具有80nm的厚度，以確保疊層30的體性能由TiW(N)子層的性質主導。
[0062]圖2a、圖2b、圖3a和圖3b示出了涂敷覆蓋層32的兩種方法。圖2a示出了襯底
10、緩沖層12、有源層疊層14和16、構圖后并且其中形成有鎳肖特基接觸28的SiN鈍化層20以及部分金屬間SiN層22。因此，沉積鎳接觸部并執(zhí)行柵退火工藝。圖2b示出了沉積覆蓋層，之后進行單一構圖步驟，以形成接觸部和覆蓋層。然后可以對覆蓋層32進行構圖來形成覆蓋區(qū)域和未覆蓋區(qū)域。
[0063]圖3a示出了襯底10、緩沖層12、有源層疊層14和16、構圖后并且其中形成有鎳肖特基接觸28的SiN鈍化層20以及部分金屬間SiN層22。因此，沉積鎳肖特基接觸28的金屬，然后執(zhí)行第一構圖步驟。執(zhí)行柵退火工藝，之后沉積覆蓋層32。然后執(zhí)行第二構圖步驟。關于圖3a、圖3b描述的工藝導致肖特基接觸28包裹在覆蓋層32中，覆蓋層32與部分金屬間SiN層22或鈍化層交迭。與此不同，關于圖2a、圖2b描述的工藝導致肖特基接觸28只在其上表面具有覆蓋層32。上表面或“連接表面”通過后端金屬化提供與接觸部的電連接。
[0064]然后對覆蓋層32進行構圖來露出肖特基接觸28的部分上表面，該內容將在下文中描述。
[0065]已經(jīng)發(fā)現(xiàn)，覆蓋層對于克服鎳肖特基接觸28與金屬間層22、鈍化層20之間的分層有幫助。不希望受限于理論，認為Ni分層的發(fā)生主要是由于氫擴散通過Ni。在氮化硅金屬間電介質22的等離子體增強化學氣相沉積(PECVD)期間存在大量的原子氫，這被認為會導致在Ni與氮化硅的界面處發(fā)生復合。此外，已知PECVD氮化硅中包含大量與氮結合的氫。在后面的退火步驟中，可以破壞H-N鍵，這再一次能夠導致氫擴散通過Ni肖特基接觸28。盡管前一氫擴散過程可能是更主要的，但是兩種原子氫來源和后面的H2形成被認為是分層的驅動力。
[0066]如果在氮化娃氣來源與Ni金屬層之間應用氫<擴散阻擋,可以阻止Ni與氮化娃的分層。已經(jīng)驚人的發(fā)現(xiàn)，在對肖特基柵構圖之前將覆蓋層32直接沉積在肖特基接觸28的Ni上已被證實對于抑制這樣的分層非常有效。然而，來自覆蓋層的金屬可以向鎳接觸部擴散，減小了肖特基勢壘。此外，由覆蓋層阻擋氫可以防止分層，但也會降低肖特基勢壘的穩(wěn)定性。此外，來自覆蓋層的應變可以給肖特基勢壘高度帶來負面影響。已經(jīng)發(fā)現(xiàn)，對覆蓋層進行構圖來形成覆蓋和未覆蓋區(qū)域仍然防止分層和混合，而對肖特基勢壘高度沒有不利影響。
[0067]已經(jīng)驚人的發(fā)現(xiàn)，覆蓋層32的構圖可以保持抑制分層和金屬混合的優(yōu)點，同時控制覆蓋層的存在對肖特基勢壘高度的影響。
[0068]圖4至圖7示出了覆蓋層32的構圖的四個示例。圖4示出了通過上述圖3a和圖3b的工藝形成的覆蓋層。在圖4中，對覆蓋層進行構圖形成多個覆蓋層子部分，包括帶40、41、42和43。第一帶40以及第四帶43與層22交迭。帶40至43可以包括未連接的分立部分。替代地，這些帶可以相連接，例如在端部相連接。覆蓋材料帶40和43覆蓋第一接觸部的橫向側部。與第一接觸部的下表面上鄰接有源層16的區(qū)域對齊的第一接觸部上表面包括未覆蓋區(qū)域。因此，對覆蓋層進行構圖，使得覆蓋區(qū)域將接觸部28與電介質材料22分隔開，并且未覆蓋區(qū)域位于對后端金屬化30開放的區(qū)域上方。
[0069]圖5示出了通過上述圖2a和圖2b的工藝形成的覆蓋層32。在圖5中，對覆蓋層進行構圖來形成多個覆蓋層子部分，包括三個帶50、51和52。在本示例中，覆蓋層32的帶比圖4中的帶覆蓋的鎳肖特基接觸要少。已經(jīng)發(fā)現(xiàn)，這可以減少組裝后半導體器件中的泄漏電流。應認識到，分層以及與后端金屬混合的風險可能會大于圖4的實施例，但是發(fā)現(xiàn)覆蓋層32對肖特基勢壘高度的影響較小。
[0070]圖6示出了構圖的覆蓋層32的另一示例的俯視圖。在本示例中，對覆蓋層進行構圖來留下多個分立點60。從點60周圍移除覆蓋層材料32來露出下面的肖特基接觸28金屬。
[0071]圖7示出了構圖的覆蓋層32的另一示例的俯視圖。在本示例中，對覆蓋層32進行構圖來留下網(wǎng)格圖案70。從網(wǎng)格70周圍移除覆蓋層材料32來露出下面的肖特基接觸28金屬。
[0072]應認識到，可以提供其它圖案使得覆蓋層包括覆蓋區(qū)域和未覆蓋區(qū)域。覆蓋區(qū)域包括覆蓋層材料覆蓋肖特基接觸的部分，而未覆蓋區(qū)域包括對覆蓋層材料進行構圖來露出下面的肖特基接觸的部分。在本示例中，露出了與有源層接觸的肖特基金屬(鎳)。
[0073]在圖4至圖7的所有示例中，可以有不同的覆蓋區(qū)域與未覆蓋區(qū)域的覆蓋層面積t匕。這可以用于實現(xiàn)不同的肖特基勢壘高度并因此針對肖特基接觸實現(xiàn)不同的泄漏電流，同時仍然用于防止分層和混合。這也可以允許在同一晶片上制造電特性不同的器件。
[0074]圖8示出了半導體器件的制造方法，包括在半導體器件的制造期間控制肖特基勢壘高度的步驟。步驟80示出了肖特基接觸金屬的沉積。步驟81示出了在肖特基接觸金屬上沉積覆蓋層來覆蓋接觸部。步驟82包括通過對覆蓋層構圖實現(xiàn)相對于未覆蓋肖特基接觸的一定面積覆蓋肖特基接觸，來控制肖特基勢壘高度的步驟。在步驟83中，方法進行到在構圖的覆蓋層上沉積后端金屬化。
[0075]圖9示出了與圖1的半導體器件類似的半導體器件1，并使用了相同的附圖標記。在本示例中，橫向限定電極24、26、28的電絕緣材料22包括多個層。具體地,接觸部間絕緣層22包括將接觸部24、26、28分隔開并且在鈍化層20上形成的氮化硅第一子層22a。鈍化層20可以是氮化娃。在第一子層22a上形成氧化娃第二子層22b。可以通過PECVD工藝來沉積第一和第二子層22a、22b。在另一實施例中,接觸部間絕緣層22只包括氧化硅。
[0076]在圖9的實施例中，執(zhí)行第一子層22a的沉積(通過PECVD)。該子層22a用于保護歐姆接觸24、26不受肖特基接觸構圖工藝的影響。因此，穿過下方具有PECVD氮化硅子層22a的PECVD氧化硅子層22b，刻蝕到歐姆源/漏區(qū)域的接觸孔，而在肖特基柵上，接觸部刻蝕只包括氧化物刻蝕。
[0077]在圖10示意性示出的另一實施例中，只有接觸部的下表面部分101可以與至少一個有源層14、16接觸。此外，只有上表面部分102可以提供與后端金屬化的連接。上表面和下表面的這些部分101、102可以相對彼此偏移。由于接觸部能夠用作場板，這種設置可以是有利的。提供與后端金屬化的連接的上表面部分102包括覆蓋區(qū)域，而與有源層14、16接觸的下表面部分101相對的上表面部分103是未覆蓋區(qū)域，這可以是有利的。此外，與后端金屬化連接的接觸部部分上覆蓋區(qū)域與未覆蓋區(qū)域的比例，可以大于有源層接接觸點相對的上表面部分上的比例。
[0078]應當注意，上述實施例示出而不是限制本發(fā)明，并且本領域技術人員可以在不背離所附權利要求范圍的情況下設計許多替代實施例。在權利要求書中，括號中的任何附圖標記不應當認定為對權利要求的限制。詞語“包括”不排除除存在權利要求中所列元件或步驟以外的其他元件或步驟。元件前的詞語“一(個)”不排除存在多個這樣的元件。本發(fā)明可以由包括若干個分立元件的硬件來實施。在列舉了若干個裝置的設備權利要求中，其中一些裝置可以由同一硬件來實現(xiàn)。在相互不同的從屬權利要求中記載某些措施的事實并不表示不能有利地使用這些措施的組合。
【主權項】
1.一種半導體器件，包括:襯底上的至少一個有源層以及與所述至少一個有源層的第一接觸部，所述第一接觸部包括與所述至少一個有源層接觸的金屬以及所述金屬上的覆蓋層，所述覆蓋層包括擴散阻擋，其中對所述覆蓋層進行構圖來形成包括由覆蓋層覆蓋的接觸部區(qū)域和未覆蓋的接觸部區(qū)域的圖案。2.根據(jù)權利要求1所述的半導體器件，其中，所述第一接觸部包括肖特基接觸。3.根據(jù)權利要求1所述的半導體器件，其中，所述覆蓋層包括氫阻擋材料。4.根據(jù)權利要求1所述的半導體器件，其中，所述覆蓋層包括: 1)與所述接觸部的金屬不同的金屬的金屬層； 2)電介質層； 3)鈦和鎢的層；或者 4)氮化鈦鎢“TiW (N)”層。5.根據(jù)權利要求1所述的半導體器件，其中，所述圖案將所述覆蓋層分為多個帶或多個點。6.根據(jù)權利要求1所述的半導體器件，其中，所述器件包括所述構圖的覆蓋層上的后端金屬層。7.根據(jù)權利要求1所述的半導體器件，其中，第一接觸部由電絕緣材料橫向限定。8.根據(jù)權利要求1所述的半導體器件，其中，在接觸部的連接表面上形成所述覆蓋層，所述連接表面提供與接觸部的電連接，其中，在所述接觸部與所述至少一個有源層接觸的位置相對的所述連接表面的區(qū)域中，所述未覆蓋區(qū)域的面積大于剩余的連接表面。9.根據(jù)權利要求7所述的半導體器件，其中，對所述圖案進行配置，使得所述覆蓋區(qū)域鄰接所述電絕緣材料并且所述未覆蓋區(qū)域鄰接后端金屬層。10.根據(jù)權利要求7所述的半導體器件，其中，所述電絕緣層至少部分地包括氧化硅。11.根據(jù)權利要求10所述的半導體器件，其中，所述電絕緣層包括:在鈍化層上形成的氮化硅子層和在所述氮化硅子層上形成的氧化硅子層。12.根據(jù)權利要求1所述的半導體器件，其中，所述第一接觸部包括柵接觸部，并且所述半導體器件包括另一接觸部，所述另一接觸部包括源接觸部和漏接觸部之一。13.一種半導體器件的制造方法，所述方法包括: 提供襯底； 在所述襯底上形成至少一個有源層； 通過在所述至少一個有源層上沉積金屬，在所述至少一個有源層上形成第一接觸部； 在所述金屬上沉積覆蓋層； 對金屬進行構圖，以形成所述第一接觸部； 對所述覆蓋層進行構圖，以形成包括被所述覆蓋層覆蓋的第一接觸部區(qū)域和未覆蓋的接觸部區(qū)域的圖案。14.根據(jù)權利要求13所述的方法，其中，所述方法包括:通過控制所述第一接觸部金屬上所述覆蓋層的覆蓋區(qū)域與未覆蓋區(qū)域的面積比，來控制所述第一接觸部的肖特基勢壘高度的步驟。15.一種集成電路“1C”，包括如權利要求1至12中任意一項限定的半導體器件。
【文檔編號】H01L29/423GK105895683SQ201510226968
【公開日】2016年8月24日
【申請日】2015年5月6日
【發(fā)明人】約翰內斯·J·T·唐克爾, 斯蒂凡·巴斯蒂安·西蒙·海爾, 簡·雄斯基
【申請人】恩智浦有限公司