Ldmos sti結(jié)構(gòu)及工藝方法
【專利摘要】本發(fā)明公開了一種LDMOS STI結(jié)構(gòu)，該STI結(jié)構(gòu)作為LDMOS漂移區(qū)場板介質(zhì)，所述的STI結(jié)構(gòu)是復(fù)合溝槽，溝槽內(nèi)由熱氧化層包裹HDP氧化層。本發(fā)明所述的LDMOS STI結(jié)構(gòu)，即解決了常規(guī)STI深度深，導(dǎo)通電阻無法優(yōu)化的問題，以及底部拐角比較尖而電場集中的問題；又可以很好的解決STI淺的時(shí)候，化學(xué)淀積氧化層介質(zhì)可靠性的問題。從而提升了器件的導(dǎo)通能力，并且提高了耐壓能力。本發(fā)明還公開了所述LDMOS STI結(jié)構(gòu)的工藝方法。
【專利說明】
LDMOS ST丨結(jié)構(gòu)及工藝方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及半導(dǎo)體器件制造領(lǐng)域，特別是指一種LDMOS STI結(jié)構(gòu)。本發(fā)明還涉及所 述LDMOS STI結(jié)構(gòu)的工藝方法。
【背景技術(shù)】
[0002] 在0.18μπι B⑶工藝中，使用常規(guī)STK淺槽隔離結(jié)構(gòu)）作為LDMOS漂移區(qū)場板介質(zhì)， 常規(guī)STI工藝的LDMOS結(jié)構(gòu)如圖1所示，圖中在P型外延1中具有常規(guī)的STI溝槽，該溝槽一側(cè) 為漏區(qū)，溝槽的一部分位于多晶硅柵極之下。由于其STI的深度和刻蝕角度的限制，LDMOS的 耐壓和導(dǎo)通電阻無法做到最優(yōu)化。主要原因是因?yàn)樽鳛楦綦x使用的STI，其深度約3300Α，其 角度約80度，仿真和實(shí)際的硅結(jié)果表面，其導(dǎo)電通路上的Idl in電流受這層STI的影響很大， 所以無法實(shí)現(xiàn)低導(dǎo)通電阻的LDM0S。
[0003] 另一方面，由于STI的填充介質(zhì)使用的是化學(xué)淀積的氧化層HDP(HDP:高密度等離 子體氧化層），而不是熱氧化層，即STI溝槽內(nèi)只有HDP氧化層，如圖2所示，所以介質(zhì)的可靠 性沒有Locos(局部場氧化)工藝的氧化層好，影響到了 LDMOS的耐壓和可靠性。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明所要解決的技術(shù)問題在于提供一種LDMOS的STI結(jié)構(gòu)，優(yōu)化導(dǎo)通電阻，提高 耐壓能力。
[0005] 本發(fā)明說要解決的另一技術(shù)問題在于提供所述LDMOS的STI結(jié)構(gòu)的工藝方法。
[0006] 為解決上述問題，本發(fā)明所述的LDMOS STI結(jié)構(gòu)，該STI結(jié)構(gòu)作為LDMOS漂移區(qū)場板 介質(zhì)，所述的STI結(jié)構(gòu)是復(fù)合溝槽，溝槽內(nèi)由熱氧化層包裹HDP氧化層。
[0007] 為解決上述問題，本發(fā)明所述的LDMOS STI結(jié)構(gòu)的工藝方法，包含如下的工藝步 驟：
[0008] 步驟1，在P型外延上一次生長一層二氧化硅層及一層氮化硅層；
[0009] 步驟2,光刻定義并刻蝕形成STI溝槽；
[0010] 步驟3,在STI溝槽內(nèi)淀積一層熱氧化層；
[0011] 步驟4,再進(jìn)行STI溝槽的光刻及刻蝕，形成的STI溝槽深度大于步驟2形成的STI溝 槽；
[0012] 步驟5,對所有STI溝槽進(jìn)行HDP氧化層淀積，再進(jìn)行CMP去除外延表面的氮化硅層 及二氧化硅。
[0013]所述步驟1中，二氧化硅層的厚度為150~25QA，氮化硅的厚度為1600~1700:4。
[0014] 所述步驟3中，通過熱氧化層法生成的熱氧化層的厚度為〇~1100A。
[0015] 本發(fā)明所述的LDMOS STI結(jié)構(gòu)，即解決了常規(guī)STI深度深，導(dǎo)通電阻無法優(yōu)化的問 題，以及底部拐角比較尖而電場集中的問題;又可以很好的解決STI淺的時(shí)候，HDP氧化層介 質(zhì)可靠性的問題。從而提升了器件的導(dǎo)通能力，并且提高了耐壓能力。
【附圖說明】
[0016]圖1是常規(guī)LDMOS器件的結(jié)構(gòu)簡圖，其具有普通的STI結(jié)構(gòu)。
[0017] 圖2是常規(guī)LDMOS STI形貌顯微圖。
[0018] 圖3~7是本發(fā)明LDMOS STI結(jié)構(gòu)形成工藝步驟圖。
[0019]圖8是本發(fā)明形成的STI結(jié)構(gòu)形貌顯微圖。
[0020] 圖9是本發(fā)明LDMOS STI結(jié)構(gòu)形成工藝流程圖。
[0021]附圖標(biāo)記說明
[0022] 1是P型外延，2是氧化硅層，3是氮化硅層，4是HDP氧化層。
【具體實(shí)施方式】
[0023]本發(fā)明所述的LDMOS STI結(jié)構(gòu)，該STI結(jié)構(gòu)作為LDMOS漂移區(qū)場板介質(zhì)，所述的STI 結(jié)構(gòu)是復(fù)合溝槽，如圖7所示，STI溝槽內(nèi)由熱氧化層2包裹HDP氧化層4。
[0024] 本發(fā)明主要解決了0.18μπι B⑶制程上，常規(guī)STI工藝場板結(jié)構(gòu)的LDMOS導(dǎo)通電阻無 法優(yōu)化的問題。該STI結(jié)構(gòu)，通過引入一層較淺的STI制程，再在這層淺STI內(nèi)生長一層1000Α 左右的熱氧化層。后續(xù)再進(jìn)行常規(guī)淀積HDP氧化層并CMP的工序。
[0025]通過這種新型的STI結(jié)構(gòu)，形成的STI溝槽形貌如圖8所示，其STI溝槽側(cè)壁底部圓 滑，即解決了常規(guī)STI深度過深，導(dǎo)通電阻無法優(yōu)化的問題，以及底部拐角比較尖而電場集 中的問題;又可以解決STI淺的時(shí)候，HDP氧化層介質(zhì)可靠性的問題。從而提升了器件的導(dǎo)通 能力，并且提高了耐壓能力。對〇·18μπι B⑶工藝LDMOS STI結(jié)構(gòu)漂移區(qū)進(jìn)行了優(yōu)化。
[0026]另外，本發(fā)明提供所述的LDMOS STI結(jié)構(gòu)的工藝方法，如圖3~7所示，包含如下的 工藝步驟：
[0027] 步驟1，在P型外延上一次生長一層厚度為150~250Α的二氧化硅層，本實(shí)施例選用 2QQA:，以及一層厚度為1600~1700Α的氮化硅層。本實(shí)施例選用1650Α。如圖3。
[0028] 步驟2，光刻定義并刻蝕形成STI溝槽。如圖4。
[0029] 步驟3，如圖5所示，在STI溝槽內(nèi)淀積一層厚度為9Q0~IIOOA的熱氧化層，本實(shí)施 例選擇10GOA。
[0030] 步驟4,如圖6所示，再進(jìn)行STI溝槽的光刻及刻蝕，形成的STI溝槽深度大于步驟2 形成的STI溝槽。
[0031] 步驟5,如圖7所示，對所有STI溝槽進(jìn)行HDP氧化層淀積，再進(jìn)行CMP去除外延表面 的氮化硅層及二氧化硅。
[0032]上述方法形成的STI溝槽的顯微圖如圖8所示，溝槽底部邊緣與溝槽側(cè)壁的過渡變 得平滑，沒有明顯的臺階感，溝槽內(nèi)填充的氧化層為熱氧化加 HDP淀積工藝形成，使器件具 有較好的導(dǎo)通能力及耐壓能力。
[0033]以上僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限定本發(fā)明。對于本領(lǐng)域的技術(shù)人員來 說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同 替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1. 一種LDMOS STI結(jié)構(gòu)，該STI結(jié)構(gòu)作為LDMOS漂移區(qū)場板介質(zhì)，其特征在于:所述的STI 結(jié)構(gòu)是復(fù)合溝槽，溝槽內(nèi)由熱氧化層包裹皿P氧化層。2. 制造如權(quán)利要求1的所述LDMOS STI結(jié)構(gòu)的工藝方法，其特征在于:包含如下的工藝 步驟： 步驟1，在P型外延上一次生長一層二氧化娃層及一層氮化娃層； 步驟2,光刻定義并刻蝕形成STI溝槽； 步驟3，在STI溝槽內(nèi)淀積一層熱氧化層； 步驟4,再進(jìn)行STI溝槽的光刻及刻蝕，形成的STI溝槽深度大于步驟2形成的STI溝槽； 步驟5,對所有STI溝槽進(jìn)行HDP氧化層淀積，再進(jìn)行CMP去除外延表面的氮化娃層及二 氧化娃。3. 如權(quán)利要求2的所述LDMOS STI結(jié)構(gòu)的工藝方法，其特征在于:所述步驟1中，二氧化 娃層的厚度為1加~巧0A，氮化娃的厚度為1(說日~1700A。4. 如權(quán)利要求2的所述LDMOS STI結(jié)構(gòu)的工藝方法，其特征在于:所述步驟3中，通過熱 氧化層法生成的熱氧化層的厚度為9朋~110姐。
【文檔編號】H01L29/78GK105914179SQ201610470539
【公開日】2016年8月31日
【申請日】2016年6月24日
【發(fā)明人】邢軍軍
【申請人】上海華虹宏力半導(dǎo)體制造有限公司