半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體器件,其包括:襯底;襯底上的隧道絕緣圖案;隧道絕緣圖案上的電荷存儲(chǔ)圖案;電荷存儲(chǔ)圖案上的電介質(zhì)圖案,電介質(zhì)圖案的寬度小于電荷存儲(chǔ)圖案的寬度;電介質(zhì)圖案上的控制柵極,控制柵極的寬度大于電介質(zhì)圖案的寬度;以及控制柵極上的含金屬柵極。
【專利說明】半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2015年3月31日在韓國(guó)知識(shí)產(chǎn)權(quán)局(KIPO)提交的韓國(guó)專利申請(qǐng)N0.10-2015-0045245的優(yōu)先權(quán),該申請(qǐng)的內(nèi)容以引用的方式全部合并于此。
技術(shù)領(lǐng)域
[0003]示例實(shí)施例涉及半導(dǎo)體器件及其制造方法。更具體地,示例實(shí)施例涉及包括多個(gè)柵極結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0004]非易失性存儲(chǔ)器件可以包括浮置柵型或電荷俘獲型閃存器件。閃存器件可以包括多個(gè)存儲(chǔ)器單元,并且存儲(chǔ)器單元的集成度在增長(zhǎng)。相應(yīng)地,存儲(chǔ)器單元之間的距離和每個(gè)存儲(chǔ)器單元的寬度在降低,并且已研究了用于保持存儲(chǔ)器單元的操作可靠性的方法。
【發(fā)明內(nèi)容】
[0005]示例實(shí)施例提供了具有改進(jìn)的操作可靠性的半導(dǎo)體器件。
[0006]示例實(shí)施例提供了制造具有改進(jìn)的操作可靠性的半導(dǎo)體器件的方法。
[0007]根據(jù)示例實(shí)施例,提供一種半導(dǎo)體器件。所述半導(dǎo)體器件包括:襯底;襯底上的隧道絕緣圖案;隧道絕緣圖案上的電荷存儲(chǔ)圖案,所述電荷存儲(chǔ)圖案在一個(gè)方向上具有寬度,所述一個(gè)方向?qū)嵸|(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向;電荷存儲(chǔ)圖案上的電介質(zhì)圖案,所述電介質(zhì)圖案在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,電介質(zhì)圖案的寬度小于電荷存儲(chǔ)圖案的寬度;電介質(zhì)圖案上的控制柵極,所述控制柵極在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,控制柵極的寬度大于電介質(zhì)圖案的寬度;以及控制柵極上的含金屬柵極。
[0008]在示例實(shí)施例中,所述半導(dǎo)體器件還可包括含金屬柵極的側(cè)壁上的封蓋層。
[0009]在示例實(shí)施例中,封蓋層可包括多晶硅或非晶硅。
[0010]在示例實(shí)施例中,電荷存儲(chǔ)圖案和控制柵極可包括多晶硅。
[0011]在示例實(shí)施例中,封蓋層可進(jìn)一步在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上從控制柵極的側(cè)壁延伸。
[0012]在示例實(shí)施例中,所述半導(dǎo)體器件還可包括含金屬柵極上的柵極掩模。封蓋層可從控制柵極的側(cè)壁僅延伸至含金屬柵極的側(cè)壁。
[0013]在示例實(shí)施例中,所述半導(dǎo)體器件還可包括含金屬柵極與控制柵極之間的緩沖圖案。封蓋層可覆蓋含金屬柵極和緩沖圖案的側(cè)壁。
[0014]在示例實(shí)施例中,緩沖圖案可包括金屬氮化物。
[0015]在示例實(shí)施例中,封蓋層可在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,并且含金屬柵極可在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度。封蓋層的寬度和含金屬柵極的寬度的和可以大于控制柵極的寬度。
[0016]在示例實(shí)施例中,封蓋層可在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,并且含金屬柵極可在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度。封蓋層的寬度和含金屬柵極的寬度的和與控制柵極的寬度可實(shí)質(zhì)上相同。
[0017]在示例實(shí)施例中,可在襯底上布置多個(gè)柵極結(jié)構(gòu)。每一個(gè)柵極結(jié)構(gòu)可包括隧道絕緣圖案、電荷存儲(chǔ)圖案、電介質(zhì)圖案、控制柵極和含金屬柵極。
[0018]在示例實(shí)施例中,隧道絕緣圖案可包括突出部,電荷存儲(chǔ)圖案設(shè)置在所述突出部上??梢詾樗龆鄠€(gè)柵極結(jié)構(gòu)公共地提供隧道絕緣圖案。
[0019]在示例實(shí)施例中,每個(gè)突出部可在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,并且每個(gè)突出部的寬度可小于電荷存儲(chǔ)圖案的寬度。
[0020]在示例實(shí)施例中,所述半導(dǎo)體器件還可包括:柵極間隔件,其覆蓋每個(gè)柵極結(jié)構(gòu)的側(cè)壁;以及絕緣隔層,其覆蓋柵極間隔件和所述多個(gè)柵極結(jié)構(gòu)。
[0021]在示例實(shí)施例中,在絕緣隔層的位于所述多個(gè)柵極結(jié)構(gòu)的相鄰柵極結(jié)構(gòu)之間的部分中可包括氣隙。
[0022]在示例實(shí)施例中,所述半導(dǎo)體器件還可包括含金屬柵極的側(cè)壁上的封蓋層。柵極間隔件還可覆蓋封蓋層的側(cè)壁。
[0023]在示例實(shí)施例中,電荷存儲(chǔ)圖案可包括浮置柵極。
[0024]根據(jù)示例實(shí)施例,提供一種半導(dǎo)體器件。所述半導(dǎo)體器件包括:襯底,其包括頂表面;溝道,其在豎直方向上從襯底的頂表面延伸;絕緣隔層和柵線,其圍繞溝道并且在豎直方向上交替且重復(fù)地堆疊,其中每個(gè)柵線包括側(cè)壁;填充圖案,其在豎直方向上隔開絕緣隔層和柵線;以及封蓋層,其位于每個(gè)柵線的側(cè)壁上,封蓋層接觸填充圖案。
[0025]在示例實(shí)施例中,柵線可包括金屬,封蓋層可包括硅基材料,并且絕緣隔層可包括氧化物。
[0026]在示例實(shí)施例中,封蓋層可設(shè)置在填充圖案中。在示例實(shí)施例中,在相鄰的絕緣隔層之間在豎直方向上限定間隙。每個(gè)柵線可設(shè)置在所述間隙中。
[0027]在示例實(shí)施例中,每個(gè)柵線可部分地填充所述間隙,并且封蓋層可填充所述間隙的剩余部分。
[0028]在示例實(shí)施例中,所述間隙可包括內(nèi)壁,并且所述半導(dǎo)體器件還可包括圍繞所述間隙的內(nèi)壁上的每個(gè)柵線的勢(shì)皇圖案,所述勢(shì)皇圖案包括側(cè)壁。封蓋層可形成在所述勢(shì)皇圖案和每個(gè)柵線的側(cè)壁上。
[0029]根據(jù)示例實(shí)施例,提供一種制造半導(dǎo)體器件的方法。在所述方法中,在襯底上順序地形成隧道絕緣層、隧道絕緣層上的電荷存儲(chǔ)層、電荷存儲(chǔ)層上的電介質(zhì)層以及電介質(zhì)層上的控制柵極層。對(duì)控制柵極層、電介質(zhì)層、電荷存儲(chǔ)層和隧道絕緣層進(jìn)行蝕刻,以形成多個(gè)柵極結(jié)構(gòu)。每個(gè)柵極結(jié)構(gòu)包括隧道絕緣圖案、電荷存儲(chǔ)圖案、電介質(zhì)圖案和控制柵極。電荷存儲(chǔ)圖案包括側(cè)壁,控制柵極包括側(cè)壁。在所述多個(gè)柵極結(jié)構(gòu)上提供硅基材料,以選擇性地在電荷存儲(chǔ)圖案的側(cè)壁和控制柵極的側(cè)壁上形成封蓋層。
[0030]在示例實(shí)施例中,電荷存儲(chǔ)層和控制柵極層可包括多晶硅。在提供硅基材料的步驟中,可以將沉積時(shí)間控制在第一時(shí)間與第二時(shí)間之間。第一時(shí)間可以是硅基材料在多晶硅上的沉積初始時(shí)間,第二時(shí)間可以是硅基材料在絕緣材料上的沉積初始時(shí)間。
[0031]在示例實(shí)施例中,封蓋層可包括形成在電荷存儲(chǔ)圖案的側(cè)壁上的第一封蓋層和形成在控制柵極的側(cè)壁上的第二封蓋層。
[0032]在示例實(shí)施例中,在所述多個(gè)柵極結(jié)構(gòu)上提供硅基材料的步驟可包括將第一封蓋層和第二封蓋層分別與電荷存儲(chǔ)圖案和控制柵極合并。
[0033]在示例實(shí)施例中,形成隧道絕緣層、電荷存儲(chǔ)層、電介質(zhì)層和控制柵極層的步驟可包括在控制柵極層上形成含金屬柵極層。每個(gè)柵極結(jié)構(gòu)還可包括控制柵極上的含金屬柵極。
[0034]在示例實(shí)施例中,在提供硅基材料的步驟中,可以將沉積時(shí)間控制在硅基材料在含金屬材料上的沉積初始時(shí)間和硅基材料在絕緣材料上的沉積初始時(shí)間之間。
[0035]在示例實(shí)施例中,封蓋層可形成在含金屬柵極上以具有一定寬度,該寬度在實(shí)質(zhì)上垂直于從含金屬柵極到隧道絕緣層的方向的一個(gè)方向上比控制柵極上的封蓋層在實(shí)質(zhì)上垂直于從含金屬柵極到隧道絕緣層的方向的所述一個(gè)方向上的寬度更厚。
[0036]根據(jù)示例實(shí)施例,提供一種制造半導(dǎo)體器件的方法。在所述方法中,在襯底的表面上交替且重復(fù)地形成絕緣隔層和犧牲層,以形成模制結(jié)構(gòu)。從襯底的表面在豎直方向上形成穿過模制結(jié)構(gòu)的溝道。部分地蝕刻模制結(jié)構(gòu),以形成在豎直方向上分離模制結(jié)構(gòu)的開口。利用柵線替代犧牲層,其中每個(gè)柵線包括側(cè)壁。在每個(gè)柵線的通過開口暴露的側(cè)壁上形成封蓋層。
[0037]在示例實(shí)施例中,可通過開口將硅基材料提供至每個(gè)柵線的側(cè)壁來形成封蓋層。硅基材料的沉積時(shí)間可控制在含金屬材料上的沉積初始時(shí)間與絕緣材料上的沉積初始時(shí)間之間。
[0038]在示例實(shí)施例中,在利用柵線替代犧牲層的步驟中,可去除通過開口暴露的犧牲層,以形成對(duì)應(yīng)的間隙??尚纬商畛涿總€(gè)對(duì)應(yīng)間隙的柵電極層。可蝕刻?hào)烹姌O層,以形成部分填充每個(gè)對(duì)應(yīng)間隙的柵線。封蓋層可填充每個(gè)對(duì)應(yīng)間隙的剩余部分。
[0039]在示例實(shí)施例中,可在開口中形成填充圖案??蓪⒎馍w層插入在填充圖案中。
[0040]根據(jù)示例實(shí)施例,提供了一種半導(dǎo)體器件。所述半導(dǎo)體器件包括:襯底;柵極結(jié)構(gòu),其包括順序堆疊在襯底上的隧道絕緣圖案、隧道絕緣圖案上的電荷俘獲圖案、電荷俘獲圖案上阻擋圖案以及阻擋圖案上的柵電極,其中柵電極包括側(cè)壁;以及封蓋層,其選擇性地形成在柵電極的側(cè)壁上。
【附圖說明】
[0041]通過以下參考附圖的詳細(xì)說明,將更加清楚地理解示例實(shí)施例。圖1至圖38表示非限定的示例實(shí)施例,如本文所描述的那樣。
[0042]圖1是示出根據(jù)示例實(shí)施例的半導(dǎo)體器件的截面圖;
[0043]圖2至圖7是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體器件的方法的截面圖;
[0044]圖8是示出多晶硅層和氧化硅層上的封蓋層的沉積時(shí)間和沉積厚度之間的關(guān)系的示圖;
[0045]圖9是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件的截面圖;
[0046]圖10是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件的截面圖;
[0047]圖11是示出金屬層、多晶硅層和氧化硅層上的封蓋層的沉積時(shí)間和沉積厚度之間的關(guān)系的不圖;
[0048]圖12是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件的截面圖;
[0049]圖13至圖17是示出根據(jù)一些示例實(shí)施例的制造半導(dǎo)體器件的方法的截面圖;
[0050]圖18是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件的截面圖;
[0051 ]圖19是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件的截面圖;
[0052]圖20是示出根據(jù)示例實(shí)施例的半導(dǎo)體器件的截面圖;
[0053]圖21是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件的截面圖;
[0054]圖22至圖34是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體器件的方法的截面圖和俯視圖;以及
[0055]圖35至圖38是示出根據(jù)一些示例實(shí)施例的制造半導(dǎo)體器件的方法的截面圖。
【具體實(shí)施方式】
[0056]在下文中將結(jié)合示出了一些示例實(shí)施例的附圖更加詳細(xì)地描述各個(gè)示例實(shí)施例。然而,本文所公開的主題可以按照多種不同的形式具體實(shí)現(xiàn),而不應(yīng)解釋為限于本文所述的示例實(shí)施例。相反,提供這些示例實(shí)施例是為了使得本公開將是徹底和完整的,并且將向本領(lǐng)域技術(shù)人員完整地傳達(dá)所要求保護(hù)的主題的范圍。在附圖中,為了清楚會(huì)夸大層和區(qū)域的尺寸和相對(duì)尺寸。
[0057]將要理解的是,當(dāng)一個(gè)元件或?qū)臃Q作“位于”另一個(gè)元件或?qū)印爸稀薄ⅰ斑B接至”或“耦接至”另一個(gè)元件或?qū)訒r(shí),所述一個(gè)元件或?qū)涌芍苯游挥诹硪粋€(gè)元件或?qū)又?、直接連接至或耦接至另一個(gè)元件或?qū)?,或者可存在中間元件或?qū)?。相反,?dāng)一個(gè)元件稱作“直接位于”另一個(gè)元件或?qū)印爸稀?、“直接連接至”或“直接耦接至”另一個(gè)元件或?qū)訒r(shí),則不存在中間元件或?qū)?。相同的附圖標(biāo)記始終表示相同的元件。如本文所使用的那樣,術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)目的任意和全部組合。
[0058]將要理解的是,雖然本文使用了術(shù)語第一、第二、第三、第四等來描述各個(gè)元件、組件、區(qū)域、層和/或部分,但是這些元件、組件、區(qū)域、層和/或部分不受這些術(shù)語限定。這些術(shù)語僅用于將一個(gè)元件、組件、區(qū)域、層或部分與另一區(qū)域、層或部分區(qū)分開。因此,下面所討論的第一元件、第一組件、第一區(qū)域、第一層或第一部分可稱作第二元件、第二組件、第二區(qū)域、第二層或第二部分,而沒有背離本文所公開的主題的指教。
[0059]為了便于說明,可在本文中使用諸如“在……之下”、“在……以下”、“更低”、“在……之上”、“更高”等空間相對(duì)術(shù)語,來描述在附圖中示出的一個(gè)元件或特征與另一個(gè)(一些)元件或特征的關(guān)系。將要理解的是,空間相對(duì)術(shù)語旨在涵蓋使用或操作中的器件的除圖中所示的取向之外的不同取向。例如,如果翻轉(zhuǎn)附圖中的器件,則描述為在另一些元件或特征“以下”或“之下”的元件將指向其他元件或特征“之上”。因此,示例性術(shù)語“在……以下”可以涵蓋“在……之下”和“在……之上”兩種取向。器件可另外取向(旋轉(zhuǎn)90度或其他取向),并且相應(yīng)地解釋本文所使用的空間相對(duì)描述詞。
[0060]本文所用的術(shù)語僅是為了描述特定示例實(shí)施例,并且不旨在限定所要求保護(hù)的主題。如本文所使用的那樣,除非上下文清楚地指明不是這樣,否則單數(shù)形式“一”、“一個(gè)”和“該”也旨在包括復(fù)數(shù)形式。還將應(yīng)該理解的是,術(shù)語“包括”和/或“包括……的”當(dāng)用于本說明書中時(shí),指明存在所述特征、整體、步驟、操作、元件和/或組件,但不排除存在或添加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/或它們的組。此外,如本文所使用的那樣,諸如(但不限于)“平行的”、“垂直的”、“正交的”、“相等的”、“規(guī)則的”、“對(duì)準(zhǔn)的”、“平坦的”和“共面的”的術(shù)語應(yīng)當(dāng)分別理解為“平行或基本上平行的”、“垂直或基本上垂直的”、“正交或基本上正交的”、“相等或基本上相等的”、“規(guī)則或基本上規(guī)則的”、“對(duì)準(zhǔn)或基本上對(duì)準(zhǔn)的”、“平坦或基本上平坦的”以及“共面或基本上共面的”。
[0061]本文參照作為理想示例實(shí)施例(和中間結(jié)構(gòu))的示意圖的截面圖來描述示例實(shí)施例。因此,作為例如制造技術(shù)和/或容差的結(jié)果,所示出形狀的變化是可預(yù)期的。因此,不應(yīng)將示例實(shí)施例解釋為限于本文所示區(qū)域的特定形狀,而是包括作為例如制造結(jié)果的形狀方面的偏離。例如,示為矩形的注入?yún)^(qū)域通常將會(huì)具有圓角或曲線特征以及/或者在其邊緣處的注入濃度梯度,而不是從注入?yún)^(qū)域到非注入?yún)^(qū)域的二值變化。同樣地,通過注入形成的掩埋區(qū)域可導(dǎo)致在掩埋區(qū)域與通過其進(jìn)行注入的表面之間的區(qū)域中的一些注入。因此,在附圖中示出的區(qū)域本質(zhì)上是示意的,它們的形狀并不旨在示出器件的區(qū)域的實(shí)際形狀,并且并不旨在限定所要求保護(hù)的主題的范圍。
[0062]除非另外進(jìn)行限定,否則本文所使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本文公開的主題所屬技術(shù)領(lǐng)域的普通技術(shù)人員之一的通常理解相同的含義。還將理解的是,諸如在常用字典中定義的那些術(shù)語應(yīng)當(dāng)解釋為具有與其在相關(guān)技術(shù)的語境中的含義一致的含義,并且不應(yīng)理想化或過于形式化地進(jìn)行解釋,除非在本文中明確地進(jìn)行了這樣的定義。
[0063]圖1是示出根據(jù)示例實(shí)施例的半導(dǎo)體器件1000的截面圖。例如,圖1示出了平面浮置柵極型閃存器件。
[0064]在圖1和圖2中,將實(shí)質(zhì)上平行于襯底的頂表面并且彼此交叉的兩個(gè)方向分別稱作第一方向和第二方向。例如,第一方向和第二方向可以彼此垂直。此外,在圖1和圖2中,第三方向示出為垂直于第一和第二方向。在圖2至圖7、圖9、圖10和圖12至圖19中,第一方向、第二方向和第三方向的定義相同。
[0065]參考圖1,半導(dǎo)體器件1000可包括柵極結(jié)構(gòu)1001,柵極結(jié)構(gòu)1001包括在第三方向上順序堆疊在襯底100上的隧道絕緣圖案115、浮置柵極125、電介質(zhì)圖案135和控制柵極145。柵極結(jié)構(gòu)1001還可包括在第三方向上堆疊在控制柵極145上的含金屬柵極165和柵極掩模175。
[0066]柵極結(jié)構(gòu)1001的至少一部分可具有基本在第二方向上延伸的線形??苫狙刂谝环较虿贾枚鄠€(gè)柵極結(jié)構(gòu)1001。在示例實(shí)施例中,封蓋層182和184可圍繞柵極結(jié)構(gòu)1001的側(cè)壁的一部分。
[0067]襯底100可包括半導(dǎo)體襯底,例如,硅襯底、鍺襯底或硅-鍺襯底。絕緣體上硅(SOI)襯底或絕緣體上鍺(GOI)襯底也可用作襯底100。襯底100可包括II1-V族化合物,諸如InP、6&卩、6&48、63313等。襯底100還可包括口型和/或11型講。
[0068]通過基本沿著第二方向排列并且基本在第一方向上延伸的多個(gè)隔離層(未示出),可將襯底100劃分為有源區(qū)和場(chǎng)區(qū)。圖1至圖7、圖9、圖10和圖12至圖19是形成在有源區(qū)上的器件和/或結(jié)構(gòu)的截面圖。
[0069]還可將襯底100劃分為單元區(qū)CR和選擇區(qū)SR,存儲(chǔ)器單元可布置在單元區(qū)CR上,選擇晶體管和/或外圍電路可布置在選擇區(qū)SR上。例如,在圖1中,襯底10的中央部分可對(duì)應(yīng)于單元區(qū)CR,具有相對(duì)較窄間距和寬度的四個(gè)柵極結(jié)構(gòu)在襯底100的中央部分上。襯底100的兩個(gè)外圍部分可對(duì)應(yīng)于選擇區(qū)SR,具有相對(duì)較大寬度的柵極結(jié)構(gòu)1001在襯底100的外圍部分上。
[0070]圖1示出了四個(gè)柵極結(jié)構(gòu)1001或者四個(gè)存儲(chǔ)器單元形成在單元區(qū)CR上。然而,形成在單元區(qū)CR上的柵極結(jié)構(gòu)的數(shù)量可為例如2n個(gè)(η是正整數(shù)),諸如(但不限于)8或16。
[0071]隧道絕緣圖案115可具有單層結(jié)構(gòu)或多層結(jié)構(gòu),例如包括氧化硅、氮化硅和/或氮氧化硅。在實(shí)施例中,硅層可插入在多層結(jié)構(gòu)的中間。例如,隧道絕緣圖案115可具有氧化物-氮化物-氧化物(ONO)層結(jié)構(gòu)、氧化物-硅-氧化物(0S0)層結(jié)構(gòu)或者氧化物-硅-氮化物-氧化物(OSNO)層結(jié)構(gòu)。
[0072]隧道絕緣圖案115可在單元區(qū)CR上基本沿著第一方向連續(xù)地延伸。在一些實(shí)施例中,隧道絕緣圖案115可包括多個(gè)突出部115a(圖3),并且突出部115a可包括在柵極結(jié)構(gòu)1001 中。
[0073]浮置柵極125可包括摻雜多晶硅??稍诟≈脰艠O125中存儲(chǔ)確定邏輯狀態(tài)的電荷。多個(gè)浮置柵極125可彼此隔離,并且基本沿著第一方向和第二方向排列。在示例實(shí)施例中,浮置柵極125可實(shí)質(zhì)上用作電荷存儲(chǔ)圖案。
[0074]電介質(zhì)圖案135可具有單層結(jié)構(gòu)或多層結(jié)構(gòu),包括氧化物層和/或氮化物層。例如,電介質(zhì)圖案135可具有ONO層結(jié)構(gòu)。在一些實(shí)施例中,電介質(zhì)圖案135可包括具有較高電介質(zhì)常數(shù)(高k)的金屬氧化物,諸如氧化鉿、氧化鋯、氧化鋁、氧化鉭、氧化鈦等。
[0075]控制柵極145可包括例如摻雜多晶硅??刂茤艠O145可用作半導(dǎo)體器件的字線。
[0076]在示例實(shí)施例中,含金屬柵極165可進(jìn)一步堆疊在控制柵極145上。因此,可降低將電信號(hào)轉(zhuǎn)移至控制柵極145的電阻。例如,含金屬柵極165可包括金屬,諸如鎢(W)、鋁(Al)、鈦(Ti)、鉭(Ta)、銅(Cu)、鈷(Co)、鎳(Ni)等,或者包括金屬的硅化物。
[0077]在一些實(shí)施例中,可在含金屬柵極165與控制柵極145之間插入緩沖圖案155。在示例實(shí)施例中,緩沖圖案155可包括金屬氮化物,諸如氮化鎢、氮化鈦或氮化鉭。緩沖圖案155可用作用于減少含金屬柵極165與控制柵極145之間的接觸電阻的歐姆圖案。
[0078]柵極掩模175可堆疊在含金屬柵極165上,并且可包括例如氮化硅或氮氧化硅。
[0079]在示例實(shí)施例中,電介質(zhì)圖案135、控制柵極145、緩沖圖案155、含金屬柵極165和柵極掩模175可在多個(gè)浮置柵極125和隔離層上基本在第二方向上延伸。例如,電介質(zhì)圖案135可具有基本上的波浪形狀,其沿著浮置柵極125的表面輪廓基本在第二方向上延伸。
[0080]圖1示出了單元區(qū)CR和選擇區(qū)SR的柵極結(jié)構(gòu)可具有基本上相同的堆疊結(jié)構(gòu)。然而在實(shí)施例中,在選擇區(qū)SR上,控制柵極145和浮置柵極125可至少部分地電連接或彼此接觸。
[0081]在示例實(shí)施例中,封蓋層可選擇地形成在含金屬柵極165、緩沖圖案155、控制柵極145和浮置柵極125的側(cè)壁上。
[0082]封蓋層可包括形成在浮置柵極125的側(cè)壁上的第一封蓋層182和形成在含金屬柵極165、緩沖圖案155和控制柵極145的側(cè)壁上的第二封蓋層184。
[0083]在示例實(shí)施例中,封蓋層182和184可包括硅基材料,諸如選擇性地?fù)诫s有雜質(zhì)的多晶硅或非晶硅。
[0084]封蓋層可不形成在隧道絕緣圖案115、電介質(zhì)圖案135和柵極掩模175的表面上,它們會(huì)包括絕緣材料,諸如氧化娃、氮化娃和/或氮氧化娃。因此,第一封蓋層182和第二封蓋層184可沿著柵極結(jié)構(gòu)1001的高度方向(S卩,第三方向)被電介質(zhì)圖案135實(shí)質(zhì)上彼此分離。
[0085]第二封蓋層184可用作阻擋來自含金屬柵極165和緩沖圖案155的金屬殘余物的產(chǎn)生的勢(shì)皇。此外,第二封蓋層184形成在控制柵極145的側(cè)壁上的那一部分以及第一封蓋層182可與控制柵極145和浮置柵極125—起實(shí)質(zhì)上分別用作柵電極,使得可以另外實(shí)現(xiàn)更大的單元面積。
[0086]第一雜質(zhì)區(qū)103和第二雜質(zhì)區(qū)105可形成在襯底100的鄰近一些柵極結(jié)構(gòu)1001的上部。例如,第一雜質(zhì)區(qū)103和第二雜質(zhì)區(qū)105可形成在襯底100的位于單元區(qū)CR與選擇區(qū)SR之間的上部。
[0087]第一絕緣隔層190可形成在襯底100上并覆蓋柵極結(jié)構(gòu)1001。第一插塞192可穿過第一絕緣隔層190延伸以接觸或電連接至第一雜質(zhì)區(qū)103。在示例實(shí)施例中,第一插塞192可用作公共源極線(CSL)或CSL接觸件。
[0088]第二絕緣隔層193可形成在第一絕緣隔層190上并覆蓋第一插塞192。第二插塞195可穿過第二絕緣隔層193和第一絕緣隔層190延伸以接觸或電連接至第二雜質(zhì)區(qū)105。在示例實(shí)施例中,第二插塞195可用作位線接觸件。
[0089]第一絕緣隔層190和第二絕緣隔層193可包括基于氧化硅的材料,諸如等離子體增強(qiáng)氧化物(PEOX)、正硅酸乙酯(TEOS)、含硼硅酸乙酯(BTEOS)、含磷硅酸乙酯(PTEOS)、含硼磷硅酸乙酯(BPTEOS)、硼硅酸鹽玻璃(BSG)、磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)等。
[0090]第一插塞192和第二插塞195可包括導(dǎo)電材料,諸如金屬、金屬氮化物或金屬硅化物。
[0091]例如,電連接至第二插塞195的位線197可設(shè)置在第二絕緣隔層193上。位線197可基本在第一方向上延伸,并且可基本沿著第二方向排列多個(gè)位線197。位線197可包括導(dǎo)電材料,諸如金屬、金屬氮化物或金屬硅化物。
[0092]圖2至圖7是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體器件的方法的截面圖。例如,圖2至圖7示出了制造圖1的半導(dǎo)體器件的方法。
[0093]參考圖2,將隧道絕緣層110、浮置柵極層120、電介質(zhì)層130、控制柵極層140、緩沖層150、含金屬柵極層160和柵極掩模層170在第三方向上順序地形成在襯底100上。
[0094]襯底100可包括硅襯底、鍺襯底、硅-鍺襯底或SOI襯底或GOI襯底。襯底100可包括111 -V族化合物,諸如 I nP、GaP、GaAs、GaSb 等。
[0095]隧道絕緣層110可由氧化硅、氮化硅和/或氮氧化硅形成。在一些實(shí)施例中,隧道絕緣層110可形成為多層,諸如ONO層結(jié)構(gòu)、OSO層結(jié)構(gòu)或OSNO層結(jié)構(gòu)。可使用硅前體以及P型雜質(zhì)或η型雜質(zhì)通過沉積工藝形成浮置柵極層120。浮置柵極層120可由摻雜多晶硅形成。浮置柵極層120可實(shí)質(zhì)上用作電荷存儲(chǔ)層。
[0096]在一些實(shí)施例中,在形成浮置柵極層120后,可基本沿著第一方向部分地蝕刻浮置柵極層120、隧道絕緣層110和襯底100的上部,以形成隔離溝槽(未示出)??苫狙刂诙较蛐纬啥鄠€(gè)隔離溝槽。襯底100可通過隔離溝槽劃分為有源區(qū)和場(chǎng)區(qū)??捎衫缪趸栊纬刹糠值靥畛涓綦x溝槽的隔離層(未示出)。通過上述工藝,浮置柵極層120和隧道絕緣層110可變成在有源區(qū)上基本在第一方向上延伸的線形圖案。
[0097]隨后,電介質(zhì)層130、控制柵極層140、緩沖層150、含金屬柵極層160和柵極掩模層170在第三方向上順序地形成在浮置柵極層120和隔離層上。
[0098]電介質(zhì)層130可形成為氧化物層或氮化物層的單層結(jié)構(gòu),或者諸如ONO層結(jié)構(gòu)之類的多層結(jié)構(gòu)。在實(shí)施例中,電介質(zhì)層130可由高k金屬氧化物形成??刂茤艠O層140可由摻雜多晶硅形成。緩沖層150可由金屬氮化物形成,諸如氮化鎢、氮化鈦或氮化鉭。含金屬柵極層160可由金屬形成,諸如W、Al、T1、Ta、Cu、Co或Ni,或者由金屬的氮化物形成。柵極掩模層170可由氮化硅或氮氧化硅形成。
[0099]隧道絕緣層110、浮置柵極層120、電介質(zhì)層130、控制柵極層140、緩沖層150、含金屬柵極層160和柵極掩模層170可由例如下列工藝中的至少一種工藝形成:化學(xué)氣相沉積(CVD)工藝、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝、濺射工藝、物理氣相沉積(PVD)工藝和原子層沉積(ALD)工藝。
[0100]參考圖3,可基本沿著第二方向部分地蝕刻?hào)艠O掩模層170,以形成多個(gè)柵極掩模175。利用柵極掩模175作為蝕刻掩??身樞虻夭⒉糠值匚g刻含金屬柵極層160、緩沖層150、控制柵極層140、電介質(zhì)層130、浮置柵極層120和隧道絕緣層110。
[0101]因此,可形成在第三方向上順序堆疊在襯底100的頂表面上的柵極結(jié)構(gòu),每個(gè)柵極結(jié)構(gòu)包括隧道絕緣層圖案115、浮置柵極125、電介質(zhì)圖案135、控制柵極145、緩沖圖案155、含金屬柵極165和柵極掩模175。
[0102]每個(gè)柵極結(jié)構(gòu)的一部分(例如,電介質(zhì)圖案135、控制柵極145、緩沖圖案155、含金屬柵極165和柵極掩模175)可具有基本在第二方向上連續(xù)延伸的線形。浮置柵極125可具有沿著第一方向和第二方向彼此間隔開的島形。
[0103]隧道絕緣圖案115可基本在第一方向上線性延伸。通過上述蝕刻工藝,隧道絕緣圖案115在彼此鄰近的柵極結(jié)構(gòu)之間可以不完全分離。因此,隧道絕緣圖案115可包括突出部115a和突出部115a之間的凹陷部115b,突出部115a包括在柵極結(jié)構(gòu)中。
[0104]在示例實(shí)施例中,可沿著第一方向形成多個(gè)柵極結(jié)構(gòu)1001。例如,襯底100的中央部分可對(duì)應(yīng)于單元區(qū)CR。柵極結(jié)構(gòu)1001可通過相對(duì)較窄的寬度和間距形成在單元區(qū)CR上,并且可用作存儲(chǔ)器單元。圖3示出了在單元區(qū)CR上形成了四個(gè)柵極結(jié)構(gòu)1001。但是,對(duì)形成在單元區(qū)CR上的柵極結(jié)構(gòu)1001的數(shù)量可不特別限定。
[0105]襯底100鄰近單元區(qū)CR的外圍部分可對(duì)應(yīng)于選擇區(qū)SR。柵極結(jié)構(gòu)1001可通過相對(duì)較大的寬度和間距形成在選擇區(qū)SR上。
[0106]在一些實(shí)施例中,形成在選擇區(qū)SR上的柵極結(jié)構(gòu)1001的浮置柵極125和控制柵極145可彼此電連接或彼此接觸。在此情況下,選擇區(qū)SR上的浮置柵極層120和控制柵極層140可在參考圖2示出的工藝期間通過對(duì)接工藝(butting process)彼此連接。
[0107]參考圖4,封蓋層182、184可形成在每個(gè)柵極結(jié)構(gòu)1001的一部分的側(cè)壁上。
[0108]在示例實(shí)施例中,封蓋層182、184可通過CVD工藝或ALD工藝形成,在CVD工藝或ALD工藝中可利用諸如氯硅烷之類的硅前體。在一些實(shí)施例中,在沉積工藝期間還可提供η型雜質(zhì)或P型雜質(zhì)。
[0109]因此,封蓋層182、184可由硅基材料形成,諸如選擇性地?fù)诫s有雜質(zhì)的多晶硅或非晶硅。硅基材料在多晶硅、金屬和金屬氮化物上可比在絕緣材料上以更大的親和力沉積。因此,封蓋層182、184可選擇性地形成在浮置柵極125、控制柵極145、緩沖圖案155和含金屬柵極165的側(cè)壁上。
[0110]在示例實(shí)施例中,第一封蓋層182可形成在浮置柵極125的側(cè)壁上,第二封蓋層184可形成在控制柵極145、緩沖圖案155和含金屬柵極165的側(cè)壁上。
[0111]在示例實(shí)施例中,對(duì)應(yīng)于浮置柵極125的排列,多個(gè)第一封蓋層182可沿著第二方向彼此間隔開。第二封蓋層184可公共地覆蓋控制柵極145、緩沖圖案155和含金屬柵極165的側(cè)壁,并可在第二方向上連續(xù)延伸。第一封蓋層182和第二封蓋層184可通過電介質(zhì)圖案135沿著柵極結(jié)構(gòu)1001的高度方向(S卩,第三方向)彼此分離。
[0112]參考圖5,可在隧道絕緣圖案115和隔離層上形成覆蓋柵極結(jié)構(gòu)1001的第一絕緣隔層190。第一絕緣隔層190可由氧化硅形成,諸如基于PEOX的材料、基于TEOS的材料或基于硅酸鹽玻璃的材料。
[0113]在比較示例中,當(dāng)省略封蓋層184時(shí),含金屬柵極165和/或緩沖圖案155的側(cè)壁暴露出來。結(jié)果,金屬成分會(huì)在形成例如第一絕緣隔層190時(shí)通過高沉積溫度從側(cè)壁分離并迀移。例如,金屬成分會(huì)朝著電介質(zhì)圖案135和/或隧道絕緣圖案115迀移,從而干擾或惡化存儲(chǔ)器單元的電特性。由金屬成分迀移所引起的電操作故障會(huì)隨著存儲(chǔ)器單元之間的距離減小而加劇。
[0114]另外,含金屬柵極165、緩沖圖案155、控制柵極145和浮置柵極125的側(cè)壁會(huì)被在沉積工藝中使用的氧化劑所氧化。在此情況下,會(huì)減小柵極面積或單元面積,并且對(duì)于半導(dǎo)體器件操作的編程電壓或擦除電壓會(huì)增加。
[0115]然而,根據(jù)示例實(shí)施例,含金屬柵極165、緩沖圖案155、控制柵極145和浮置柵極125的側(cè)壁可分別被第一封蓋層182和第二封蓋層184覆蓋,以避免由氧化劑引起的單元面積縮小和由金屬成分迀移引起的污染。此外,第一封蓋層182和第二封蓋層184可與浮置柵極125和控制柵極145—起分別用作柵電極,以獲得更大的單元面積。
[0116]參考圖6,可穿過第一絕緣隔層190形成第一插塞192,以與第一雜質(zhì)區(qū)103接觸或電連接至第一雜質(zhì)區(qū)103。
[0117]例如,可對(duì)第一絕緣隔層190的一部分和形成在單元區(qū)CR與選擇區(qū)SR之間的隧道絕緣圖案115的一部分進(jìn)行蝕刻,以形成第一開口??赏ㄟ^第一開口注入第一雜質(zhì),以在襯底100的上部形成第一雜質(zhì)區(qū)103??稍诘谝唤^緣隔層190上形成填充第一開口的第一導(dǎo)電層,并且可通過例如化學(xué)機(jī)械拋光(CMP)工藝使第一導(dǎo)電層的上部平坦化,以形成第一插塞192。第一插塞192可用作半導(dǎo)體器件的CSL或CSL接觸件。
[0118]參考圖7,在第一絕緣隔層190上形成第二絕緣隔層193,以覆蓋第一插塞192??刹糠值匚g刻第二絕緣隔層193、第一絕緣隔層190和隧道絕緣圖案115,以在襯底100的單元區(qū)CR與選擇區(qū)SR之間形成第二開口。通過第二開口注入第二雜質(zhì),以在襯底100的上部形成第二雜質(zhì)區(qū)105。
[0119]可在第二絕緣隔層193上形成填充第二開口的第二導(dǎo)電層,并且可通過CMP工藝使第二導(dǎo)電層的上部平坦化,以形成第二插塞195。
[0120]可在第二絕緣隔層193和第二插塞195上形成第三導(dǎo)電層,并可對(duì)第三導(dǎo)電層圖案化以形成位線197。例如,位線197可在第一方向上延伸。第二插塞195可電連接至位線197,并且可用作位線接觸件。
[0121]第二絕緣隔層193可由與第一絕緣隔層190基本相同或相似的氧化硅形成。第一導(dǎo)電層至第三導(dǎo)電層可由金屬、金屬氮化物或金屬硅化物通過例如濺射工藝或ALD工藝形成。
[0122]圖8是示出多晶硅層和氧化硅層上的封蓋層的沉積時(shí)間和沉積厚度之間的關(guān)系的示圖。例如,圖8是用于示出參考圖4所描述的封蓋層182和184的選擇形成機(jī)理的示圖。
[0123]參考圖8,包括多晶硅(P-Si)的封蓋層的沉積厚度可隨著沉積時(shí)間的增加而增加。例如,封蓋層在諸如浮置柵極125和控制柵極145之類的包括多晶硅的層或圖案上的沉積可在第一時(shí)間Tl開始,然后沉積厚度可隨時(shí)間增加而線性增加。封蓋層在諸如電介質(zhì)圖案135和隧道絕緣圖案115之類的絕緣層或絕緣圖案(包括例如氧化硅(S1x))上的沉積可在第二時(shí)間T2開始,然后沉積厚度可隨時(shí)間增加而線性增加。
[0124]因此,可以控制封蓋層的沉積時(shí)間,使得封蓋層182、184可以選擇性地形成在含金屬柵極165、緩沖圖案155、控制柵極145和浮置柵極125的側(cè)壁上,如圖4所示。例如,可以將封蓋層的沉積時(shí)間設(shè)置在第一時(shí)間Tl與第二時(shí)間T2之間,使得可以選擇性地形成封蓋層以具有小于圖8的y軸中標(biāo)示為“P”的厚度。沉積時(shí)間可限定為小于約第二時(shí)間T2,因此封蓋層可不形成在柵極掩模175、電介質(zhì)圖案135和隧道絕緣圖案115的側(cè)壁上。因此,可以防止如果封蓋層延伸到柵極掩模175、電介質(zhì)圖案135和隧道絕緣圖案115上所引起的操作干擾。
[0125]圖9是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件2000的截面圖。除了封蓋層、控制柵極和浮置柵極的結(jié)構(gòu)或形狀之外,圖9的半導(dǎo)體器件2000可具有與圖1所示的半導(dǎo)體器件1000的元件和/或構(gòu)造實(shí)質(zhì)上相同或相似的元件和/或構(gòu)造。因此,在此省略重復(fù)元件和結(jié)構(gòu)的詳細(xì)描述,并且相同的附圖標(biāo)記用于表示相同的元件。
[0126]參考圖9,圖1所示的第一封蓋層182和浮置柵極125可包括例如實(shí)質(zhì)上相同的多晶硅。因此,第一封蓋層182和浮置柵極125可彼此充分合并為單個(gè)或單一元件。因此,圖1的浮置柵極125可轉(zhuǎn)變?yōu)榫哂性黾拥膶挾然蚪孛娣e的擴(kuò)展浮置柵極127,如圖9所示。擴(kuò)展浮置柵極127在第一方向上的寬度可大于電介質(zhì)圖案135和隧道絕緣圖案115的突出部115a在第一方向上的寬度。
[0127]圖1的第二封蓋層184可包括例如與控制柵極145的多晶硅實(shí)質(zhì)上相同的多晶硅。因此,第二封蓋層184與控制柵極145接觸的一部分可與控制柵極145充分合并為單個(gè)或單一元件。因此,圖1的控制柵極145可轉(zhuǎn)變?yōu)樵诘谝环较蛏暇哂性黾拥膶挾然蚪孛娣e的擴(kuò)展控制柵極147。擴(kuò)展控制柵極147在第一方向上的寬度可大于電介質(zhì)圖案135和柵極掩模175在第一方向上的寬度。此外,可以形成從擴(kuò)展控制柵極147的側(cè)部延伸并覆蓋緩沖圖案155和含金屬柵極165的側(cè)壁的第二封蓋層184a。
[0128]圖10是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件3000的截面圖。除了封蓋層的結(jié)構(gòu)或形狀之外,圖10的半導(dǎo)體器件3000可具有與圖1所示的半導(dǎo)體器件1000的元件和/或構(gòu)造實(shí)質(zhì)上相同或相似的元件和/或構(gòu)造。因此,在此省略重復(fù)元件和結(jié)構(gòu)的詳細(xì)描述,并且相同的附圖標(biāo)記用于表示相同的元件。
[0129]參考圖10,第二封蓋層185可包括覆蓋含金屬柵極165和緩沖圖案155的側(cè)壁的第一部分185a和覆蓋控制柵極145的側(cè)壁的第二部分185b。第一部分185a和第二部分185b可彼此充分合并為單個(gè)或單一元件。
[0130]在示例實(shí)施例中,可以在含金屬柵極165和緩沖圖案155上比在控制柵極145上以更大的親和力形成第二封蓋層185。因此,第一部分185a在第一方向上的厚度或?qū)挾瓤纱笥诘诙糠?85b在第一方向上的寬度。因此,可更加有效地阻擋金屬成分從含金屬柵極165和/或緩沖圖案155擴(kuò)散或迀移。
[0131]在一些實(shí)施例中,第二封蓋層185的第二部分185b在第一方向上的厚度或?qū)挾瓤梢耘c第一封蓋層182在第一方向上的厚度或?qū)挾葘?shí)質(zhì)上相同。
[0132]圖11是示出金屬層、多晶硅層和氧化硅層上的封蓋層的沉積時(shí)間和沉積厚度之間的關(guān)系的示圖。例如,圖11是用于示出參考圖10所描述的第二封蓋層185的形成機(jī)理的示圖。
[0133]參考圖11,包括例如多晶硅(P-Si)的封蓋層的沉積厚度可隨著沉積時(shí)間增加而增加。例如,封蓋層在包括例如鎢(W)在內(nèi)的含金屬柵極165和緩沖圖案155上的沉積可在起始時(shí)間TO開始,然后沉積厚度可隨時(shí)間增加而線性增加。
[0134]封蓋層在包括多晶硅的浮置柵極125和控制柵極145上的沉積可在第一時(shí)間Tl開始,然后沉積厚度可隨時(shí)間增加而線性增加。封蓋層在諸如電介質(zhì)圖案135和隧道絕緣圖案115之類的絕緣層或絕緣圖案(包括例如氧化硅(S1x))上的沉積可在第二時(shí)間T2開始,然后沉積厚度可隨時(shí)間增加而線性增加。
[0135]因此,可以控制封蓋層的沉積時(shí)間,使得第二封蓋層185可以劃分為在第一方向上具有不同厚度的第一部分185a和第二部分185b,如圖10所示。例如,可以將封蓋層的沉積時(shí)間設(shè)置在第一時(shí)間Tl與第二時(shí)間T2之間。
[0136]在此情況下,第二封蓋層185的第一部分185a可沉積為在第一方向上具有第一厚度Pl和第二厚度P2之間的厚度,第二部分185b可沉積為在第一方向上具有小于第一厚度Pl的厚度。第一封蓋層182也可以沉積在浮置柵極125的側(cè)壁上,以在第一方向上具有小于第一厚度Pl的厚度。如還參照?qǐng)D8所描述的那樣,柵極掩模175、電介質(zhì)圖案135和隧道絕緣圖案115的表面可實(shí)質(zhì)上不沉積封蓋層。
[0137]圖12是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件4000的截面圖。除了另外的柵極間隔件之外,圖12的半導(dǎo)體器件4000可具有與圖1所示的半導(dǎo)體器件1000的元件和/或構(gòu)造實(shí)質(zhì)上相同或相似的元件和/或構(gòu)造。因此,在此省略重復(fù)元件和結(jié)構(gòu)的詳細(xì)描述,并且相同的附圖標(biāo)記用于表示相同的元件。
[0138]參考圖12,柵極間隔件205可形成在柵極結(jié)構(gòu)1001和封蓋層上。在示例實(shí)施例中,柵極間隔件205可形成在柵極掩模175、第二封蓋層184、電介質(zhì)圖案135、第一封蓋層182和隧道絕緣圖案115的突出部的側(cè)壁上。
[0139]在一些實(shí)施例中,單元區(qū)CR上的柵極間隔件205可沿著柵極結(jié)構(gòu)1001和封蓋層的在第一方向上面對(duì)的側(cè)壁以及隧道絕緣圖案115的凹陷部115b的表面連續(xù)且共形地形成。例如,單元區(qū)CR上的柵極間隔件205可具有基本在第二方向上延伸的溝渠形狀。
[0140]柵極間隔件205可包括ALD氧化物、低溫氧化物(LTO)或中溫氧化物(MTO),其具有改進(jìn)的階梯覆蓋屬性??商鎿Q地,柵極間隔件205可包括氮化硅或氮氧化硅。
[0141]第一插塞220可在單元區(qū)CR和選擇區(qū)SR之間穿過第一絕緣隔層210和隧道絕緣圖案115以電連接至第一雜質(zhì)區(qū)103。在一些實(shí)施例中,第一插塞220可接觸柵極間隔件205。
[0142]第二插塞240可在單元區(qū)CR和選擇區(qū)SR之間穿過第二絕緣隔層230、第一絕緣隔層210和隧道絕緣圖案115以電連接至第二雜質(zhì)區(qū)105。在一些實(shí)施例中,第二插塞240可接觸柵極間隔件205。
[0143]電連接至第二插塞240位線250可設(shè)置在第二絕緣隔層230上。
[0144]圖13至圖17是示出根據(jù)一些示例實(shí)施例的制造半導(dǎo)體器件的方法的截面圖。例如,圖13至圖17示出了制造圖12的半導(dǎo)體器件4000的方法。
[0145]在此省略了與參照?qǐng)D2至圖8示出的處理和材料實(shí)質(zhì)上相同或相似的處理和材料的詳細(xì)描述。
[0146]參考圖13,可以執(zhí)行與參照?qǐng)D2至圖4示出的處理實(shí)質(zhì)上相同或相似的處理。
[0147]因此,如圖2和圖3所示,可在襯底100上形成多個(gè)柵極結(jié)構(gòu)1001,每個(gè)柵極結(jié)構(gòu)1001包括隧道絕緣圖案115、浮置柵極125、電介質(zhì)圖案135、控制柵極145、緩沖圖案155、含金屬柵極165和柵極掩模175。如圖4所不,可在柵極結(jié)構(gòu)的側(cè)壁的一部分上形成封蓋層182、184。第一封蓋層182可形成在浮置柵極125的側(cè)壁上,第二封蓋層184可形成在控制柵極145、緩沖圖案155和含金屬柵極165的側(cè)壁上。
[0148]參考圖14,柵極間隔件層200可沿著柵極結(jié)構(gòu)1001和封蓋層182、184的表面形成。
[0149]柵極間隔件層200可在柵極結(jié)構(gòu)1001和封蓋層182、184的側(cè)壁、柵極掩模175的頂表面以及在第一方向和第二方向上相鄰的柵極結(jié)構(gòu)1001之間的隧道絕緣圖案115的表面上共形且連續(xù)地形成。
[0150]在示例實(shí)施例中,柵極間隔件層200可由具有改進(jìn)的階梯覆蓋屬性的絕緣材料形成,并且可以在低溫下沉積。例如,柵極間隔件層200可由ALD氧化物、LTO或MTO形成。在一些實(shí)施例中,柵極間隔件層200可由氮化硅或氮氧化硅形成。
[0151]參考圖15,可通過例如回蝕刻工藝部分地去除柵極間隔件層200,以形成柵極間隔件 205。
[0152]可通過回蝕刻工藝去除形成在柵極掩模175的頂表面上的一部分柵極間隔件層200。在一些實(shí)施例中,也可以去除形成在以相對(duì)較寬的距離間隔開的單元區(qū)CR和選擇區(qū)SR之間的一部分柵極間隔件層200。
[0153]因此,可以在柵極掩模175、第二封蓋層184、電介質(zhì)圖案135、第一封蓋層182和隧道絕緣圖案115的突出部的側(cè)壁上形成柵極間隔件205。在一些實(shí)施例中,可以沿著柵極結(jié)構(gòu)1001的在第一方向上面對(duì)的側(cè)壁和單元區(qū)CR上的隧道絕緣圖案115的凹陷部115b的表面連續(xù)地形成柵極間隔件205。
[0154]在一些實(shí)施例中,可通過單元區(qū)CR與選擇區(qū)SR之間的相鄰柵極間隔件205暴露出隧道絕緣圖案115。
[0155]參考圖16,可在襯底100上形成覆蓋柵極結(jié)構(gòu)1001的第一絕緣隔層210。例如,第一絕緣隔層210可由基于PEOX的氧化物、基于TEOS的氧化物或基于硅酸鹽玻璃的氧化物通過CVD工藝形成。
[0156]可以對(duì)單元區(qū)CR和選擇區(qū)SR(例如,圖16中的右側(cè)SR區(qū)域)之間的第一絕緣隔層210和隧道絕緣圖案115的一部分進(jìn)行蝕刻,以形成第一開口 215??梢酝ㄟ^第一開口 215注入第一雜質(zhì),以在襯底100的頂部形成第一雜質(zhì)區(qū)103。
[0157]在一些實(shí)施例中,第一開口 215可與柵極掩模175和柵極間隔件205自對(duì)準(zhǔn)。
[0158]參考圖17,可以在第一開口 215上形成電連接至第一雜質(zhì)區(qū)103的第一插塞220。可以在第一絕緣隔層210和第一插塞220上形成第二絕緣隔層230。
[0159 ] 可以對(duì)單元區(qū)CR和選擇區(qū)SR (例如,圖17中示出的左側(cè)SR區(qū)域)之間的第二絕緣隔層230、第一絕緣隔層210和隧道絕緣圖案115的一部分進(jìn)行蝕刻,以形成第二開口 235。可以通過第二開口235注入第二雜質(zhì),以在襯底100的頂部形成第二雜質(zhì)區(qū)105。
[0160]在一些實(shí)施例中,第二開口 235可與柵極掩模175和/或柵極間隔件205自對(duì)準(zhǔn)。
[0161]還如圖18所示出的那樣,可在第二開口235中形成電連接至第二雜質(zhì)區(qū)105的第二插塞240。還可在第二絕緣隔層230上形成電連接至第二插塞240的位線250。相應(yīng)地,可制造出圖12的半導(dǎo)體器件4000。
[0162]根據(jù)上述示例實(shí)施例,柵極間隔件205可覆蓋封蓋層184和182。因此,可防止封蓋層184和182被隨后的蝕刻和沉積工藝損壞或氧化。
[0163]圖18是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件5000的截面圖。除了另外的氣隙之夕卜,圖18的半導(dǎo)體器件5000可具有與圖12所示的半導(dǎo)體器件4000的元件和/或構(gòu)造實(shí)質(zhì)上相同或相似的元件和/或構(gòu)造。因此,在此省略重復(fù)元件和結(jié)構(gòu)的詳細(xì)描述,并且相同的附圖標(biāo)記用于表示相同的元件。
[0164]參考圖18,可在形成在單元區(qū)CR上的柵極結(jié)構(gòu)1001之間的第一絕緣隔層210的部分中形成氣隙212。
[0165]在示例實(shí)施例中,與相鄰的柵極掩模175之間的距離相比,相鄰的柵極結(jié)構(gòu)1001之間的距離會(huì)被第二封蓋層184和柵極間隔件205縮小。因此,第一絕緣隔層210可懸于彼此鄰近的相鄰含金屬柵極165之間,以形成氣隙212。在一些實(shí)施例中,氣隙212可包括彼此鄰近的第二封蓋層184之間的空間,并且可以延伸至彼此鄰近的第一封蓋層182之間的空間。
[0166]根據(jù)上述示例實(shí)施例,可通過氣隙212減少相鄰存儲(chǔ)器單元之間的寄生電容和/或干擾。
[0167]圖19是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件6000的截面圖。例如,圖19示出了平面電荷俘獲型閃存器件。
[0168]除了柵極結(jié)構(gòu)和封蓋層的結(jié)構(gòu)或形狀之外,圖19的半導(dǎo)體器件6000可具有與圖1所示的半導(dǎo)體器件1000的元件和/或構(gòu)造實(shí)質(zhì)上相同或相似的元件和/或構(gòu)造。因此,在此省略重復(fù)元件和結(jié)構(gòu)的詳細(xì)描述,并且相同的附圖標(biāo)記用于表示相同的元件。
[0169]參考圖19,柵極結(jié)構(gòu)1001可包括在第三方向上順序地堆疊在襯底100上的隧道絕緣圖案115、電荷俘獲圖案128、阻擋圖案138、柵電極148和柵極掩模178。
[0170]隧道絕緣圖案115可包括與圖1所示的隧道絕緣圖案的結(jié)構(gòu)和材料實(shí)質(zhì)上相同或相似的結(jié)構(gòu)和材料。
[0171]電荷俘獲圖案128可包括氮化物,諸如氮化硅。阻擋圖案138可包括氧化硅或高k金屬氧化物,諸如氧化鉿、氧化鋯、氧化鋁、氧化鉭或氧化鈦。柵電極148可包括導(dǎo)電材料,諸如摻雜多晶硅、金屬、金屬氮化物或金屬硅化物。柵極掩模178可包括氮化硅或氮氧化硅。
[0172]在示例實(shí)施例中,封蓋層186可形成在柵電極148的側(cè)壁上。
[0173]例如,可在第三方向上順序地在襯底100上形成隧道絕緣層、電荷俘獲層、阻擋層、柵電極層和柵極掩模層,然后如圖3所示的那樣部分地進(jìn)行蝕刻,以形成多個(gè)柵極結(jié)構(gòu)10lo
[0174]如參照?qǐng)D4所描述的那樣,可引入硅基材料以在柵電極148的側(cè)壁上選擇性地形成封蓋層186。如參照?qǐng)D8和圖11所描述的那樣,硅基材料相對(duì)于金屬或多晶硅可具有更大的親和力。因此,可控制沉積時(shí)間,使得封蓋層186可僅基本形成在柵電極148的側(cè)壁上。
[0175]因此,可阻止金屬?gòu)臇烹姌O148迀移,并且可獲得額外的單元面積。
[0176]圖20是示出根據(jù)示例實(shí)施例的半導(dǎo)體器件7000的截面圖。圖21是示出根據(jù)一些示例實(shí)施例的半導(dǎo)體器件8000的截面圖。例如,圖20和圖21分別示出了包括溝道的豎直存儲(chǔ)器件,所述溝道可從襯底的頂表面豎直突出。
[0177]在圖20和圖21中,將對(duì)于襯底頂表面基本豎直的方向稱作第一方向,并且將基本平行于襯底頂表面并且彼此交叉的兩個(gè)方向稱作第二方向和第三方向。例如,第二方向和第三方向基本彼此正交。第一方向基本垂直于第二方向和第三方向。另外,有箭頭表示的方向及其相反方向看作是相同的方向。方向的上述定義在圖22至圖38中是相同的。
[0178]參考圖20,半導(dǎo)體器件7000可包括:在第一方向上從襯底300的頂表面延伸的多個(gè)溝道330;以及圍繞溝道并且基本在例如第三方向上延伸的柵線370和絕緣隔層圖案306。
[0179]襯底300可包括半導(dǎo)體材料,例如,硅和/或鍺。在一些實(shí)施例中,襯底300可包括單晶硅。例如,襯底300可用作半導(dǎo)體器件的P型阱。
[0180]溝道330可接觸襯底300的頂表面300a,并且可具有基本上空心的圓柱形或杯形。溝道330可包括多晶硅或單晶硅,并且可在其一部分中包括P型雜質(zhì),諸如硼(B)。
[0181]第一填充圖案335可填充溝道330的內(nèi)部空間,并且可具有基本上實(shí)心的圓柱形或柱形。第一填充圖案335可包括絕緣材料,諸如氧化硅。在實(shí)施例中,溝道330可具有柱形或?qū)嵭牡膱A柱形,并且可省略第一填充圖案335。
[0182]可在溝道330的外側(cè)壁上形成電介質(zhì)層結(jié)構(gòu)320。電介質(zhì)層結(jié)構(gòu)320可具有圍繞溝道330的外側(cè)壁的基本上的桿形。
[0183]電介質(zhì)層結(jié)構(gòu)320可包括從溝道330的外側(cè)壁順序向外堆疊的隧道絕緣層(未示出)、電荷俘獲層(未示出)和阻擋層(未示出)。阻擋層可包括氧化硅或金屬氧化物,諸如氧化鉿或氧化鋁。電荷俘獲層可包括諸如氮化硅的氮化物或金屬氧化物,隧道絕緣層可包括氧化物,諸如氧化硅。例如,電介質(zhì)層結(jié)構(gòu)320可具有ONO層結(jié)構(gòu)。
[0184]在實(shí)施例中,還可在襯底300的頂表面300a與溝道330的底面之間布置半導(dǎo)體圖案(未示出)。在此情況下,溝道330可布置在半導(dǎo)體圖案的頂表面上,并且電介質(zhì)層結(jié)構(gòu)320可設(shè)置在半導(dǎo)體圖案的頂表面的外圍部分上。半導(dǎo)體圖案可包括,例如,單晶硅或多晶硅。
[0185]襯墊340可形成在電介質(zhì)層結(jié)構(gòu)320、溝道330和第一填充圖案335上。例如,電介質(zhì)層結(jié)構(gòu)320、溝道330和第一填充圖案335的上部可被襯墊340封蓋。襯墊340可包括多晶硅或單晶硅,并且可以可選地?fù)诫s有η型雜質(zhì),諸如磷(P)或砷(As)。
[0186]可沿著第三方向排列多個(gè)襯墊340,從而限定襯墊行,并且可在第二方向上排列多個(gè)襯墊行。包括電介質(zhì)層結(jié)構(gòu)320、溝道330和第一填充圖案335的豎直溝道結(jié)構(gòu)也可排列為對(duì)應(yīng)于襯墊340的排列。例如,可沿著第三方向排列多個(gè)豎直溝道結(jié)構(gòu)以形成溝道行,并可在第二方向上排列多個(gè)溝道行。
[0187]多個(gè)柵線370(例如,370a至370f)可形成在電介質(zhì)層結(jié)構(gòu)320的外側(cè)壁上,并且可在第一方向上彼此分離。在示例實(shí)施例中,每個(gè)柵線370可部分圍繞包括在多個(gè)溝道行中的溝道330,并且可基本在第三方向上延伸。
[0188]在一些實(shí)施例中,每個(gè)柵線370可圍繞四個(gè)溝道行。在此情況下,可由四個(gè)溝道行以及圍繞四個(gè)溝道行的柵線370定義柵線結(jié)構(gòu)??苫狙刂诙较虿贾枚鄠€(gè)柵線結(jié)構(gòu)。
[0189]例如,最下面的柵線370a可用作地選擇線(GSL),最上面的柵線370f可用作串選擇線(SSL) XSL與SSl之間的柵線370b至370e可用作字線。
[0190]在此情況下,GSL、字線和SSL可分別形成在單個(gè)層、四個(gè)層和單個(gè)層。然而,形成GSL、字線和SSL的層的數(shù)量不特別限定。在一些實(shí)施例中,字線可形成在兩個(gè)層、八個(gè)層或至少16個(gè)層(例如,“2Xn”個(gè)層,η是等于或大于8的整數(shù))??苫陔娐吩O(shè)計(jì)和/或豎直存儲(chǔ)器件的集成度來確定柵線370的堆疊數(shù)量。
[0191]在半導(dǎo)體圖案形成在溝道330與襯底300之間的情況下,GSL370a可圍繞半導(dǎo)體圖案的外側(cè)壁。還可在GSL 370a與半導(dǎo)體圖案的外側(cè)壁之間形成柵極絕緣層(未示出)。
[0192]可在第一方向上重復(fù)并交替地堆疊柵線370和絕緣隔層圖案306(例如,306a至306g)??赏ㄟ^絕緣隔層圖案306與相鄰柵線370之間的空間在第一方向上定義間隙360。
[0193]在一些實(shí)施例中,還可在每個(gè)間隙360的內(nèi)壁上形成勢(shì)皇圖案367。例如,勢(shì)皇圖案367可形成在定義了間隙360的絕緣隔層圖案306的頂表面和底表面上,并且可形成在電介質(zhì)層結(jié)構(gòu)320的外側(cè)壁上。柵線370可接觸勢(shì)皇圖案367的內(nèi)壁。也就是說,觸勢(shì)皇圖案367可形成在柵線370與相鄰的絕緣隔層圖案306之間。
[0194]柵線370可包括金屬,諸如胃、01)1、1^3&等。勢(shì)皇圖案367可包括金屬氮化物,諸如氮化鈦或氮化鉭。
[0195]絕緣隔層圖案306可包括基于氧化物的材料,例如,二氧化硅(S12)、碳氧化硅(S1C)或氟氧化硅(S1F)。包括在一個(gè)柵線結(jié)構(gòu)中的柵線370可通過絕緣隔層圖案306彼此絕緣。
[0196]在一些實(shí)施例中,絕緣隔層圖案306和柵線370可沿著第一方向以金字塔形或階梯形堆疊。在此情況下,每層的柵線370和絕緣隔層圖案306可包括在第三方向上延伸的階梯部分。
[0197]第二填充圖案380在第二方向上插入在相鄰的柵線結(jié)構(gòu)之間。例如,第二填充圖案380可在第一方向上形成在可通過柵線結(jié)構(gòu)形成的開口 350中,并且可基本在第三方向上延伸。因此,可通過相鄰的第二填充圖案380定義柵線結(jié)構(gòu),并且第二填充圖案380可用作柵線切割圖案。第二填充圖案380可包括絕緣材料,諸如氧化硅。
[0198]在示例實(shí)施例中,封蓋層375可形成在通過開口 350暴露的柵線370和勢(shì)皇圖案367的側(cè)壁上。封蓋層375可基本不形成在絕緣隔層圖案306的側(cè)壁上,并且可選擇性地形成在每層的柵線370和勢(shì)皇圖案367的側(cè)壁上。封蓋層375可突出到開口 350中,并因此可插入或嵌入在第二填充圖案380中。
[0199]雜質(zhì)區(qū)303可形成在第二填充圖案380之下的襯底300的頂部。雜質(zhì)區(qū)303可基本在第三方向上延伸,并且可用作半導(dǎo)體器件的CSL。雜質(zhì)區(qū)303可包括η型雜質(zhì),諸如P或As??稍陔s質(zhì)區(qū)303上進(jìn)一步形成金屬硅化物圖案(未示出),諸如硅化鈷圖案或硅化鎳圖案。
[0200]可在最上面的絕緣隔層圖案306g、襯墊340和第二填充圖案380上形成上部絕緣層385 ο上部絕緣層385可包括絕緣材料,諸如氧化娃。
[0201]在例如第二方向上延伸的位線395可以設(shè)置在上部絕緣層385上。位線395可經(jīng)由穿過上部絕緣層385形成的位線接觸件390電連接至多個(gè)襯墊340??裳刂谌较虿贾枚鄠€(gè)位線395。在一些實(shí)施例中,位線395和位線接觸件390可在至少兩個(gè)層在第一方向上堆置。
[0202]參考圖21,封蓋層377可在柵線371和絕緣隔層圖案306之間的間隙360中延伸。在此情況下,柵線371和勢(shì)皇圖案369可部分填充間隙360,并且封蓋層377可填充間隙360的剩余部分。在一些實(shí)施例中,封蓋層377可突出到開口350中,并可插入或嵌入在第二填充圖案380 中。
[0203]圖22至圖34是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體器件的方法的截面圖和俯視圖。具體地,圖23A和圖29B是示出通過該方法制造的半導(dǎo)體器件的俯視圖。圖22、圖23B、圖24至圖28、圖29B和圖30至圖34是沿著圖23A和圖29B中標(biāo)出的線1-Γ截取的截面圖。
[0204]例如,圖22至圖34示出了制造圖20的豎直存儲(chǔ)器件7000的方法。
[0205]參考圖22,絕緣隔層302(例如,302a至302g)和犧牲層304(例如,304a至304f)可在第一方向上交替且重復(fù)地形成在襯底300上,以形成模制結(jié)構(gòu)305。
[0206]在示例實(shí)施例中,絕緣隔層302可由基于氧化物的材料形成,例如,二氧化硅、碳氧化硅和/或氟氧化硅。犧牲層304可由相對(duì)于絕緣隔層302具有蝕刻選擇性并且可容易地通過濕法蝕刻工藝去除的材料形成。例如,犧牲層304可由基于氮化物的材料形成,例如,氮化硅和/或含硼氮化硅。
[0207]可通過例如CVD工藝、PECVD工藝、ALD工藝等形成絕緣隔層302和犧牲層304。最下面的絕緣隔層302a可通過熱氧化工藝形成在襯底300的頂表面300a上。
[0208]可在隨后的處理中去除犧牲層304,以提供用于GSL、字線和SSL的空間。因此,可基于GSL、字線和SSL的數(shù)量來確定絕緣隔層302和犧牲層304的數(shù)量。
[0209]例如,GSL和SSL中的每一個(gè)可在單個(gè)層形成,字線可在四個(gè)層形成。在此情況下,犧牲層304和絕緣隔層302可分別在六個(gè)層和七個(gè)層形成。
[0210]在一些實(shí)施例中,可以階梯的方式蝕刻模制結(jié)構(gòu)305的側(cè)部,以形成在第三方向上延伸的階梯或臺(tái)階。
[0211]參考圖23A和圖23B,可穿過模制結(jié)構(gòu)305形成溝道孔310。可通過溝道孔310暴露襯底300的頂表面300a。
[0212]在示例實(shí)施例中,可在最上面的絕緣隔層302g上形成硬掩模(未示出)。可通過執(zhí)行例如干法蝕刻工藝部分地蝕刻絕緣隔層302和犧牲層304。硬掩模可用作蝕刻掩模,以形成溝道孔310。溝道孔310的側(cè)壁可相對(duì)于襯底300的頂表面300a基本豎直。然而,溝道孔310的側(cè)壁可由于干法蝕刻工藝的特性而逐漸收縮。
[0213]硬掩??捎苫诠璧幕蚧谔嫉男坑惭谀?SOH)材料和/或光致抗蝕劑材料形成。在形成溝道孔310之后,可通過灰化工藝和/或剝離工藝去除硬掩模。
[0214]如圖23A所示,可沿著第三方向形成多個(gè)溝道孔310,以形成溝道孔行??裳刂诙较蛐纬啥鄠€(gè)溝道孔行。
[0215]可將溝道孔行布置為,以折線排列的方式形成溝道孔310,如圖23A所示。因此,可增加襯底300的單位面積內(nèi)的溝道孔310密度。
[0216]預(yù)定數(shù)量的溝道孔行可定義溝道孔組。例如,圖23A中所示的四個(gè)溝道孔行可定義一個(gè)溝道孔組。此外,可沿著第二方向形成多個(gè)溝道孔組。
[0217]參考圖24,可沿著溝道孔310的側(cè)壁和底面以及最上面的絕緣隔層302g形成電介質(zhì)層315。
[0218]在一些實(shí)施例中,可順序地形成阻擋層(未示出)、電荷俘獲層(未示出)和隧道絕緣層(未示出)以獲得電介質(zhì)層315。例如,可使用氧化物(例如,氧化硅)形成阻擋層,可使用氮化硅或金屬氧化物形成電荷俘獲層,可使用氧化物(例如,氧化硅)形成隧道絕緣層。電介質(zhì)層315可形成為ONO層結(jié)構(gòu)??赏ㄟ^CVD工藝、PECVD工藝、ALD工藝等形成阻擋層、電荷俘獲層和隧道絕緣層。
[0219]參考圖25,可部分去除電介質(zhì)層315,以形成電介質(zhì)層結(jié)構(gòu)320。
[0220]例如,可通過回蝕刻工藝去除電介質(zhì)層315的上部和下部。在示例實(shí)施例中,可基本去除形成在最上面的絕緣隔層302g和襯底300的頂表面上的那些部分電介質(zhì)層315,以形成電介質(zhì)層結(jié)構(gòu)320。
[0221]可在每個(gè)溝道孔310中形成電介質(zhì)層結(jié)構(gòu)320。例如,電介質(zhì)層結(jié)構(gòu)320可形成在溝道孔310的側(cè)壁上,并可具有基本上的桿形。在形成電介質(zhì)層結(jié)構(gòu)320之后,襯底300的頂表面可再次暴露。
[0222]參考圖26,可在最上面的絕緣隔層302g和電介質(zhì)層結(jié)構(gòu)320的表面和通過溝道孔310暴露的襯底300的頂表面上形成溝道層325,然后可在溝道層325上形成第一填充層327,以充分填充溝道孔310的剩余部分。
[0223]在示例實(shí)施例中,可使用選擇地?fù)诫s有雜質(zhì)的多晶硅或非晶硅形成溝道層325。在實(shí)施例中,可在溝道層325上進(jìn)一步執(zhí)行熱處理或激光束照射。在此情況下,溝道層325可包括單晶硅,并且可修復(fù)溝道層325中的缺陷。
[0224]可使用絕緣材料(例如,氧化硅或氮化硅)形成第一填充層327。可通過CVD工藝、PECVD工藝和ALD工藝等形成溝道層325和第一填充層327。
[0225]在實(shí)施例中,溝道層325可充分填充溝道孔310。在此情況下,可省略第一填充層327的形成。
[0226]參考圖27,可通過CMP工藝和/或回蝕刻工藝對(duì)第一填充層327和溝道層325的上部進(jìn)行平面化,直至暴露出最上面的絕緣隔層302g為止。因此,可形成從電介質(zhì)層結(jié)構(gòu)320的側(cè)壁順序堆疊的溝道330和第一填充圖案335,以填充溝道孔310。
[0227]溝道330可具有基本上的杯形,并且可與通過溝道孔310暴露的襯底300的頂表面接觸。第一填充圖案335可具有基本上的柱形或?qū)嵭牡膱A柱形。在實(shí)施例中,如果溝道層325完全填充溝道孔310,則可省略第一填充圖案335,并且溝道330可具有柱形或?qū)嵭牡膱A柱形。
[0228]可在每個(gè)溝道孔310中形成溝道330,因此可形成可匹敵溝道孔行的溝道行。例如,四個(gè)溝道行可定義一個(gè)溝道組。
[0229]在一些實(shí)施例中,在形成電介質(zhì)層結(jié)構(gòu)320和溝道330之前,還可在溝道孔310的下部形成半導(dǎo)體圖案??墒褂猛ㄟ^溝道孔310暴露的襯底300的頂表面作為種子,通過選擇外延生長(zhǎng)(SEG)工藝形成半導(dǎo)體圖案。半導(dǎo)體圖案可包括多晶硅或單晶硅。
[0230]參考圖28,可形成封蓋溝道孔310的上部的襯墊340。
[0231]例如,可通過例如回蝕刻工藝部分去除電介質(zhì)層結(jié)構(gòu)320、溝道330和第一填充圖案335的上部,以形成凹陷337。凹陷337的底部可位于最上面的犧牲層304f的頂表面上方。
[0232]可在電介質(zhì)層結(jié)構(gòu)320、溝道330和第一填充圖案335上形成襯墊層,以充分填充凹陷337??赏ㄟ^例如CMP工藝對(duì)襯墊層的上部進(jìn)行平面化,直至暴露出最上面的絕緣隔層302g的頂表面為止,以形成襯墊340。在示例實(shí)施例中,可使用選擇性地?fù)诫s有η型雜質(zhì)的多晶硅形成襯墊層。在實(shí)施例中,可形成包括非晶硅的初始襯墊層,然后在其上執(zhí)行結(jié)晶化工藝,以形成襯墊層。
[0233]參考圖29A和圖29B,可部分蝕刻模制結(jié)構(gòu)305,以形成開口 350。
[0234]例如,在最上面的絕緣隔層302g上形成覆蓋襯墊340并部分地暴露出一些溝道行之間的最上面的絕緣隔層302g的硬掩模(未示出)??赏ㄟ^例如利用硬掩模作為蝕刻掩模的干法蝕刻對(duì)絕緣隔層302和犧牲層304部分地進(jìn)行蝕刻,以形成開口 350??墒褂霉庵驴刮g劑材料或SOH材料形成硬掩模。在形成開口 350之后,可通過灰化工藝和/或剝離工藝去除硬掩模。
[0235]開口350可在第一方向上延伸穿過模制結(jié)構(gòu)305,使得襯底300的頂表面可暴露出來。開口 350可基本在第三方向上延伸,可沿著第二方向形成多個(gè)開口 350。
[0236]開口350可用作柵線切割區(qū)??赏ㄟ^在第二方向上相鄰的開口 350定義溝道組。在實(shí)施例中,開口 350之間的四個(gè)溝道行可定義溝道組。
[0237]在形成開口350之后,絕緣隔層302和犧牲層304可改變?yōu)榻^緣隔層圖案306(例如,306a至306g)和犧牲圖案308(例如,308a至308f)。在每層的絕緣隔層圖案306和犧牲圖案308可具有圍繞溝道組并在第三方向上延伸的板形。
[0238]參考圖30,可去除通過開口350暴露其側(cè)壁的犧牲圖案308。在示例實(shí)施例中,可通過使用例如磷酸和/或硫酸作為蝕刻溶液的濕法蝕刻工藝去除犧牲圖案308。
[0239]可通過去除犧牲圖案308的空間限定間隙360??裳刂谝环较蛟卩徑慕^緣隔層圖案306之間形成多個(gè)間隙360。電介質(zhì)層結(jié)構(gòu)320的外側(cè)壁可通過間隙360部分地暴露出來。
[0240]參考圖31,可沿著電介質(zhì)層結(jié)構(gòu)320的暴露外側(cè)壁、間隙360的內(nèi)壁、絕緣隔層圖案306的表面以及襯墊340和襯底300的頂表面形成勢(shì)皇層363??稍趧?shì)皇層363上形成柵電極層365 ο在示例實(shí)施例中,柵電極層365可充分填充間隙360,并可至少部分填充開口 350。
[0241]在示例實(shí)施例中,勢(shì)皇層363可由金屬氮化物形成,諸如氮化鈦、氮化鉭或氮化鎢。柵電極層365可由金屬形成,諸如T1、Ta、W、Al或Cu。
[0242]可通過濺射工藝、ALD工藝、CVD工藝或PVD工藝形成勢(shì)皇層363和柵電極層365。
[0243]參考圖32,可部分蝕刻勢(shì)皇層363和柵電極層365,以在每個(gè)層的間隙360中形成勢(shì)皇圖案367和柵線370。柵線370可圍繞包括在溝道組中的溝道330,并可具有在第三方向上延伸的板形。
[0244]在示例實(shí)施例中,可通過CMP工藝對(duì)勢(shì)皇層363和柵電極層365的上部進(jìn)行平面化,直至可暴露出最上面的絕緣隔層圖案306g為止。襯墊340的頂表面可再次暴露出來??赏ㄟ^使用例如包含過氧化氫的溶液的濕法蝕刻工藝對(duì)形成在開口 350中的勢(shì)皇層363和柵電極層365的部分進(jìn)行蝕刻,以獲得填充間隙360的勢(shì)皇圖案367和柵線370。勢(shì)皇圖案367可沿著間隙360的內(nèi)壁形成,柵線370可形成在勢(shì)皇圖案367上,以填充間隙360。
[0245]柵線370可包括在第一方向上順序堆疊并彼此分離的GSL、字線和SSL。例如,最下面的柵線370a可用作GSL ASL上的柵線370b至370e可用作字線。字線上的最上面的柵線370f可用作SSL。
[0246]位于每層的柵線370可可圍繞包括預(yù)定數(shù)量的溝道行(例如,四個(gè)溝道行)的溝道組。因此,可通過在第一方向上堆疊、圍繞預(yù)定數(shù)量的溝道行并在第三方向上延伸的柵線370定義柵線結(jié)構(gòu)。
[0247]參考圖33,可執(zhí)行與參照?qǐng)D4示出的工藝實(shí)質(zhì)上相同或相似的工藝。
[0248]因此,可在通過開口350暴露的每層?xùn)啪€370和勢(shì)皇圖案367的側(cè)壁上形成封蓋層375。如參照?qǐng)D11描述的那樣,可沉積硅基材料(諸如多晶硅),其中,硅基材料在含金屬材料上比在絕緣材料(諸如氧化硅)上具有更大的親和力和更短的沉積初始時(shí)間。因此,可將沉積時(shí)間控制在預(yù)定范圍內(nèi),使得封蓋層375基本上僅形成在柵線370和勢(shì)皇圖案367的側(cè)壁上。
[0249]在示例實(shí)施例中,如圖33所示,柵線370、勢(shì)皇圖案367和絕緣隔層圖案306的側(cè)壁可在基本上相同的豎直平面上延伸。封蓋層375可從柵線370和勢(shì)皇圖案367的側(cè)壁突出到開口 350中。
[0250]參考圖34,可在通過開口 350暴露的襯底300的上部形成雜質(zhì)區(qū)303,并且可在開口350中形成第二填充圖案380。
[0251]例如,可通過開口 350注入η型雜質(zhì)(諸如P或As),以形成雜質(zhì)區(qū)303。雜質(zhì)區(qū)303可用作在第三方向上延伸的CSL。在實(shí)施例中,還可在雜質(zhì)區(qū)303上形成金屬硅化物(未示出),包括例如硅化鎳或硅化鈷,以減小CSL的電阻。
[0252]可在雜質(zhì)區(qū)303、最上面的絕緣隔層圖案306g和襯墊340上形成充分填充開口 350的第二填充層。可通過CMP工藝和/或回蝕刻工藝對(duì)第二填充層的上部進(jìn)行平面化,直至暴露出最上面的絕緣隔層圖案306g為止,以形成第二填充圖案380。第二填充層可由例如氧化硅形成。在一些實(shí)施例中,還可以形成延伸穿過第二填充圖案380并電連接至雜質(zhì)區(qū)303的CSL接觸件。
[0253]在示例實(shí)施例中,在執(zhí)行用于形成第二填充圖案380或CSL接觸件的高溫沉積工藝和蝕刻工藝時(shí)所引起的金屬成分從柵線370和/或勢(shì)皇圖案367分離和迀移可被封蓋層375阻擋。因此,可以防止包括在豎直存儲(chǔ)器件中的相鄰存儲(chǔ)器單元和/或串之間的操作失效。
[0254]再次參考圖34,可在最上面的絕緣隔層圖案306g、第二填充圖案380和襯墊340上形成上部絕緣層385。上部絕緣層385可由絕緣材料(諸如氧化硅)通過CVD工藝或旋涂工藝形成。
[0255]可穿過上部絕緣層385形成位線接觸件390,以電連接至襯墊340??稍谏喜拷^緣層385上形成電連接至位線接觸件390的位線395。位線接觸件390和位線395可由金屬、金屬氮化物或摻雜多晶硅通過PVD工藝、ALD工藝或?yàn)R射工藝形成。
[0256]可形成多個(gè)位線接觸件390,使得可形成可與襯墊340的排列相匹敵的位線接觸件陣列。位線395可在例如第二方向上延伸,并且可經(jīng)由位線接觸件390電連接至多個(gè)襯墊340 ο可沿著第三方向形成多個(gè)位線395。
[0257]圖35至圖38是示出根據(jù)一些示例實(shí)施例的制造半導(dǎo)體器件的方法的截面圖。例如,圖35至圖38示出了制造圖21的豎直存儲(chǔ)器件8000的方法。在此省略了與參照?qǐng)D22至圖34示出的處理和材料實(shí)質(zhì)上相同或相似的處理和材料的詳細(xì)描述。
[0258]參考圖35,可執(zhí)行與參照?qǐng)D22至圖31示出的處理實(shí)質(zhì)上相同或相似的處理。
[0259]因此,可在襯底上形成模制結(jié)構(gòu),并且可穿過模制結(jié)構(gòu)形成多個(gè)溝道330。可在每個(gè)溝道330的外側(cè)壁上形成電介質(zhì)層結(jié)構(gòu)320,并且可在每個(gè)溝道330中形成第一填充圖案335??纱┻^模制結(jié)構(gòu)形成在第三方向上延伸的開口 350,并且可去除通過開口 350暴露的犧牲圖案,以形成間隙。可沿著間隙的內(nèi)壁和絕緣隔層圖案306的表面形成勢(shì)皇層363,并且可在勢(shì)皇層363上形成填充間隙的柵電極層365。
[0260]參考圖36,可部分蝕刻勢(shì)皇層363和柵電極層365,以在每層的間隙中形成勢(shì)皇圖案369和柵線371。
[0261]在示例實(shí)施例中,可在蝕刻工藝中控制蝕刻溶液的量或蝕刻時(shí)間,使得可部分去除形成在間隙中的勢(shì)皇層363和柵電極層365。因此,勢(shì)皇圖案369和柵線371可部分填充每層的間隙,并且間隙中沒有被勢(shì)皇圖案369和柵線371填充的剩余部分可定義為凹陷372。通過形成凹陷372可確保不同層的柵線371之間的絕緣。
[0262]參考圖37,可執(zhí)行與參照?qǐng)D33示出的處理實(shí)質(zhì)上相同或相似的處理,以在勢(shì)皇圖案369和柵線371的側(cè)壁上形成封蓋層377。
[0263]封蓋層377可與勢(shì)皇圖案369和柵線371基本上自對(duì)準(zhǔn)以填充凹陷372。凹陷372可實(shí)質(zhì)上用作用于形成封蓋層377的硅基材料的導(dǎo)向結(jié)構(gòu)。封蓋層377可充分填充凹陷372,并可突出到開口 350中。
[0264]在示例實(shí)施例中,通過形成凹陷372會(huì)在第二方向上減小柵線371的寬度。然而,減小的單元面積可由封蓋層377補(bǔ)償。此外,封蓋層377可與凹陷372自對(duì)準(zhǔn),因此可確保封蓋層377沿著第一方向的分離。
[0265]參考圖38,可執(zhí)行與參照?qǐng)D34示出的處理實(shí)質(zhì)上相同或相似的處理。
[0266]例如,可通過開口 350在襯底300的上部形成雜質(zhì)區(qū)303,并且可在雜質(zhì)區(qū)303上形成填充開口 350的第二填充圖案380。
[0267]可在最上面的絕緣隔層圖案306g、第二填充圖案380和襯墊340上形成上部絕緣層385??稍谏喜拷^緣層385上形成經(jīng)由位線接觸件390電連接至襯墊340的位線395。因此,可獲得圖21的豎直存儲(chǔ)器件。
[0268]在示例實(shí)施例中,豎直存儲(chǔ)器件可實(shí)現(xiàn)為包括三維(3D)存儲(chǔ)器陣列??稍谝r底(例如,諸如硅的半導(dǎo)體襯底或絕緣體上半導(dǎo)體襯底)上單片集成地形成3D存儲(chǔ)器陣列。3D存儲(chǔ)器陣列可包括兩個(gè)或更多個(gè)存儲(chǔ)器單元的物理層級(jí)以及與這些存儲(chǔ)器單元的操作相關(guān)的電路(無論這種相關(guān)電路在襯底之上還是在襯底之中),存儲(chǔ)器單元具有設(shè)置在襯底之上的有源區(qū)。陣列的每個(gè)層級(jí)的層可直接布置在陣列的每個(gè)下面層級(jí)的層上。
[0269]在示例實(shí)施例中,3D存儲(chǔ)器陣列可包括豎直地取向的豎直NAND串,使得至少一個(gè)存儲(chǔ)器單元位于另一個(gè)存儲(chǔ)器單元之上。至少一個(gè)存儲(chǔ)器單元可包括電荷俘獲層。每個(gè)豎直NAND串還可包括位于各存儲(chǔ)器單元之上的至少一個(gè)選擇晶體管。所述至少一個(gè)選擇晶體管可具有與存儲(chǔ)器單元相同的結(jié)構(gòu),并且可與各存儲(chǔ)器單元一起單片集成地形成。
[0270]在此以引用的方式并入其全部?jī)?nèi)容的下列專利文獻(xiàn)描述了三維存儲(chǔ)器陣列的適當(dāng)配置,其中,三維存儲(chǔ)器陣列配置為多個(gè)層,在各層之間共享字線和/或位線:美國(guó)專利Νο.7 ,679,133、Νο.8,553,466、Νο.8,654,587、Νο.8,559,235以及美國(guó)專利公開N0.2011/0233648。
[0271]根據(jù)本文公開的主題的示例實(shí)施例,可使用例如硅基材料在平面型或豎直型閃存器件中的含金屬柵極的側(cè)壁上形成封蓋層。封蓋層可用作阻止金屬成分從含金屬柵極迀移或擴(kuò)散的勢(shì)皇。此外,浮置柵極和/或控制柵極的寬度可由封蓋層擴(kuò)展,因此可獲得另外的單元面積。
[0272]根據(jù)示例實(shí)施例,半導(dǎo)體器件可包括襯底、隧道絕緣圖案、電荷存儲(chǔ)圖案、電介質(zhì)圖案、控制柵極圖案和含金屬柵極圖案??稍谝r底上形成隧道絕緣圖案??稍谒淼澜^緣圖案上形成電荷存儲(chǔ)圖案,其中,電荷存儲(chǔ)圖案可包括在基本垂直于第二方向的第一方向上的寬度,并且其中,第二方向可以是電荷存儲(chǔ)圖案離開襯底的方向??稍陔姾纱鎯?chǔ)圖案上形成電介質(zhì)圖案,其中,電介質(zhì)圖案可包括在第一方向上的寬度,并且其中,電介質(zhì)圖案的寬度可小于電荷存儲(chǔ)圖案的寬度??稍陔娊橘|(zhì)圖案上形成控制柵極,其中,控制柵極可包括在第一方向上的寬度,并且其中,控制柵極的寬度可大于電介質(zhì)圖案的寬度??稍诳刂茤艠O上形成含金屬柵極。
[0273]在示例實(shí)施例中,含金屬柵極可包括側(cè)壁,并且其中,半導(dǎo)體器件還可包括含金屬柵極的側(cè)壁上的封蓋層。封蓋層可包括多晶硅或非晶硅。電荷存儲(chǔ)圖案和控制柵極可包括多晶娃。
[0274]在示例實(shí)施例中,封蓋層可在第一方向上從控制柵極延伸。
[0275]在示例實(shí)施例中,半導(dǎo)體器件還可包括含金屬柵極上的柵極掩模,并且其中,封蓋層可在第二方向上從控制柵極的側(cè)壁延伸至含金屬柵極的側(cè)壁。
[0276]在示例實(shí)施例中,半導(dǎo)體器件還可包括含金屬柵極與控制柵極之間的緩沖圖案,緩沖圖案包括側(cè)壁,其中,封蓋層可覆蓋含金屬柵極的側(cè)壁和緩沖圖案的側(cè)壁。緩沖圖案可包括金屬氮化物。
[0277]在示例實(shí)施例中,封蓋層可包括在第一方向上的寬度,并且含金屬柵極可包括在第一方向上的寬度,其中,封蓋層的寬度和含金屬柵極的寬度的和可大于控制柵極的寬度。
[0278]在示例實(shí)施例中,封蓋層可包括在第一方向上的寬度,并且含金屬柵極可包括在第一方向上的寬度,其中,封蓋層的寬度和含金屬柵極的寬度的和可與控制柵極的寬度實(shí)質(zhì)上相同。
[0279]在示例實(shí)施例中,柵極結(jié)構(gòu)可包括側(cè)壁,并且半導(dǎo)體器件還可包括覆蓋柵極結(jié)構(gòu)的側(cè)壁的柵極間隔件以及覆蓋柵極間隔件的絕緣隔層。
[0280]在示例實(shí)施例中,半導(dǎo)體器件還可包括布置在襯底上的至少一個(gè)柵極結(jié)構(gòu),其中,所述至少一個(gè)柵極結(jié)構(gòu)可包括隧道絕緣圖案、電荷存儲(chǔ)圖案、電介質(zhì)圖案、控制柵極和含金屬柵極。隧道絕緣圖案可包括突出部,電極結(jié)構(gòu)的電荷存儲(chǔ)圖案設(shè)置在所述突出部上,其中,突出部可包括在第一方向上的寬度,并且其中,突出部的寬度可小于電荷存儲(chǔ)圖案的寬度。
[0281]在示例實(shí)施例中,半導(dǎo)體器件還可包括:至少兩個(gè)柵極結(jié)構(gòu),其中,每個(gè)柵極結(jié)構(gòu)可包括側(cè)壁;覆蓋所述至少兩個(gè)柵極結(jié)構(gòu)的側(cè)壁的柵極間隔件;以及覆蓋柵極間隔件的絕緣隔層。所述絕緣隔層在所述至少兩個(gè)柵極結(jié)構(gòu)之間的部分可在其中包括氣隙。
[0282]在示例實(shí)施例中,半導(dǎo)體器件還可包括所述至少兩個(gè)柵極結(jié)構(gòu)中的至少之一的含金屬柵極的側(cè)壁上的封蓋層,其中,柵極間隔件覆蓋所述至少兩個(gè)柵極結(jié)構(gòu)中的所述至少之一的封蓋層的側(cè)壁。電荷存儲(chǔ)圖案可包括浮置柵極。
[0283]根據(jù)示例實(shí)施例,提供了形成半導(dǎo)體器件的方法。在所述方法中,在襯底上形成隧道絕緣圖案。在隧道絕緣圖案上形成電荷存儲(chǔ)圖案,其中,電荷存儲(chǔ)圖案可包括在基本垂直于第二方向的第一方向上的寬度,并且其中,第二方向可以是電荷存儲(chǔ)圖案離開襯底的方向。在電荷存儲(chǔ)圖案上形成電介質(zhì)圖案,其中,電介質(zhì)圖案可包括在第一方向上的寬度,其中,電介質(zhì)圖案的寬度可小于電荷存儲(chǔ)圖案的寬度。在電介質(zhì)圖案上形成控制柵極,其中,控制柵極可包括在第一方向上的寬度,并且其中,控制柵極的寬度可大于電介質(zhì)圖案的寬度。在控制柵極上形成含金屬柵極。
[0284]上述內(nèi)容是示例實(shí)施例的說明,并且不應(yīng)解釋為對(duì)其進(jìn)行限制。雖然已描述了一些示例實(shí)施例,但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)清楚的是,在不本質(zhì)上脫離本文公開的主題的新穎性指教和優(yōu)點(diǎn)的情況下,可對(duì)示例實(shí)施例進(jìn)行多種修改。因此,所有這些修改都旨在包括在權(quán)利要求所限定的主題的范圍之內(nèi)。在權(quán)利要求書中,“裝置+功能”的表述旨在涵蓋本文描述的能夠執(zhí)行所述功能的結(jié)構(gòu),不僅包括結(jié)構(gòu)等效物還包括等效結(jié)構(gòu)。因此,應(yīng)當(dāng)理解的是,上述內(nèi)容是各種示例實(shí)施例的說明,而不應(yīng)解釋為限定于所公開的特定示例實(shí)施例,并對(duì)于公開的示例實(shí)施例的修改以及其他示例實(shí)施例都旨在包括在所附權(quán)利要求的范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件,包括: 襯底; 襯底上的隧道絕緣圖案; 隧道絕緣圖案上的電荷存儲(chǔ)圖案,所述電荷存儲(chǔ)圖案在一個(gè)方向上具有寬度,所述一個(gè)方向?qū)嵸|(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向; 電荷存儲(chǔ)圖案上的電介質(zhì)圖案,所述電介質(zhì)圖案在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,電介質(zhì)圖案的寬度小于電荷存儲(chǔ)圖案的寬度; 電介質(zhì)圖案上的控制柵極,所述控制柵極在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,控制柵極的寬度大于電介質(zhì)圖案的寬度;以及控制柵極上的含金屬柵極。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件,還包括含金屬柵極的側(cè)壁上的封蓋層。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件,其中,封蓋層包括多晶硅或非晶硅。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件,其中,電荷存儲(chǔ)圖案和控制柵極包括多晶硅。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件,其中,封蓋層進(jìn)一步從控制柵極的側(cè)壁延伸。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件,還包括含金屬柵極上的柵極掩模, 其中,封蓋層從控制柵極的側(cè)壁延伸至含金屬柵極的側(cè)壁。7.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件,還包括含金屬柵極與控制柵極之間的緩沖圖案, 其中,封蓋層覆蓋含金屬柵極和緩沖圖案的側(cè)壁。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件,其中,緩沖圖案包括金屬氮化物。9.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件,其中,封蓋層在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,并且含金屬柵極在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,并且 其中,封蓋層的寬度和含金屬柵極的寬度的和大于控制柵極的寬度。10.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件,其中,封蓋層在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,并且含金屬柵極在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,并且 其中,封蓋層的寬度和含金屬柵極的寬度的和與控制柵極的寬度實(shí)質(zhì)上相同。11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件,其中,在襯底上布置多個(gè)柵極結(jié)構(gòu),每一個(gè)柵極結(jié)構(gòu)包括隧道絕緣圖案、電荷存儲(chǔ)圖案、電介質(zhì)圖案、控制柵極和含金屬柵極。12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件,其中,隧道絕緣圖案包括突出部,電荷存儲(chǔ)圖案設(shè)置在所述突出部上,并且 其中,為所述多個(gè)柵極結(jié)構(gòu)公共地提供隧道絕緣圖案。13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件,其中,每個(gè)突出部在實(shí)質(zhì)上垂直于電荷存儲(chǔ)圖案離開襯底的方向的所述一個(gè)方向上具有寬度,并且 其中,每個(gè)突出部的寬度小于電荷存儲(chǔ)圖案的寬度。14.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件,還包括: 柵極間隔件,其覆蓋每個(gè)柵極結(jié)構(gòu)的側(cè)壁;以及 絕緣隔層,其覆蓋柵極間隔件和所述多個(gè)柵極結(jié)構(gòu)。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件,其中,在絕緣隔層的位于所述多個(gè)柵極結(jié)構(gòu)的相鄰柵極結(jié)構(gòu)之間的部分中包括氣隙。16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件,還包括含金屬柵極的側(cè)壁上的封蓋層, 其中,柵極間隔件還覆蓋封蓋層的側(cè)壁。17.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件,電荷存儲(chǔ)圖案包括浮置柵極。18.—種半導(dǎo)體器件,包括: 襯底,其包括頂表面; 溝道,其在豎直方向上從襯底的頂表面延伸; 絕緣隔層和柵線,其圍繞溝道并且在豎直方向上交替且重復(fù)地堆疊,每個(gè)柵線包括側(cè)壁; 填充圖案,其在豎直方向上隔開絕緣隔層和柵線;以及 封蓋層,其位于每個(gè)柵線的側(cè)壁上,封蓋層接觸填充圖案。19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件,柵線包括金屬,封蓋層包括硅基材料,并且絕緣隔層包括氧化物。20.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件,其中,封蓋層設(shè)置在填充圖案中。21.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件,其中,在相鄰的絕緣隔層之間在豎直方向上限定間隙,并且 其中,每個(gè)柵線設(shè)置在所述間隙中。22.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件,其中,每個(gè)柵線部分地填充所述間隙,并且封蓋層填充所述間隙的剩余部分。23.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件,其中,所述間隙包括內(nèi)壁,并且 所述半導(dǎo)體器件還包括圍繞所述間隙的內(nèi)壁上的每個(gè)柵線的勢(shì)皇圖案,所述勢(shì)皇圖案包括側(cè)壁, 其中,封蓋層形成在所述勢(shì)皇圖案和每個(gè)柵線的側(cè)壁上。24.—種半導(dǎo)體器件,包括: 襯底; 柵極結(jié)構(gòu),其包括順序堆疊在襯底上的隧道絕緣圖案、隧道絕緣圖案上的電荷俘獲圖案、電荷俘獲圖案上阻擋圖案以及阻擋圖案上的柵電極,柵電極包括側(cè)壁;以及封蓋層,其選擇性地形成在柵電極的側(cè)壁上。
【文檔編號(hào)】H01L21/8247GK106024794SQ201610187524
【公開日】2016年10月12日
【申請(qǐng)日】2016年3月29日
【發(fā)明人】南宮鉉, 金東謙, 金廷奐, 池正根, 楊大光, 柳志晚
【申請(qǐng)人】三星電子株式會(huì)社