一種高性能mosfet及其制造方法
【專利摘要】本發(fā)明公開了一種高性能MOSFET及其制造方法，所述元胞采用方形元胞，其特征在于：包括N型襯底、N型埋層、P型外延層、N型穿通區(qū)、n型漂移區(qū)、P型體溝道區(qū)、N型重摻源區(qū)、介質層、多晶柵極區(qū)、金屬前介質層、源端金屬、P型重摻雜區(qū)、漏端金屬。所述制備流程為：n+硅片制備，埋層注入推結，生長n?外延，場氧生長，穿通區(qū)擴散，柵氧化層生長，多晶刻蝕，N漂移區(qū)注入推結，p型體溝道區(qū)注入推結，N+重摻雜源區(qū)注入退火，接觸孔刻蝕，p+重摻雜區(qū)注入退火，金屬淀積，刻蝕，合金、鈍化、退火。
【專利說明】
一種高性能MOSFET及其制造方法
技術領域
[0001] 本發(fā)明涉及半導體器件及制造工藝，屬于半導體技術領域，具體是一種高性能 MOSFET及其制造方法。
【背景技術】
[0002] 隨著電力電子技術的不斷進步，功率器件已得到極大程度的發(fā)展。從最開始的研 發(fā)出的LDMOS結構器件，LDMOS是橫向導電，能夠成功放大無線射頻(RF)信號的，也較好地解 決了高耐壓和大電流之間的矛盾，但是大大的增加了器件的面積；
[0003] 然后是現有技術中的垂直雙擴散的功率VDMOS，VDMOS為縱向導電，使器件的耐壓 水平和可靠性都有了很大程度的提高，但是其JFET區(qū)域會在導通的過程中形成較大的導通 電阻，這就阻礙了其大電流能力的發(fā)展，也是功率器件向降低功耗方向發(fā)展的較大阻力；
[0004] 再然后，現有技術中出現了帶溝槽柵的Trench MOS結構，在Trench結構中，采用U 形槽結構，這樣就能大大的減小JFET區(qū)的電阻，在器件耐壓不變的情況下提高器件的電流 能力，但是其柵源寄生電容較大開關切換時間較長。
[0005] 任何器件都具有本身的優(yōu)勢與劣勢，因此各類改善器件結構的實例不斷出現。
[0006] 功率器件的應用場所越來越廣泛，所以要求器件具有低的傳導損耗，低的切換損 耗，低的驅動損耗等優(yōu)點也理所當然。
[0007] 其中功率MOSFET在電力電子器件中占有重要的位置，最普遍的應用便是將來自電 網或者功率設備的交流電變換為直流電或者交流電，實現電能之間的相互變換。其中當功 率MOSFET作為HVM應用中負載電流的開關，作為負載開關使用時，由于切換時間通常較長， 因此裝置的成本、尺寸及導通電阻是設計時考慮的重點。
[0008] 用于PffM應用時，晶體管必須在切換期間達到最低的功率損耗，對于促使MOSFET設 計更為挑戰(zhàn)且時間成本更高的小型內部電容而言，這已成為另一項必要的需求，設計人員 需要特別注意閘極對汲極(Cgd)電容，因為這類電容決定了切換期間的電壓瞬時時間，這是 影響切換功率損耗最重要的參數。
[0009] 因此綜合考慮各個因數就成為設計人員一個非常困難的問題。

【發(fā)明內容】

[0010] 本發(fā)明的目的是解決現有技術中，器件的導通壓降偏高，開關速度滿，反向漏電流 較大，功耗高，壽命段和穩(wěn)定性不足等問題。
[0011]為實現本發(fā)明目的而采用的技術方案是這樣的，一種高性能MOSFET，所述元胞采 用方形元胞，其特征在于:包括N型襯底、N型埋層、P型外延層、N型穿通區(qū)、η型漂移區(qū)、P型體 溝道區(qū)、N型重摻源區(qū)、介質層、多晶柵極區(qū)、金屬前介質層、源端金屬、P型重摻雜區(qū)、漏端金 屬。
[0012] 所述N型襯底上覆蓋有N型埋層和P型外延層。所述N型埋層位于P型外延層的兩端。
[0013] 所述N型穿通區(qū)覆蓋于N型埋層的部分表面。所述N型穿通區(qū)與P型外延層相接觸。
[0014] 所述P型體溝道區(qū)覆蓋于P型外延層的部分表面。所述P型體溝道區(qū)位于P型外延層 上表面的中間位置。
[0015] 所述η型漂移區(qū)覆蓋于P型外延層的部分表面。所述η型漂移區(qū)位于P型體溝道區(qū)與 N型穿通區(qū)之間的位置。
[0016] 所述P型體溝道區(qū)內部設置有N型重摻源區(qū)和P型重摻雜區(qū)。所述N型重摻源區(qū)的上 表面與P型體溝道區(qū)的上表面共面。
[0017] 所述P型重摻雜區(qū)的部分表面上覆蓋有源端金屬。所述源端金屬位于N型重摻源區(qū) 之間。
[0018] 所述N型穿通區(qū)、η型漂移區(qū)、P型體溝道區(qū)和N型重摻源區(qū)的表面上覆蓋有介質層。 所述介質層與源端金屬相接觸。
[0019] 所述多晶柵極區(qū)覆蓋于介質層的部分表面。所述多晶柵極區(qū)在介質層下表面的投 影位置與所述P型體溝道區(qū)、N型重摻源區(qū)之間的位置相對應。
[0020] 所述金屬前介質層覆蓋于介質層和多晶柵極區(qū)的上方。
[0021 ]所述源端金屬覆蓋于金屬前介質層和P型重摻雜區(qū)的部分表面。
[0022]所述N型襯底下表面覆蓋有漏端金屬。
[0023] 一種高性能MOSFET的制造方法，其特征在于，包括以下步驟：
[0024] 1)將預處理過后的N型襯底進行一次光刻，光刻刻蝕后，在N型襯底的兩端進行N型 埋層去膠注入。
[0025] 2)將步驟1)中得到的處理過的構件表面上覆蓋P型外延層，并熱生長氧化層。
[0026] 3)將步驟2)中得到的構件進行二次光刻，光刻后，在P型外延層的兩端進行N型穿 通區(qū)擴散，并熱生長氧化層。
[0027] 4)將步驟3)中得到的構件上表面生長介質層。
[0028] 5)在步驟4)中得到的構件上表面低溫淀積一層多晶硅柵極。進行三次光刻，在P型 外延層的中間位置兩邊刻蝕出多晶柵極區(qū)。
[0029] 6)將步驟5)中得到的構件進行四次光刻，光刻后，進行η型漂移區(qū)的注入。
[0030] 7)將步驟6)中得到的構件進行五次光刻，光刻后，進行P型體溝道區(qū)的注入。
[0031] 8)將步驟7)中得到的構件進行六次光刻，光刻后，進行N型重摻源區(qū)的注入。
[0032] 9)將步驟8)中得到的構件進行七次光刻，刻蝕出接觸孔，所述接觸孔位于P型體溝 道區(qū)內部，所述接觸孔還位于N型重摻源區(qū)之間。將接觸孔位置進行離子注入，形成P型重摻 雜區(qū)。
[0033] 10)將介質層和多晶柵極區(qū)的上方覆蓋金屬前介質層。
[0034] 11)將金屬前介質層和接觸孔的表面覆蓋源端金屬。
[0035] 12)將所述N型襯底下表面覆蓋漏端金屬。
[0036] 13)將構件進行合金，爐溫為550°C、時間為IOmin~30min、鈍化；
[0037] 14)將構件進行八次光刻刻蝕出壓焊點；低溫退火，溫度為500°C~510°C，恒溫 30min；
[0038] 15)將步驟14)中得到的器件進行初測、切割、裝架、燒結和封裝測試。
[0039] 進一步，所述步驟1)中的預處理過程為將選擇好的單晶片進行打標清洗、烘干后， 生長一層厚氧化層6000A~8000八。
[0040] 所述生長環(huán)境為：干加濕氧化條件下，溫度為1100~1150°C，時間為IOOmin~ 120min〇
[0041 ] 所述步驟1)中離子注入的條件為:劑量lel5~5el5cm-2、能量40~80KeV。
[0042]再分布條件為:有氧條件下，溫度為1000°C，氧化層厚度為4〇〇〇A~5000A。
[0043] 再退火過程：純N2條件下，溫度為1100~1150°C、時間為IOOmin~120min。并去除 預處理過程中產生的氧化層。
[0044] 進一步，所述步驟2)中覆蓋P型外延層的過程中，溫度為在1100°C~1150°C，厚度 為5~30μηι，電阻率為8~12Ω .cm。
[0045] 所述熱生長的氧化層厚度為,5000~10000 Λ。
[0046] 進一步，所述步驟3)中采用恒定雜質表面濃度方法擴散，在擴散之前生長50~ IOOnm厚的氧化層。擴散結束后去除氧化層。
[0047] 所述恒定雜質表面濃度方法的擴散條件為:PCL3氣體源、無氧環(huán)境，溫度為1100~ 1150°C、時間為IOOmin ~1500min。
[0048] 所述步驟3)中熱生長的氧化層厚度為5000~ΙΟΟΟΟΑ。
[0049] 所述步驟4)中采用全干法生長介質層，生長條件為:干氧條件下，溫度為960°C、時 間為20~lOOmin。
[0050] 進一步，所述步驟5)中多晶硅柵極的厚度為500~1000 Λ。生長條件：純N2環(huán)境 下，溫度為760°C、時間為20~lOOrnin。
[0051 ]進一步，所述步驟6)中的注入過程采用帶膠注入的方法，在注入之前生長40~ IOOnm厚的氧化層，離子注入條件為:劑量為5el2~lel4cm-2、能量為60~150KeV。再分布條 件為:無氧環(huán)境下，溫度為11〇〇~1150°0、時間為20〇111；[11~300111；[11。
[0052] 所述步驟7)中的注入過程采用帶膠注入的方法，離子注入條件為:劑量為IeH~ 5el4cm-2、能量為60~100KeV。再分布條件為：無氧環(huán)境下，溫度為1100~1150°C、時間為 IOOmin~200min。
[0053] 所述步驟8)中的注入過程采用帶膠注入的方法，離子注入條件為:劑量為lel5~ 5el5cm-2、能量為40~80KeV。再分布條件為:無氧條環(huán)境下，溫度為950~1000°C、時間為 30min~60min〇
[0054] 所述步驟9)中的離子注入過程中：劑量為3el4~8el4cm_2、能量為20~60KeV。再 分布條件為:無氧環(huán)境下，溫度為950~1000°C、時間為20min~40min。
[0055] 進一步，所述介質層（107)的材料為高k介質，包括Si02、Si3N4、Al 203、La203、Hf0^ Zr〇2；
[0056] 所述N型襯底（100)和P型外延層（102)為半導體材料，包括體硅、碳化硅、砷化鎵、 磷化銦或鍺硅。
[0057] 進一步，所述溝道為N型或P型。
[0058]本發(fā)明的技術效果是毋庸置疑的，本發(fā)明具有以下優(yōu)點：
[0059] 1)本發(fā)明中的MOSFET可以將品質因數(Qg*Ron)與傳統Trench-MOS相比提高兩倍 以上
[0060] 2)本發(fā)明在仿真優(yōu)化設計后，在電流能力為8A的條件下，其導通壓降在36mV以下， 并且其寄生的二極管還可以將LDMOS的漏源壓降鉗位到二極管的擊穿電壓，這樣LDMOS就不 會出現雪崩擊穿事件。
[0061] 3)本發(fā)明主要應用在低壓領域，其性能和現有的低壓功率器件相比，得到了極大 改善。使器件具有極低導通壓降，更快的開關速度，更小的反向漏電流，更低的功耗，更長的 壽命和更穩(wěn)定的特性。
【附圖說明】
[0062]圖1是本發(fā)明的高性能MOSFET的立體結構圖；
[0063]圖2是本發(fā)明的高性能MOSFET的平面結構圖；
[0064]圖3是本發(fā)明的高性能MOSFET的埋層版圖及其器件結構；
[0065]圖4是本發(fā)明的高性能MOSFET的N型穿通區(qū)版圖及其器件結構；
[0066]圖5是本發(fā)明的高性能MOSFET的多晶柵極版圖及其器件結構；
[0067]圖6是本發(fā)明的高性能MOSFET的η型漂移區(qū)版圖及其器件結構；
[0068]圖7是本發(fā)明的高性能MOSFET的P型體溝道區(qū)版圖及其器件結構。
[0069]圖8是本發(fā)明的高性能MOSFET的N型重摻源區(qū)版圖及其器件結構。
[0070]圖9是本發(fā)明的高性能MOSFET的接觸孔區(qū)版圖及其器件結構。
[0071]圖10是本發(fā)明的高性能MOSFET的Ml金屬版圖及其器件結構。
[0072] 圖中：N型襯底100、Ν型埋層101、Ρ型外延層102、Ν型穿通區(qū)103、η型漂移區(qū)104、Ρ型 體溝道區(qū)105、Ν型重摻源區(qū)106、介質層107、多晶柵極區(qū)108、金屬前介質層109、源端金屬 110、Ρ型重摻雜區(qū)111、漏端金屬112。
【具體實施方式】
[0073] 下面結合實施例對本發(fā)明作進一步說明，但不應該理解為本發(fā)明上述主題范圍僅 限于下述實施例。在不脫離本發(fā)明上述技術思想的情況下，根據本領域普通技術知識和慣 用手段，做出各種替換和變更，均應包括在本發(fā)明的保護范圍內。
[0074] 實施例1:
[0075]如圖1和圖2所示，一種高性能MOSFET，具體是一個橫向的LDMOS并聯一個寄生的縱 向二極管。
[0076] 其特征在于:包括N型襯底100、Ν型埋層101、？型外延層1024型穿通區(qū)103、11型漂 移區(qū)104、Ρ型體溝道區(qū)105、Ν型重摻源區(qū)106、介質層107、多晶柵極區(qū)108、金屬前介質層 109、源2而金屬110、P型重慘雜區(qū)111、漏2而金屬112。
[0077] 所述N型襯底100上覆蓋有N型埋層101和P型外延層102。所述N型埋層101位于P型 外延層102的兩端。
[0078] 所述N型穿通區(qū)103覆蓋于N型埋層101的部分表面。所述N型穿通區(qū)103與P型外延 層102相接觸。
[0079] 所述P型體溝道區(qū)105覆蓋于P型外延層102的部分表面。所述P型體溝道區(qū)105位于 P型外延層102上表面的中間位置。
[0080] 所述η型漂移區(qū)104覆蓋于P型外延層102的部分表面。所述η型漂移區(qū)104位于P型 體溝道區(qū)105與N型穿通區(qū)103之間的位置。
[0081 ] 所述P型體溝道區(qū)105內部設置有N型重摻源區(qū)106和P型重摻雜區(qū)111。所述N型重 摻源區(qū)106的上表面與P型體溝道區(qū)105的上表面共面。
[0082] 所述P型重摻雜區(qū)111的部分表面上覆蓋有源端金屬110。所述源端金屬110位于N 型重摻源區(qū)106之間。
[0083] 所述N型穿通區(qū)103、n型漂移區(qū)104、P型體溝道區(qū)105和N型重摻源區(qū)106的表面上 覆蓋有介質層107。所述介質層107與源端金屬110相接觸。
[0084] 所述多晶柵極區(qū)108覆蓋于介質層107的部分表面。所述多晶柵極區(qū)108在介質層 107下表面的投影位置與所述P型體溝道區(qū)105、N型重摻源區(qū)106之間的位置相對應。
[0085] 所述金屬前介質層109覆蓋于介質層107和多晶柵極區(qū)108的上方。
[0086] 所述源端金屬110覆蓋于金屬前介質層109和P型重摻雜區(qū)111的部分表面。
[0087] 所述N型襯底100下表面覆蓋有漏端金屬112。
[0088 ]本實施例中的源端金屬110和漏端金屬112均屬于AL材料。
[0089] 實施例2:
[0090] 一種高性能MOSFET的制造方法，其特征在于，包括以下步驟：
[0091] 1)如圖3所示，將預處理過后的N型襯底100進行一次光刻，光刻刻蝕后，在N型襯底 100的兩端進行N型埋層101去膠注入。
[0092] 所述預處理過程為將選擇好的單晶片進行打標清洗、烘干后，生長一層厚氧化層 6000A~8000A。所述生長環(huán)境為：干加濕氧化條件下，溫度為1100~1150°C，時間為 IOOmin~120min〇
[0093] 所述選擇好的單晶片的片厚約500~700μπι，電阻率0.002~0.005Ω · cm。
[0094] 所述離子注入的條件為:劑量lel5~5el5cm_2、能量40~80KeV。再分布條件為:有 氧條件下，溫度為1 〇〇〇 °c，氧化層厚度為4 OOOA~50001
[0095] 再退火過程：純N2條件下，溫度為1100~1150°C、時間為IOOmin~120min。并去除 預處理過程中產生的氧化層。
[0096] 2)將步驟1)中得到的處理過的構件表面上覆蓋P型外延層102,并熱生長氧化層。
[0097] 所述覆蓋P型外延層102的過程中，溫度為在1100°C~1150°C，厚度為5~30μπι，電 阻率為8~12 Ω · cm。
[0098] 所述熱生長的氧化層厚度為5000~10000八。
[0099] 3)如圖4所示，將步驟2)中得到的構件進行二次光刻，光刻后，在P型外延層102的 兩端進行N型穿通區(qū)103擴散，并熱生長氧化層。
[0?00]采用恒定雜質表面濃度方法擴散，在擴散之前生長50~IOOnm厚的氧化層。擴散結 束后去除氧化層。
[0101] 所述恒定雜質表面濃度方法的擴散條件為:PCL3氣體源、無氧環(huán)境，溫度為1100~ 1150°C、時間為IOOmin ~1500min。
[0102] 所述熱生長的氧化層厚度為5000~10000Λ。
[0103] 4)將步驟3)中得到的構件上表面生長介質層107。
[0104] 采用全干法生長介質層107,生長條件為:干氧條件下，溫度為960°C、時間為20~ IOOmin0
[0105] 5)如圖5所示，在步驟4)中得到的構件上表面低溫淀積一層多晶硅柵極108。進行 三次光刻，在P型外延層102的中間位置兩邊刻蝕出多晶柵極區(qū)108。
[0106] 所述多晶硅柵極108的厚度為500~1000 Λ。生長條件：純N2環(huán)境下，溫度為760 °C、時間為20~lOOmin。
[0107] 6)如圖6所示，將步驟5)中得到的構件進行四次光刻，光刻后，進行η型漂移區(qū)104 的注入。
[0108] 所述注入過程采用帶膠注入的方法，在注入之前生長40~IOOnm厚的氧化層，離子 注入條件為:劑量為5e 12~I e 14cm-2、能量為60~150KeV。再分布條件為:無氧環(huán)境下，溫度 為 1100 ~1150°C、時間為 200min ~300min。
[0109] 7)如圖7所示，將步驟6)中得到的構件進行五次光刻，光刻后，進行P型體溝道區(qū) 105的注入。
[0110] 所述注入過程采用帶膠注入的方法，離子注入條件為:劑量為IeH~5el4cm-2、能 量為60~lOOKeV。再分布條件為：無氧環(huán)境下，溫度為1100~1150°C、時間為IOOmin~ 200min〇
[0111] 8)如圖8所示，將步驟7)中得到的構件進行六次光刻，光刻后，進行N型重摻源區(qū) 106的注入。
[0112] 所述注入過程采用帶膠注入的方法，離子注入條件為:劑量為lel5~5el5cm-2、能 量為40~80KeV。再分布條件為:無氧條環(huán)境下，溫度為950~1000°C、時間為30min~60min。
[0113] 9)如圖9所示，將步驟8)中得到的構件進行七次光刻，刻蝕出接觸孔，所述接觸孔 位于P型體溝道區(qū)105內部，所述接觸孔還位于N型重摻源區(qū)106之間。將接觸孔位置進行離 子注入，形成P型重摻雜區(qū)111。
[0114] 所述離子注入過程中：劑量為3el4~8el4cm_2、能量為20~60KeV。再分布條件為： 無氧環(huán)境下，溫度為950~100CTC、時間為20min~40min。
[0115] 10)將介質層107和多晶柵極區(qū)108的上方覆蓋金屬前介質層109。
[0116] 11)如圖10所示，將金屬前介質層109和接觸孔的表面覆蓋源端金屬110。
[0117] 12)將所述N型襯底100下表面覆蓋漏端金屬112。
[0118] 13)將構件進行合金，爐溫為550°C、時間為IOmin~30min、鈍化；
[0119] 14)將構件進行八次光刻刻蝕出壓焊點；低溫退火，溫度為500°C~510°C，恒溫 30min；
[0120] 15)將步驟14)中得到的器件進行初測、切割、裝架、燒結和封裝測試。
[0121] 實施例3:
[0122] 使用本發(fā)明進行正常工作時，多晶柵極區(qū)108上面加正壓，源漏加正負壓形成通 路，器件導通電流，電流經P型體溝道區(qū)105流經η型漂移區(qū)104，通過縱向結構N型穿通區(qū) 103、Ν型埋層101以及N型襯底100到漏極；
[0123] 使器件由開通轉換為關斷狀態(tài)，只需柵極上的電壓小于閾值電壓即可，這樣溝道 就夾斷，器件開始關斷。
[0124] 當器件處于關斷狀態(tài)時，只需設計出二極管區(qū)的反向耐壓小于橫向LDMOS的反向 耐壓，就能實現寄生的二極管將LDMOS的漏源壓降鉗位到二極管的擊穿電壓，這樣LDMOS就 不會出現雪崩擊穿事件。
[0125]本發(fā)明主要應用在低壓領域，其性能和現有的低壓功率器件相比，得到了極大改 善。使器件具有極低導通壓降，更快的開關速度，更小的反向漏電流，更低的功耗，更長的壽 命和更穩(wěn)定的特性。
【主權項】
1. 一種高性能MOSFET，其特征在于：包括N型襯底（100)、N型埋層（101)、P型外延層 (102)、N型穿通區(qū)（103)、n型漂移區(qū)（104)、P型體溝道區(qū)（105)、N型重摻源區(qū)（106)、介質層 (107)、多晶柵極區(qū)（108)、金屬前介質層（109)、源端金屬（110)、P型重摻雜區(qū)（111)、漏端金 屬(112); 所述N型襯底（100)上覆蓋有N型埋層（101)和P型外延層（102);所述N型埋層（101)位于 P型外延層（102)的兩端； 所述N型穿通區(qū)（103)覆蓋于N型埋層（101)的部分表面;所述N型穿通區(qū)（103)與P型外 延層（102)相接觸； 所述P型體溝道區(qū)（105)覆蓋于P型外延層（102)的部分表面;所述P型體溝道區(qū)（105)位 于P型外延層（102)上表面的中間位置； 所述η型漂移區(qū)（104)覆蓋于P型外延層（102)的部分表面;所述η型漂移區(qū)（104)位于P 型體溝道區(qū)（105)與Ν型穿通區(qū)（103)之間的位置； 所述Ρ型體溝道區(qū)（105)內部設置有Ν型重摻源區(qū)（106)和Ρ型重摻雜區(qū)（111);所述Ν型 重摻源區(qū)（106)的上表面與Ρ型體溝道區(qū)（105)的上表面共面； 所述Ρ型重摻雜區(qū)（111)的部分表面上覆蓋有源端金屬（110);所述源端金屬（110)位于 Ν型重摻源區(qū)（106)之間； 所述Ν型穿通區(qū)（103)、η型漂移區(qū)（104)、Ρ型體溝道區(qū)（105)和Ν型重摻源區(qū)（106)的表 面上覆蓋有介質層（107);所述介質層（107)與源端金屬（110)相接觸； 所述多晶柵極區(qū)（108)覆蓋于介質層（107)的部分表面;所述多晶柵極區(qū)（108)在介質 層（107)下表面的投影位置與所述Ρ型體溝道區(qū)（105)、Ν型重摻源區(qū)（106)之間的位置相對 應； 所述金屬前介質層（109)覆蓋于介質層（107)和多晶柵極區(qū)（108)的上方； 所述源端金屬（110)覆蓋于金屬前介質層（109)和Ρ型重摻雜區(qū)（111)的部分表面； 所述Ν型襯底(100)下表面覆蓋有漏端金屬（112)。2. -種高性能M0SFET的制造方法，其特征在于，包括以下步驟： 1) 將預處理過后的Ν型襯底（100)進行一次光刻，光刻刻蝕后，在Ν型襯底（100)的兩端 進行Ν型埋層（101)去膠注入； 2) 將步驟1)中得到的處理過的構件表面上覆蓋Ρ型外延層（102)，并熱生長氧化層； 3) 將步驟2)中得到的構件進行二次光刻，光刻后，在Ρ型外延層（102)的兩端進行Ν型穿 通區(qū)（103)擴散，并熱生長氧化層； 4) 將步驟3)中得到的構件上表面生長介質層(107); 5) 在步驟4)中得到的構件上表面低溫淀積一層多晶硅柵極（108);進行三次光刻，在Ρ 型外延層（102)的中間位置兩邊刻蝕出多晶柵極區(qū)（108); 6) 將步驟5)中得到的構件進行四次光刻，光刻后，進行η型漂移區(qū)（104)的注入； 7) 將步驟6)中得到的構件進行五次光刻，光刻后，進行Ρ型體溝道區(qū)（105)的注入； 8) 將步驟7)中得到的構件進行六次光刻，光刻后，進行Ν型重摻源區(qū)（106)的注入； 9) 將步驟8)中得到的構件進行七次光刻，刻蝕出接觸孔，所述接觸孔位于Ρ型體溝道區(qū) (105)內部，所述接觸孔還位于Ν型重摻源區(qū)（106)之間；將接觸孔位置進行離子注入，形成Ρ 型重摻雜區(qū)（111); 10) 將介質層（107)和多晶柵極區(qū)（108)的上方覆蓋金屬前介質層（109); 11) 將金屬前介質層(109)和接觸孔的表面覆蓋源端金屬（110); 12) 將所述N型襯底(100)下表面覆蓋漏端金屬（112)。3. 根據權利要求2所述的一種高性能MOSFET的制造方法，其特征在于:所述步驟1)中的 預處理過程為將選擇好的單晶片進行打標清洗、烘干后，生長一層厚氧化層 6000A~8000八； 所述生長環(huán)境為:干加濕氧化條件下，溫度為1100~1150°C，時間為lOOmin~120min; 所述步驟1)中離子注入的條件為:劑量lel5~5el5cm-2、能量40~80KeV; 再分布條件為:有氧條件下，溫度為looo °c，氧化層厚度為4 oooA~5000/1; 再退火過程:純N2條件下，溫度為1100~1150°C、時間為lOOmin~120min;并去除預處 理過程中產生的氧化層。4. 根據權利要求2所述的一種高性能MOSFET的制造方法，其特征在于:所述步驟2)中覆 蓋P型外延層（102)的過程中，溫度為在1100°C~1150°C，厚度為5~30μπι，電阻率為8~12 Ω · cm； 所述熱生長的氧化層厚度為5000~1Q00Q: L5. 根據權利要求2所述的一種高性能MOSFET的制造方法，其特征在于:所述步驟3)中采 用恒定雜質表面濃度方法擴散，在擴散之前生長50~100nm厚的氧化層;擴散結束后去除氧 化層； 所述恒定雜質表面濃度方法的擴散條件為:PCL3氣體源、無氧環(huán)境，溫度為1100~1150 °C、時間為lOOmin~1500min; 所述步驟3)中熱生長的氧化層厚度為5000~1 ooooA; 所述步驟4)中采用全干法生長介質層（107)，生長條件為:干氧條件下，溫度為960°C、 時間為20~lOOmin。6. 根據權利要求2所述的一種高性能MOSFET的制造方法，其特征在于:所述步驟5)中多 晶硅柵極（108)的厚度為500~1000 A;生長條件：純N2環(huán)境下，溫度為760°C、時間為20~ 100min〇7. 根據權利要求2所述的一種高性能MOSFET的制造方法，其特征在于:所述步驟6)中的 注入過程采用帶膠注入的方法，在注入之前生長40~100nm厚的氧化層，離子注入條件為： 劑量為5el2~lel4cm-2、能量為60~150KeV;再分布條件為：無氧環(huán)境下，溫度為1100~ 1150°C、時間為200min~300min; 所述步驟7)中的注入過程采用帶膠注入的方法，離子注入條件為：劑量為lel4~ 5el4cm-2、能量為60~100KeV;再分布條件為：無氧環(huán)境下，溫度為1100~1150°C、時間為 lOOmin~200min; 所述步驟8)中的注入過程采用帶膠注入的方法，離子注入條件為：劑量為lel5~ 5e 15cm-2、能量為40~80KeV;再分布條件為:無氧條環(huán)境下，溫度為950~1000°C、時間為 30min~60min; 所述步驟9)中的離子注入過程中：劑量為3el4~8el4cm-2、能量為20~60KeV;再分布 條件為:無氧環(huán)境下，溫度為950~1000°C、時間為20min~40min。8. 根據權利要求1或2所述的一種高性能MOSFET的制造方法，其特征在于:所述介質層 (107)的材料為高k介質，包括Si0 2、Si3N4、Al2〇3、La2〇3、Hf0 2或Zr02; 所述N型襯底（100)和P型外延層（102)為半導體材料，包括體硅、碳化硅、砷化鎵、磷化 銦或鍺娃。9. 根據權利要求1或2所述的一種高性能MOSFET的制造方法，其特征在于:所述溝道為N 型或P型。
【文檔編號】H01L29/06GK106057902SQ201610621131
【公開日】2016年10月26日
【申請日】2016年8月2日
【發(fā)明人】劉建, 劉青, 稅國華, 張劍喬, 陳文鎖
【申請人】重慶中科渝芯電子有限公司