專利名稱：電源控制電路、電源及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源控制電路、電源及其控制方法。
背景技術(shù)：
因為近年來隨著集成電路(IC)的集成度的提高，加速了電源電壓的降低，所以減少了功率消耗，從而實現(xiàn)了功率節(jié)省。隨著近年來IC的電源電壓的降低，裝在IC上的MOS晶體管的閾值電壓也降低了。閾值電壓的降低使得亞閾值區(qū)域中的電流中斷性能變差，因此即使是在MOS晶體管的柵極和源極之間沒有施加電壓的關(guān)斷(OFF)狀態(tài)下有時也會有漏電流流出。因而，為了通過降低功率消耗量來實現(xiàn)功率節(jié)省，漏電流的影響是不能忽視的。
為了抑制MOS晶體管中的漏電流的流動，公知的現(xiàn)有技術(shù)有日本未審查專利公開H7-176624和日本未審查專利公開H7-111314中所描述的技術(shù)。在日本未審查專利公開H7-176624中所描述的集成電路中，當(dāng)PMOS晶體管關(guān)斷時，比PMOS晶體管導(dǎo)通時的背柵極(back gate)電壓高的電壓被施加到PMOS晶體管的背柵極，并且比NMOS晶體管導(dǎo)通時的背柵極電壓低的電壓被施加到NMOS晶體管的背柵極，以提高每個晶體管的閾值電壓，從而抑制漏電流的流動并且減小功率消耗。
在日本未審查專利公開H7-111314中所描述的集成電路中，其背偏置生成電路將高于電源電壓的電壓施加到PMOS晶體管的N襯底上，并將低于地電壓的電壓施加到NMOS晶體管的P襯底上，以提高每個晶體管的閾值電壓并減小結(jié)電容，從而抑制漏電流的流動并且減小功率消耗量。
發(fā)明內(nèi)容
電源被連接到上述集成電路以向MOS晶體管施加電壓。雖然如日本未審查專利公開H7-176624中所述，當(dāng)背柵極電壓被施加到每個晶體管時，抑制了漏電流的流動，減小了集成電路的功率消耗量從而實現(xiàn)了功率節(jié)省，但是如果背柵極電壓被施加到晶體管，則當(dāng)晶體管處于導(dǎo)通狀態(tài)時晶體管的導(dǎo)通電阻增大，因此集成電路的工作速度變低，從而可能延長集成電路的延遲時間。
在這種情況下提出了本發(fā)明，并且本發(fā)明的目的在于提供能夠?qū)崿F(xiàn)集成電路的功率節(jié)省并減少集成電路的延遲時間的電源控制電路、電源及其控制方法。
根據(jù)本發(fā)明的第一方面，提供了一種電源控制電路，并且根據(jù)本發(fā)明的第二方法，提供了一種電源。針對這兩個方面的電源輸出各自具有不同電壓值的多個DC電壓，并且針對第一方面的電源控制電路和針對第二方面的電源的特征在于包括電壓改變部分，其檢測與多個DC電壓之一的第一DC電壓相關(guān)的輸出電流，并基于所檢測到的輸出電流建立除第一DC電壓之外的至少一個DC電壓。
根據(jù)本發(fā)明第一方面的電源的控制電路和本發(fā)明第二方面的電源，電壓改變部分檢測與多個DC電壓之一的第一DC電壓相關(guān)的輸出電流，并基于所檢測到的輸出電流建立除第一DC電壓之外的至少一個DC電壓。因此，電壓改變部分檢測與半導(dǎo)體器件的電源電壓(第一DC電壓)的值相關(guān)的輸出電流，并且如果適當(dāng)?shù)馗淖冚敵龅桨雽?dǎo)體器件的背柵極電壓(DC電壓)，則可以提高閾值電壓以防止任何漏電流流入半導(dǎo)體器件，并且抑制由漏電流引起的功率消耗，從而實現(xiàn)功率節(jié)省。
此外，根據(jù)本發(fā)明第一方面的電源的控制電路和本發(fā)明第二方面的電源，如果電壓改變部分適當(dāng)?shù)馗淖円敵龅桨雽?dǎo)體器件的背柵極電壓(DC電壓)，則與背柵極電壓的變化相對應(yīng)，可以減小半導(dǎo)體器件的導(dǎo)通電阻，從而加快半導(dǎo)體器件的工作速度并且縮短半導(dǎo)體器件的延遲時間。
根據(jù)本發(fā)明的第三方面，提供了一種用于輸出各自具有不同電壓值的多個DC電壓的電源控制方法，該方法包括以下步驟檢測與多個DC電壓之一的第一DC電壓相關(guān)的輸出電流；以及基于檢測到的輸出電流建立除第一DC電壓之外的至少一個DC電壓。
根據(jù)本發(fā)明的第三方面的電源控制方法，檢測與多個DC電壓之一的第一DC電壓相關(guān)的輸出電流，并且基于所檢測的輸出電流設(shè)置除第一DC電壓之外的至少一個DC電壓。因此，如果檢測與半導(dǎo)體器件的電源電壓(第一DC電壓)的值相關(guān)的輸出電流，并且適當(dāng)?shù)馗淖冚敵龅桨雽?dǎo)體器件的背柵極電壓(DC電壓)，則可以提高閾值電壓，從而防止任何漏電流流入半導(dǎo)體器件，并且抑制由漏電流引起的功率消耗，實現(xiàn)功率節(jié)省。
此外，根據(jù)本發(fā)明的第三方面的電源控制方法，如果適當(dāng)?shù)馗淖冚敵龅桨雽?dǎo)體器件的背柵極電壓(DC電壓)，則對應(yīng)于背柵極電壓的變化，可以減小半導(dǎo)體器件的導(dǎo)通電阻，從而加快半導(dǎo)體器件的工作速度，并且縮短半導(dǎo)體器件的延遲時間。
根據(jù)下面的詳細(xì)描述并結(jié)合附圖，將更全面地清楚理解本發(fā)明以上的和其它的目的和新穎的特征。但是應(yīng)當(dāng)理解，這些附圖只是為了說明的目的，而不希望作為對本發(fā)明的界限的限定。
圖1是根據(jù)本發(fā)明的第一實施例的電源的電路結(jié)構(gòu)圖；以及圖2是根據(jù)第二實施例的電源的電路結(jié)構(gòu)圖。
具體實施例方式
<第一實施例>
將參考圖1描述本發(fā)明的第一實施例。圖1是根據(jù)第一實施例的電源10的電路結(jié)構(gòu)圖。如該圖所示，電源10包括第一DC-DC轉(zhuǎn)換器20、第二DC-DC轉(zhuǎn)換器30、第三DC-DC轉(zhuǎn)換器40和控制部分50。同時，控制部分50由集成電路(IC)形成，構(gòu)成了本發(fā)明的控制電路。
第一DC-DC轉(zhuǎn)換器20包括主開關(guān)晶體管FET1、同步側(cè)開關(guān)晶體管FET2、扼流線圈L1、電容器C1以及傳感電阻器RS。此外，控制部分50包括電阻器R1、R2、放大器AMP1、比較器COMP1、誤差放大器ERA1、三角波振蕩器OSC1和PWM比較器PWM1。
在主開關(guān)晶體管FET1中，如圖1中所示，輸入端(IN1)被連接到其漏極，以使得DC輸入電壓VIN經(jīng)輸入端(IN1)施加于其漏極。主開關(guān)晶體管FET1的源極被連接到同步側(cè)開關(guān)晶體管FET2的漏極。同步側(cè)開關(guān)晶體管FET2的源極被接地。此外，主開關(guān)晶體管FET1的源極和同步側(cè)開關(guān)晶體管FET2的漏極被連接到扼流線圈L1。扼流線圈L1被串聯(lián)連接到傳感電阻器RS。該傳感電阻器RS被連接到輸出端(OUT1)。此外，電容器C1被連接在扼流線圈L1和傳感電阻器RS的連接點與地之間。
傳感電阻器RS的兩端被連接到控制部分50的輸入端(FB1)和輸入端(CS1)。輸入端(FB1)經(jīng)串聯(lián)連接的電阻器R1、R2接地，并且被連接到放大器AMP1的非反相輸入端。另一方面，輸入端(CS1)被連接到放大器AMP1的反相輸入端。
如圖1中所示，放大器AMP1的輸出端(N1)被連接到比較器COMP1的第二非反相輸入端。在比較器COMP1中，如圖1中所示，其第一非反相輸入端被連接到軟啟動電容器CS，并且參考電壓e5被施加到其反相輸入端。該參考電壓e5被設(shè)置為比通過放大電壓VRS的電壓值而得到的電壓(誤差放大電壓VP)小的值，所述電壓VRS是當(dāng)圖中的電流I1超過預(yù)定值時所產(chǎn)生的。比較器COMP1的輸出端(N2)被連接到第二DC-DC轉(zhuǎn)換器30的開關(guān)SW1和第三DC-DC轉(zhuǎn)換器40的開關(guān)SW2。根據(jù)該實施例，開關(guān)SW1和開關(guān)SW2由邏輯電路(復(fù)用器)構(gòu)成。當(dāng)?shù)谝籇C-DC轉(zhuǎn)換器20被啟動時，軟啟動電容器CS通過恒流電路(未示出)被充電，使得軟啟動電容器CS的電壓從地電壓開始逐漸地上升。比較器COMP1將輸入到第一非反相輸入端的電壓和輸入到第二非反相輸入端的電壓中的較高者與參考電壓e5進(jìn)行比較。當(dāng)輸入到非反相輸入端的電壓高于參考電壓e5時，比較器COMP1輸出高電平信號。當(dāng)?shù)谝籇C-DC轉(zhuǎn)換器20被啟動時，比較器COMP1將軟啟動電容器CS的電壓與參考電壓e5進(jìn)行比較，并輸出低電平信號。之后，如果第一DC-DC轉(zhuǎn)換器20結(jié)束了其啟動動作，并且進(jìn)入到其正常動作狀態(tài)，則因為軟啟動電容器CS的電壓足夠高，所以比較器COMP1將誤差放大電壓VP與參考電壓e5進(jìn)行比較。因為放大器AMP1放大了電壓VRS，所以當(dāng)流經(jīng)傳感電阻器RS的電流I1大于預(yù)定值(誤差放大電壓VP高于參考電壓e5)時，比較器COMP1輸出高電平信號。
在誤差放大器ERA1中，電阻器R1和電阻器R2的連接點被連接到其反相輸入端。通過利用電阻器R1和電阻器R2對外部設(shè)備(例如電子設(shè)備)的電源電壓VCC分壓而得到的電壓V1被施加到誤差放大器ERA1的反相輸入端。在誤差放大器ERA1中，平滑電容器CS和比較器COMP1的第一非反相輸入端被連接到第一非反相輸入端，并且參考電壓e1被施加到第二非反相輸入端。該參考電壓e1的值被設(shè)置使得當(dāng)電壓e1的值等于被施加到反相輸入端的電壓V1的值時，電源電壓VCC的值變?yōu)槟繕?biāo)電壓值。
PWM比較器PWM1包括正側(cè)輸入端(+)和負(fù)側(cè)輸入端(-)，如圖1中所示。該正側(cè)輸入端(+)被連接到誤差放大器ERA1的輸出端(N3)。另一方面，負(fù)側(cè)輸入端(-)被連接到三角波振蕩器OSC1。三角波振蕩器OSC1輸出三角波信號VS。該三角波信號VS在指定的電壓值范圍(例如1.0V到2.0V)內(nèi)振蕩。
PWM比較器PWM1的輸出端(Q1)經(jīng)非反相輸出端(DH1)連接到主開關(guān)晶體管FET1的柵極。另一方面，PWM比較器PWM1的輸出端(*Q1)經(jīng)反相輸出端(DL1)被連接到同步側(cè)開關(guān)晶體管FET2的柵極。在本實施例中，輸出端(OUT1)被連接到外部設(shè)備(例如電子設(shè)備)。
第二DC-DC轉(zhuǎn)換器30包括主開關(guān)晶體管FET3、同步側(cè)開關(guān)晶體管FET4、扼流線圈L2和電容器C2。此外，控制部分50包括電阻器R3、R4、誤差放大器ERA2、開關(guān)SW1、三角波振蕩器OSC1和PWM比較器PWM2。
在主開關(guān)晶體管FET3中，輸入端(IN2)被連接到其漏極，使得DC輸入電壓VIN經(jīng)輸入端(IN2)施加于其漏極。主開關(guān)晶體管FET3的源極被連接到同步側(cè)開關(guān)晶體管FET4的漏極。同步側(cè)開關(guān)晶體管FET4的源極被接地。此外，主開關(guān)晶體管FET3的源極和同步側(cè)開關(guān)晶體管FET4的漏極被連接到扼流線圈L2。該扼流線圈L2被連接到輸出端(OUT2)。電容器C2被連接在輸出端(OUT2)和地之間。同時，根據(jù)本實施例，輸出端(OUT2)被連接到外部設(shè)備(例如電子設(shè)備)的PMOS晶體管的背柵極。
輸出端(OUT2)被連接到控制部分50的輸入端(FB2)。輸入端(FB2)經(jīng)串聯(lián)連接的電阻器R3、R4接地。在誤差放大器ERA2中，電阻器R3和電阻器R4的連接點被連接到其反相輸入端。通過利用電阻器R3、R4對PMOS晶體管的背柵極電壓VBGP進(jìn)行分壓而得到的電壓V2被施加到上述反相輸入端。
另一方面，開關(guān)SW1被連接到誤差放大器ERA2的非反相輸入端。參考電壓e1或參考電壓e2經(jīng)開關(guān)SW1施加到該非反相輸入端。當(dāng)參考電壓e2的值等于施加到反相輸入端的電壓V2時，電壓VBGP的值變?yōu)槟繕?biāo)電壓值，并且參考電壓e2被設(shè)置為比參考電壓e1大的值。
PWM比較器PWM2具有正側(cè)輸入端(+)和負(fù)側(cè)輸入端(-)。該正側(cè)輸入端(+)被連接到誤差放大器ERA2的輸出端(N4)。另一方面，像上述PWM比較器PWM1一樣，PWM比較器PWM2的負(fù)側(cè)輸入端(-)被連接到三角波振蕩器OSC1。
PWM比較器PWM2的輸出端(Q2)經(jīng)非反相輸出端(DH2)連接到主開關(guān)晶體管FET3的柵極。另一方面，PWM比較器PWM2的輸出端(*Q2)經(jīng)反相輸出端(DL2)連接到同步側(cè)開關(guān)晶體管FET4的柵極。
第三DC-DC轉(zhuǎn)換器40包括主開關(guān)晶體管FET5、同步側(cè)開關(guān)晶體管FET6、扼流線圈L3和電容器C3?？刂撇糠?0包括電阻器R5-R7、放大器AMP2、誤差放大器ERA3、開關(guān)SW2、三角波振蕩器OSC1和PWM比較器PWM3。
在主開關(guān)晶體管FET5中，輸入端(IN3)被連接到其漏極，以使得DC輸入電壓VIN經(jīng)輸入端(IN3)施加于其漏極。主開關(guān)晶體管FET5的源極被連接到同步側(cè)開關(guān)晶體管FET6的漏極。同步側(cè)開關(guān)晶體管FET6的源極被連接到輸出端(OUT3)。此外，主開關(guān)晶體管FET5的源極和同步側(cè)開關(guān)晶體管FET6的漏極被連接到扼流線圈L3。該扼流線圈L3被接地。電容器C3被連接在輸出端(OUT3)和地之間。根據(jù)本實施例，輸出端(OUT3)被連接到外部設(shè)備(例如電子設(shè)備)的NMOS晶體管的背柵極。
輸出端(OUT3)被連接到控制部分50的輸入端(FB3)。輸出端(OUT3)經(jīng)電阻器R5連接到放大器AMP2的反相輸入端。電壓V3被施加到該反相輸入端，電壓V3即經(jīng)電阻器R5反饋NMOS晶體管的背柵極電壓VBGN的結(jié)果。另一方面，放大器AMP2的非反相輸入端被接地。反饋電阻器R6被連接在放大器AMP2的輸出端(N5)和放大器AMP2的非反相輸入端之間，如圖1中所示。
放大器AMP2的輸出端(N5)經(jīng)電阻器R7連接到誤差放大器ERA3的反相輸入端。另一方面，開關(guān)SW2被連接到誤差放大器ERA3的非反相輸入端。地電壓或參考電壓e3經(jīng)開關(guān)SW2施加到該非反相輸入端。參考電壓e3的值被設(shè)置使得當(dāng)電壓e3的值等于施加到反相輸入端的電壓V4的值時，電壓VBGN的值變?yōu)槟繕?biāo)電壓值。
PWM比較器PWM3具有正側(cè)輸入端(+)和負(fù)側(cè)輸入端(-)。該正側(cè)輸入端(+)被連接到誤差放大器ERA3的輸出端(N6)。另一方面，像上述PWM比較器PWM1、PWM2一樣，負(fù)側(cè)輸入端(-)被連接到三角波振蕩器OSC1。
PWM比較器PWM3的輸出端(Q3)經(jīng)非反相輸出端(DH3)連接到主開關(guān)晶體管FET5的柵極。另一方面，PWM比較器PWM3的輸出端(*Q3)經(jīng)反相輸出端(DL3)連接到同步側(cè)開關(guān)晶體管FET6。
接下來，將參考圖1描述電源10的控制方法。第一DC-DC轉(zhuǎn)換器20通過交替通/斷晶體管FET1、FET2來控制電源電壓VCC的值。這個第一DC-DC轉(zhuǎn)換器20可以通過改變主開關(guān)晶體管FET1的導(dǎo)通時間TON和主開關(guān)晶體管FET1的關(guān)斷時間TOFF之間的比例(占空比)來將電源電壓VCC控制為DC輸入電壓VIN的目標(biāo)電壓值。根據(jù)本實施例，電源電壓VCC經(jīng)輸出端(OUT1)提供給外部設(shè)備。
輸入電壓VIN和電源電壓VCC之間的關(guān)系用如下表達(dá)式表示。
VCC＝{TON/(TON+TOFF)}×VIN其中TON/(TON+TOFF)占空比電阻器R1和R2對電源電壓VCC進(jìn)行分壓，并且分壓得到的電壓V1被輸入到誤差放大器ERA1。誤差放大器ERA1將電壓V1與參考電壓e1進(jìn)行比較，并且將誤差輸出電壓VOP1輸出到PWM比較器PWM1。該誤差輸出電壓VOP1通過反相放大參考電壓e1和電壓V1之間的誤差電壓而得到。
在PWM比較器PWM1中，誤差輸出電壓VOP1被輸入到正側(cè)輸入端(+)，并且三角波信號VS從三角波振蕩器OSC1輸入到負(fù)側(cè)輸入端(-)。PWM比較器PWM1將誤差輸出電壓VOP1與三角波信號VS的電壓值進(jìn)行比較。
如果誤差輸出電壓VOP1大于三角波信號VS的電壓值，則PWM比較器PWM1從輸出端(Q1)輸出高電平PWM信號。此時，PWM比較器PWM1從反相輸出端(*Q1)輸出低電平反相PWM信號。另一方面，如果誤差輸出電壓VOP1小于三角波信號VS的電壓值，則PWM比較器PWM1從輸出端(Q1)輸出低電平PWM信號。此時，PWM比較器PWM1從反相輸出端(*Q1)輸出高電平反相PWM信號。
如果電壓V1低于參考電壓e1，則誤差輸出電壓VOP1增大，使得PWM信號變?yōu)楦唠娖?TON)的時段延長。因此，上述占空比增大，從而電源電壓VCC升高。相反，如果電壓V1高于參考電壓e1，則誤差輸出電壓VOP1降低，使得PWM信號變?yōu)榈碗娖?TOFF)的時段延長。因而，上述占空比減小，從而電源電壓VCC下降。
PWM信號經(jīng)非反相輸出端(DH1)被輸入到主開關(guān)晶體管FET1的柵極。當(dāng)PWM信號為高電平時，主開關(guān)晶體管FET1導(dǎo)通，并且當(dāng)PWM信號為低電平時，主開關(guān)晶體管FET1關(guān)斷。此外，反相PWM信號經(jīng)反相輸出端(DL1)被輸入到同步側(cè)開關(guān)晶體管FET2的柵極。當(dāng)反相PWM信號為低電平時，同步側(cè)開關(guān)晶體管FET2關(guān)斷，并且當(dāng)反相PWM信號為高電平時，同步側(cè)開關(guān)晶體管FET2導(dǎo)通。當(dāng)PWM信號按預(yù)定的占空比在高電平和低電平之間重復(fù)地變化，并且同時反相PWM信號按預(yù)定的占空比在低電平和高電平之間重復(fù)地變化時，電源電壓VCC由目標(biāo)電壓控制，并經(jīng)輸出端(OUT1)提供到外部設(shè)備(例如電子設(shè)備)的電源端。
當(dāng)電源電壓VCC被提供到外部設(shè)備時，本實施例的第一DC-DC轉(zhuǎn)換器20的操作如下。當(dāng)?shù)谝籇C-DC轉(zhuǎn)換器20為外部設(shè)備提供電源電壓VCC時，電流I1流經(jīng)傳感電阻器RS，如圖1中所示。該電流I1產(chǎn)生傳感電阻器RS兩端之間的電壓VRS。然后，該電壓VRS被施加到放大器AMP1的反相輸入端和非反相側(cè)輸入端，如圖1中所示。該放大器AMP1具有緩沖器的功能。
根據(jù)本實施例，電源電壓VCC對應(yīng)于本發(fā)明的第一DC電壓，因為其是多個電壓(電源電壓VCC和背柵極電壓VBGP、VBGN)之中電源10提供給外部設(shè)備的那個電壓。電流I1對應(yīng)于本發(fā)明的輸出電流，因為該電流與外部設(shè)備的負(fù)載(未示出)相對應(yīng)地改變，并且從圖1中可知該電流與電源電壓VCC相關(guān)聯(lián)。此外，傳感電阻器RS對應(yīng)于本發(fā)明的電阻器器件，因為其傳導(dǎo)電流I1并將電流I1轉(zhuǎn)換成電壓VRS。根據(jù)本實施例，傳感電阻器RS和放大器AMP1對應(yīng)于本發(fā)明的檢測部分(電壓改變部分)。
放大器AMP1輸出誤差放大電壓VP。該誤差放大電壓VP的值與傳感電阻器RS兩端的電位之間的電位差(VRS)成比例，并且對應(yīng)于本發(fā)明的檢測值。誤差放大電壓VP被輸入到比較器COMP1的第二非反相輸入端。比較器COMP1將誤差放大電壓VP與參考電壓e5進(jìn)行比較。當(dāng)誤差放大電壓VP大于參考電壓e5時，該比較器COMP1輸出高電平信號。當(dāng)比較器COMP1輸出高電平信號時，電源電壓VCC被提供給外部設(shè)備，電流I1大于預(yù)定值，并且誤差放大電壓VP的值超過參考電壓e5的值。
另一方面，當(dāng)誤差輸出信號VP小于參考電壓e5時，比較器COMP1輸出低電平信號。當(dāng)比較器COMP1輸出低電平信號時，不向外部設(shè)備提供電源電壓，并且沒有電流I1流過。同時，比較器COMP1對應(yīng)于本發(fā)明的比較部分(電壓改變部分)，因為其將誤差放大電壓VP與參考電壓e5進(jìn)行比較，并且輸出高電平信號或低電平信號。
當(dāng)?shù)谝籇C-DC轉(zhuǎn)換器20的比較器COMP1輸出高電平信號時，第二DC-DC轉(zhuǎn)換器30的操作如下。像上述第一DC-DC轉(zhuǎn)換器20一樣，第二DC-DC轉(zhuǎn)換器30通過交替通/斷晶體管FET3、FET4來控制背柵極電壓VBGP的值。這里省略了對與第一DC-DC轉(zhuǎn)換器20相同的控制方法的描述。根據(jù)本實施例，背柵極電壓VBGP經(jīng)輸出端(OUT2)被提供給外部設(shè)備的PMOS晶體管的背柵極。
電阻器R3、R4對背柵極電壓VBGP進(jìn)行分壓，并且通過分壓得到的電壓V2被輸入到誤差放大器ERA2。當(dāng)開關(guān)SW1接收到從比較器COMP1輸出的高電平信號時，其被連接到端子T1。因此，參考電壓e1經(jīng)開關(guān)SW1施加到誤差放大器ERA2的非反相輸入端。
誤差放大器ERA2將電壓V2與參考電壓e1進(jìn)行比較，并將誤差輸出電壓輸出到PWM比較器PWM2。該誤差輸出電壓VOP2通過反相放大參考電壓e1與電壓V2之間的誤差電壓而得到。
在PWM比較器PWM2中，如圖1中所示，誤差輸出電壓VOP2被輸入到正側(cè)輸入端(+)，并且三角波信號VS被輸入到負(fù)側(cè)輸入端(-)。PWM比較器PWM2與上述PWM比較器PWM1的工作方式相同，使得背柵極電壓VBGP被控制為具有與電源電壓VCC相同的值，并且經(jīng)輸出端(OUT2)提供給PMOS晶體管的背柵極。參考電壓e1對應(yīng)于本發(fā)明的第一選擇電壓，因為背柵極電壓VBGP的電壓值被設(shè)置為基本上與電源電壓VCC(第一DC電壓)的電壓值相同。此外，電壓值為參考電壓e1的電源S1對應(yīng)于本發(fā)明的第一電源，因為其被用于將背柵極電壓VBGP的電壓值設(shè)置為基本上與電源電壓VCC的電壓值相同的值。
另一方面，當(dāng)?shù)谝籇C-DC轉(zhuǎn)換器20的比較器COMP1輸出低電平信號時，第DC-DC轉(zhuǎn)換器30的操作如下。當(dāng)開關(guān)SW1接收到低電平信號時，其被連接到端子T2。因此，參考電壓e2經(jīng)開關(guān)SW2施加到誤差放大器ERA2的非反相輸入端。參考電壓e2的值被設(shè)為大于參考電壓e1的值。同時，開關(guān)SW1對應(yīng)于本發(fā)明的第一改變部分(電壓改變部分)，因為當(dāng)開關(guān)SW1接收到高電平信號或低電平信號時，其被連接到端子T1或端子T2，從而使得其被連接到電源S1或電壓值為參考電壓e2的電源S2。
誤差放大器ERA2將電壓V2與參考電壓e2進(jìn)行比較，并將誤差輸出電壓VOP3輸出到PWM比較器PWM2。該誤差輸出電壓VOP3通過反相放大參考電壓e2和電壓V2之間的誤差電壓而得到。
在PWM比較器PWM2中，誤差輸出電壓VOP3被輸入到正側(cè)輸入端(+)，并且三角波信號VS被輸入到負(fù)側(cè)輸入端(-)。PWM比較器PWM2的工作方式與PWM比較器PWM1相同，使得背柵極電壓VBGP被控制為具有比電源電壓VCC大的值，并經(jīng)輸出端(OUT2)提供給PMOS晶體管的背柵極。這里，參考電壓e2對應(yīng)于本發(fā)明的第二選擇電壓，因為背柵極電壓VBGP的電壓值被預(yù)先設(shè)置為大于電源電壓VCC(第一DC電壓)的電壓值。此外，電壓值為參考電壓e2的電源S2對應(yīng)于本發(fā)明的第二電源，因為其被用于將背柵極電壓VBGP的電壓值設(shè)置為大于電源電壓VCC的電壓值的值。
當(dāng)?shù)谝籇C-DC轉(zhuǎn)換器20的比較器COMP1輸出高電平信號時，第三DC-DC轉(zhuǎn)換器40的操作如下。這里將省略對與第一和第二DC-DC轉(zhuǎn)換器20、30相同的控制方法的描述。像第一和第二DC-DC轉(zhuǎn)換器20、30一樣，第三DC-DC轉(zhuǎn)換器40通過交替通/斷晶體管FET5、FET6來控制背柵極電壓VBGN的值。根據(jù)本實施例，具有負(fù)電壓值的背柵極電壓VBGN經(jīng)輸出端(OUT3)被提供給外部設(shè)備的NMOS晶體管的背柵極。
當(dāng)開關(guān)SW2接收到從比較器COMP1輸出的高電平信號時，開關(guān)SW2被連接到端子T4。因此，參考電壓e3經(jīng)開關(guān)SW2施加到誤差放大器ERA3的非反相輸入端。
誤差放大器ERA3通過比較電壓V4和參考電壓e3將誤差輸出電壓VOP4輸出到PWM比較器PWM3。該誤差輸出電壓VOP4通過反相放大參考電壓e3和電壓V4之間的誤差電壓而得到。
在PWM比較器PWM3中，誤差輸出電壓VOP4被輸入到正側(cè)輸入端(+)，并且三角波信號VS被輸入到負(fù)側(cè)輸入端(-)。PWM比較器PWM3的工作方式與PWM比較器PWM1和PWM2相同，因此背柵極電壓VBGN被控制為具有目標(biāo)電壓值，并且經(jīng)輸出端(OUT3)提供給NMOS晶體管的背柵極。
另一方面，當(dāng)?shù)谝籇C-DC轉(zhuǎn)換器20的比較器COMP1輸出低電平信號時，第三DC-DC轉(zhuǎn)換器40的操作如下。當(dāng)開關(guān)SW2接收到低電平信號時，其被連接到端子T3。因此，地電壓經(jīng)開關(guān)SW2施加到誤差放大器ERA3的非反相輸入端。同時，開關(guān)SW2對應(yīng)于本發(fā)明的第二改變部分(電壓改變部分)，因為當(dāng)開關(guān)SW2接收到高電平信號或低電平信號時，其被連接到端子T3或端子T4以選擇地電壓或參考電壓e3。
誤差放大器ERA3將電壓V4與地電壓進(jìn)行比較，并將誤差輸出電壓VOP5輸出到PWM比較器PWM3。該誤差輸出電壓VOP5通過反相放大地電壓與電壓V4之間的誤差電壓而得到。
在PWM比較器PWM3中，誤差輸出電壓VOP5被輸入到正側(cè)輸入端(+)，并且三角波信號VS被輸入到負(fù)側(cè)輸入端(-)。PWM比較器PWM3的工作方式與PWM比較器PWM1和PWM2相同，使得背柵極電壓VBGN被控制為具有地電壓值，并且經(jīng)輸出端(OUT3)被提供給NMOS晶體管的背柵極。
<第一實施例的效果>
上述第一實施例的電源10及其控制電路利用傳感電阻器RS和放大器AMP1檢測電流I1，并利用比較器COMP1和開關(guān)SW1、SW2基于電流I1改變背柵極電壓VBGP、VBGN的值。根據(jù)本實施例，傳感電阻器RS和放大器AMP1檢測被提供給外部設(shè)備的電流I1，并且當(dāng)外部設(shè)備處于待機狀態(tài)時，利用比較器COMP和開關(guān)SW1將背柵極電壓VBGP控制為比電源電壓VCC大的值，以提高閾值電壓并防止漏電流流入PMOS晶體管，從而防止漏電流消耗功率并實現(xiàn)功率節(jié)省。
此外，當(dāng)外部設(shè)備處于工作狀態(tài)時，本實施例的電源10和控制電路利用比較器COMP1和開關(guān)SW1將背柵極電壓VBGP控制為與電源電壓VCC相同的值，從而與背柵極電壓VBGP的值被控制為大于電源電壓VCC的值的情況相比，可以減小PMOS晶體管的導(dǎo)通電阻，從而加快PMOS晶體管的工作速度，并且縮短PMOS晶體管的延遲時間。
根據(jù)本實施例的電源10的控制方法，檢測電流I1，并基于電流I1改變背柵極電壓VBGP、VBGN的值。根據(jù)本實施例，檢測被提供給外部設(shè)備的電流I1，并且當(dāng)外部設(shè)備處于待機狀態(tài)時，將背柵極電壓VBGP的值控制為比電源電壓VCC的值大的值，以提高閾值電壓，防止漏電流流入PMOS晶體管，從而防止漏電流消耗功率并且實現(xiàn)功率節(jié)省。
此外，根據(jù)本實施例的電源10的控制方法，當(dāng)外部設(shè)備處于工作狀態(tài)時，背柵極VBGP的值被控制為基本上與電源電壓VCC相同的值，從而與背柵極電壓VBGP的值被控制為大于電源電壓VCC的值的情況相比，可以減小PMOS晶體管的導(dǎo)通電阻，從而加快PMOS晶體管的工作速度，并且縮短PMOS晶體管的延遲時間。
本實施例的電源10及其控制電路從預(yù)先設(shè)置的參考電壓e1-e3中選擇用于設(shè)置背柵極電壓VBGP、VBGN的參考電壓，該選擇基于比較器COMP1將通過放大傳感電阻器RS的兩端之間的電位差(VRS)而得到的電壓(誤差放大電壓VP)與參考電壓e5或軟啟動電容器CS的電壓進(jìn)行比較而得到的比較結(jié)果。根據(jù)本實施例，在比較器COMP1的每次比較中，開關(guān)SW1、SW2可以從參考電壓e1-e3中選擇用于設(shè)置背柵極電壓VBGP、VBGN的參考電壓，以優(yōu)化被選擇的參考電壓，來改變閾值電壓。
此外，根據(jù)本實施例的電源10及其控制電路，在比較器COMP1的每次比較中，開關(guān)SW1、SW2從參考電壓e1-e3中選擇用于設(shè)置背柵極電壓VBGP、VBGN的參考電壓，并且可以優(yōu)化被選擇的參考電壓，以減小PMOS晶體管和NMOS晶體管的導(dǎo)通電阻，并加快PMOS晶體管和NMOS晶體管的工作速度。
此外，根據(jù)本實施例的電源10的控制方法，從預(yù)先設(shè)置的參考電壓e1-e3中選擇用于設(shè)置背柵極電壓VBGP、VBGN的參考電壓，該選擇基于將通過放大源自于電流I1的電位差(VRS)而得到的電壓(誤差放大電壓VP)與參考電壓e5進(jìn)行比較得到的結(jié)果。根據(jù)本實施例，在每次將誤差放大電壓VP與參考電壓e5或軟啟動電容器CS的電壓進(jìn)行比較時，從參考電壓e1-e3中選擇用于設(shè)置背柵極電壓VBGP、VBGN的參考電壓，并且可以優(yōu)化被選擇的參考標(biāo)準(zhǔn)，以改變閾值電壓。
此外，根據(jù)本實施例的電源10的控制方法，在每次將誤差放大電壓VP與參考電壓e5或軟啟動電容器CS的電壓進(jìn)行比較時，從參考電壓e1-e3中選擇用于設(shè)置背柵極電壓VBGP、VBGN的參考電壓，并且可以優(yōu)化被選擇的標(biāo)準(zhǔn)電壓，以減小PMOS晶體管和NMOS晶體管的導(dǎo)通電阻，并加快PMOS晶體管和NMOS晶體管的工作速度。
第一實施例的電源10包括用于傳導(dǎo)電流以轉(zhuǎn)換成電壓VRS的電阻器器件RS以及被轉(zhuǎn)換為電壓VRS的電流I1被輸入到其中的放大器AMP1。根據(jù)本實施例，電流I1可以被利用簡單的結(jié)構(gòu)(電阻器器件RS)轉(zhuǎn)換成電壓VRS，并且通過放大器AMP1(緩沖器)提高輸入阻抗。因此，不會發(fā)生電流I1流入放大器AMP1的情況，從而可以準(zhǔn)確地檢測流到外部設(shè)備的電流。
此外，本實施例的電源10的控制電路具有放大器AMP1，由電壓VRS轉(zhuǎn)換的電流I1的值被輸入放大器AMP1。因為在本實施例中，通過放大器AMP1(緩沖器)提高了輸入阻抗，所以可以防止電流I1流入放大器AMP1。
當(dāng)在第一實施例的電源10及其控制電路中基于比較器COMP1的比較結(jié)果判定通過放大傳感電阻器RS的兩端之間的電位差(VRS)得到的電壓(誤差放大電壓VP)大于參考電壓e5的值時，開關(guān)SW1被連接到端子T1以選擇參考電壓e1。根據(jù)本實施例，當(dāng)外部設(shè)備處于工作狀態(tài)時(其中流經(jīng)電阻器RS的電流I1大于預(yù)定值，并且誤差放大電壓VP大于參考電壓e5)，背柵極電壓VBGP的值可以被設(shè)置為基本上與電源電壓VCC相同的值，從而與背柵極電壓VBGP的值被設(shè)置為大于電源電壓VCC的值的情況相比，減小了PMOS的導(dǎo)通電阻，從而加快了PMOS晶體管的工作速度，并且縮短了PMOS晶體管的延遲時間。
根據(jù)本實施例的電源10及其控制電路，當(dāng)基于比較器COMP1的比較結(jié)果判定誤差放大電壓VP小于參考電壓e5的值時，開關(guān)SW1被連接到端子T2以選擇參考電壓e2。根據(jù)本實施例，當(dāng)外部設(shè)備處于待機狀態(tài)時(其中沒有電流I1流經(jīng)電阻器RS，并且誤差放大電壓VP小于參考電壓e5)，背柵極電壓VBGP的值被設(shè)置為比電源電壓VCC的值大的值，從而與背柵極電壓VBGP的值被設(shè)置為基本上與電源電壓VCC相同的值的情況相比，提高了閾值電壓，從而防止了漏電流流入PMOS晶體管中，以減少漏電流所引起的功率消耗，并實現(xiàn)功率節(jié)省。
此外，根據(jù)本實施例的電源10的控制方法，當(dāng)基于將誤差放大電壓VP與參考電壓e5的值進(jìn)行比較得到的結(jié)果判定誤差放大電壓VP大于參考電壓e5的值時，選擇參考電壓e1。根據(jù)本實施例，誤差放大電壓VP變?yōu)榇笥趨⒖茧妷篹5的值，并且當(dāng)外部設(shè)備處于工作狀態(tài)時，背柵極電壓VBGP的值被設(shè)置為基本上與電源電壓VCC的值相同，從而與背柵極電壓VBGP的值被設(shè)置為大于電源電壓VCC的值的情況相比，減小了PMOS晶體管的導(dǎo)通電阻，從而加快了PMOS晶體管的工作速度，并且縮短了PMOS晶體管的延遲時間。
此外，根據(jù)本實施例的電源10的控制方法，當(dāng)判定誤差放大電壓VP小于參考電壓e5的值時，選擇參考電壓e2。根據(jù)本實施例，誤差放大電壓VP變?yōu)樾∮趨⒖茧妷篹5，并且當(dāng)外部設(shè)備處于待機狀態(tài)時，背柵極電壓VBGP的值被設(shè)置為比電源電壓VCC的值大的值，從而與背柵極電壓VBGP的值被設(shè)置為與電源電壓VCC相同的值的情況相比，提高了閾值電壓，從而防止了任何漏電流流入PMOS晶體管，并且減少了由漏電流引起的功率消耗以實現(xiàn)功率節(jié)省。
根據(jù)第一實施例的電源10及其控制電路，當(dāng)背柵極電壓VBGP被利用參考電壓e1(第一選擇電壓)設(shè)置為基本上與電源電壓VCC相同的值時，與電壓值被設(shè)置為大于電源電壓VCC的值的情況相比，當(dāng)外部設(shè)備處于工作狀態(tài)時，可以減小PMOS晶體管的導(dǎo)通電阻，從而加快PMOS晶體管的工作速度，并且縮短PMOS晶體管的延遲時間。
根據(jù)本實施例的電源10及其控制電路，當(dāng)背柵極電壓VBGP被利用參考電壓e2(第二選擇電壓)設(shè)置為大于電源電壓VCC的值時，與電壓值被設(shè)置為基本上與電源電壓VCC相同的值的情況相比，當(dāng)外部設(shè)備處于待機狀態(tài)時，閾值電壓可以被設(shè)置為更高的值，從而防止了任何漏電流流入PMOS晶體管，并減少了由漏電流引起的功率消耗，以實現(xiàn)功率節(jié)省。
此外，根據(jù)本實施例的電源10的控制方法，如果背柵極電壓被利用參考電壓e1(第一選擇電壓)進(jìn)行設(shè)置，并且當(dāng)外部設(shè)備處于工作狀態(tài)時背柵極電壓被輸出到PMOS晶體管的背柵極，則與大于電源電壓VCC的電壓被輸出到背柵極的情況相比，可以減小PMOS晶體管的導(dǎo)通電阻，從而加快PMOS晶體管的工作速度，并且縮短PMOS晶體管的延遲時間。
此外，根據(jù)本實施例的電源10的控制方法，如果當(dāng)背柵極電壓被利用參考電壓e2(第二選擇電壓)進(jìn)行設(shè)置并且外部設(shè)備處于待機狀態(tài)時背柵極電壓被輸出到PMOS晶體管的背柵極，則與小于電源電壓VCC的電壓被輸出到背柵極的情況相比，閾值電壓可以被設(shè)置為更高的值，從而防止任何漏電流流入PMOS晶體管，并且抑制由漏電流引起的功率消耗以實現(xiàn)功率節(jié)省。
根據(jù)第一實施例的電源10及其控制電路，當(dāng)基于比較器COMP1的比較結(jié)果判定通過放大傳感電阻器RS兩端之間的電位差(VRS)而得到的電壓(誤差放大電壓VP)大于參考電壓e5的值時，開關(guān)SW2被連接到端子T3以選擇地電壓。根據(jù)本實施例，如果流經(jīng)電阻器RS的電流I1超過預(yù)定值并且誤差放大電壓VP變得大于參考電壓e5，則背柵極電壓VBGN的值被設(shè)置為地電壓，從而與背柵極電壓VBGN的值不被設(shè)置為地電壓的情況相比，當(dāng)外部設(shè)備處于工作狀態(tài)時可以減小NMOS晶體管的導(dǎo)通電阻，從而加快NMOS晶體管的工作速度，并且縮短NMOS晶體管的延遲時間。
根據(jù)本實施例的電源10及其控制電路，當(dāng)基于比較器COMP1的比較結(jié)果判定誤差放大電壓VP小于參考電壓e5的值時，開關(guān)SW2被連接到端子T4以選擇參考電壓e3。根據(jù)本實施例，當(dāng)沒有電流I1流經(jīng)電阻器RS從而誤差放大電壓VP變得小于參考電壓e5的值時，背柵極電壓VBGN的值被設(shè)置為比開關(guān)被連接到端子T3時的值小的值(絕對值變大)，因此與背柵極電壓VBGN的值被設(shè)置為地電壓的情況相比，當(dāng)外部設(shè)備處于待機狀態(tài)時可以提高閾值電壓，從而防止任何漏電流流入NMOS晶體管，并且減小由漏電流引起的功率消耗以實現(xiàn)功率節(jié)省。
根據(jù)第一實施例的電源10及其控制電路，當(dāng)背柵極電壓VBGN被利用地電壓進(jìn)行設(shè)置從而其電壓值為地電壓值時，與其電壓值不被設(shè)置為地電壓值的情況相比，當(dāng)外部設(shè)備處于工作狀態(tài)時可以減小NMOS晶體管的導(dǎo)通電阻，從而加快NMOS晶體管的工作速度，并且縮短NMOS晶體管的延遲時間。
此外，根據(jù)本實施例的電源10及其控制電路，如果背柵極電壓VBGN的電壓值被利用參考電壓e3設(shè)置為比使用地電壓時的值小的值(其絕對值較大)，則與背柵極電壓VBGN被設(shè)置為地電壓的情況相比，當(dāng)外部設(shè)備處于待機狀態(tài)時閾值電壓可以被設(shè)置為更高的值，從而防止任何漏電流流入NMOS晶體管，并且抑制由漏電流引起的功率消耗以實現(xiàn)功率節(jié)省。
根據(jù)本實施例的電源10的控制方法，如果背柵極電壓VBGN被利用地電壓進(jìn)行設(shè)置并且當(dāng)外部設(shè)備處于工作狀態(tài)時背柵極電壓VBGN被輸出到NMOS晶體管的背柵極，則與利用參考電壓e3設(shè)置的背柵極電壓VBGN被輸出到NMOS晶體管的背柵極的情況相比，可以減小NMOS晶體管的導(dǎo)通電阻，從而加快NMOS晶體管的工作速度，并且縮短NMOS晶體管的延遲時間。
根據(jù)本實施例的電源10的控制方法，如果背柵極電壓VBGN被利用參考電壓e3進(jìn)行設(shè)置并且當(dāng)外部設(shè)備處于待機狀態(tài)時背柵極電壓VBGN被輸出到NMOS晶體管的背柵極，則與背柵極電壓被利用地電壓進(jìn)行設(shè)置并且該背柵極電壓被輸出到NMOS晶體管的背柵極的情況相比，閾值電壓可以被設(shè)置為更高的值，從而防止任何漏電流流入NMOS晶體管，并且抑制由漏電流引起的功率消耗以實現(xiàn)功率節(jié)省。
<第二實施例>
將參考圖2描述本發(fā)明的第二實施例。圖2是第二實施例的電源10A的電路結(jié)構(gòu)示圖。省略了對與第一實施例相同的結(jié)構(gòu)的描述，并且相同的組件使用了相同的標(biāo)號。在第二DC-DC轉(zhuǎn)換器30中，如圖2中所示，參考電壓e2或參考電壓e7經(jīng)開關(guān)SW1施加到誤差放大器ERA2的非反相輸入端。該參考電壓e7的值被設(shè)置為與參考電壓e1相同的值。
在第三DC-DC轉(zhuǎn)換器40中，如圖2中所示，參考電壓e8或參考電壓e9經(jīng)開關(guān)SW2施加到誤差放大器ERA3的非反相輸入端。參考電壓e8的值被設(shè)置為小于參考電壓e1的值。此外，參考電壓e9的值被設(shè)置為大于參考電壓e8的值。
如果第一DC-DC轉(zhuǎn)換器20的比較器COMP1輸出高電平信號，則第二DC-DC轉(zhuǎn)換器30的操作如下。當(dāng)開關(guān)SW1接收到高電平信號時，其被連接到端子T11。因此，參考電壓e7經(jīng)開關(guān)SW1施加到誤差放大器ERA2的非反相輸入端。
誤差放大器ERA2將電壓V2與參考電壓e7進(jìn)行比較，并將誤差輸出信號VOP21輸出到PWM比較器PWM2。該誤差輸出信號VOP21通過反相放大參考電壓e7與電壓V2之間的誤差電壓而得到。
根據(jù)本實施例，PWM比較器PWM2的工作方式與第一實施例相同，從而背柵極電壓VBGP被控制為具有基本上與電源電壓VCC相同的值，并且經(jīng)輸出端(OUT2)被提供給PMOS晶體管的背柵極。這里，參考電壓e7對應(yīng)于本發(fā)明的第一選擇電壓，因為背柵極電壓VBGP的值被設(shè)置為基本上與電源電壓VCC(第一DC電壓)的值相同的值。電壓值為參考電壓e7的電源S7對應(yīng)于本發(fā)明的第一電源，因為背柵極電壓VBGP的值被設(shè)置為基本上與電源電壓VCC的值相同的值。
另一方面，當(dāng)開關(guān)SW1接收到低電平信號時，其被連接到端子T2。因此，參考電壓e2經(jīng)開關(guān)SW1被施加到誤差放大器ERA2的非反相輸入端。根據(jù)本實施例，PWM比較器PWM2的工作方式與第一實施例相同，從而背柵極電壓VBGP被控制為具有比電源電壓VCC大的值，并且經(jīng)輸出端(OUT2)被提供給PMOS晶體管的背柵極。
如果第一DC-DC轉(zhuǎn)換器20的比較器COMP1輸出高電平信號，則第三DC-DC轉(zhuǎn)換器40的操作如下。當(dāng)開關(guān)SW2接收到高電平信號時，其被連接到端子T13。因此，參考電壓e8經(jīng)開關(guān)SW2被施加到誤差放大器ERA3的非反相輸入端。
誤差放大器ERA3將電壓V4與參考電壓e8進(jìn)行比較，并將誤差輸出信號VOP41輸出到PWM比較器PWM3。該誤差輸出信號VOP41通過反相放大參考電壓e8與電壓V4之間的誤差電壓而得到。
根據(jù)本實施例，PWM比較器PWM3的工作方式與第一實施例相同，從而具有負(fù)電壓值的背柵極電壓VBGN被控制為具有小于電源電壓VCC和地電壓的值，并且通過輸出端(OUT3)提供給NMOS晶體管的背柵極。參考電壓e8對應(yīng)于本發(fā)明的第三選擇電壓，因為背柵極電壓VBGN的電壓值被設(shè)置為比電源電壓VCC(第一DC電壓)的值和地電壓值小的值。電壓值為參考電壓e8的電源S8對應(yīng)于本發(fā)明的第三電源，因為背柵極電壓VBGN的電壓值被設(shè)置為比電源電壓VCC的值和地電壓值小的值。
另一方面，當(dāng)開關(guān)SW2接收到低電平信號時，其被連接到端子T14。因此，參考電壓e9經(jīng)開關(guān)SW2施加到誤差放大器ERA3的非反相輸入端。
誤差放大器ERA3將電壓V4與參考電壓e9進(jìn)行比較，并將誤差輸出信號VOP42輸出到PWM比較器PWM3。該誤差輸出信號VOP42通過反相放大參考電壓e9與電壓V4之間的誤差電壓而得到。
根據(jù)本實施例，PWM比較器PWM3的工作方式與第一實施例相同，從而具有負(fù)電壓值的背柵極電壓VBGN經(jīng)輸出端(OUT3)被施加到NMOS晶體管的背柵極。參考電壓e9對應(yīng)于本發(fā)明的第四選擇電壓，因為其被設(shè)置使得背柵極電壓VBGN的絕對電壓值變得大于開關(guān)SW2被連接到端子T13時的值。同時，電壓值為參考電壓e9的電源S9對應(yīng)于本發(fā)明的第四電源，因為背柵極電壓VBGN的絕對電壓值被用于建立比使用參考電壓e8時的值大的值。
<第二實施例的效果>
根據(jù)上述第二實施例的電源10A及其控制電路，當(dāng)基于比較器COMP1的比較結(jié)果判定通過放大傳感電阻器RS的兩端之間的電位差(VRS)而得到的電壓(誤差放大電壓VP)大于參考電壓e5的值時，開關(guān)SW1被連接到端子T11以選擇參考電壓e7。根據(jù)本實施例，流經(jīng)電阻器RS的電流I1大于預(yù)定值，所以誤差放大電壓VP變得大于參考電壓e5，并且當(dāng)外部設(shè)備處于工作狀態(tài)時，背柵極電壓VBGP的值被設(shè)置為基本上與電源電壓VCC的值相同的值，因此與背柵極電壓VBGP的值被設(shè)置為大于電源電壓VCC的值的情況相比，可以減小PMOS晶體管的導(dǎo)通電阻，從而加快PMOS晶體管的工作速度，并且縮短PMOS晶體管的延遲時間。
此外，根據(jù)本實施例的電源10A的控制方法，當(dāng)基于將誤差放大電壓VP與參考電壓e5的值進(jìn)行比較的結(jié)果判定誤差放大電壓VP大于參考電壓e5的值時，選擇參考電壓e7。根據(jù)本實施例，誤差放大電壓VP變得大于參考電壓e5，并且當(dāng)外部設(shè)備處于工作狀態(tài)時背柵極電壓VBGP的值被設(shè)置為與電源電壓VCC相同的值，因此與背柵極電壓VBGP的值被設(shè)置為大于電源電壓VCC的值的情況相比，可以減小PMOS晶體管的導(dǎo)通電阻，從而加快PMOS晶體管的工作速度，并且縮短PMOS晶體管的延遲時間。
根據(jù)第二實施例的電源10A及其控制電路，當(dāng)基于比較器COMP1的比較結(jié)果判定通過放大傳感電阻器RS兩端之間的電位差(VRS)而得到的電壓(誤差放大電壓VP)大于參考電壓e5的值時，開關(guān)SW2被連接到端子T13以選擇參考電壓e8。根據(jù)該實施例，當(dāng)流經(jīng)電阻器RS的電流I1超過預(yù)定值從而誤差放大電壓VP變得大于參考電壓e5的值時，背柵極電壓VBGN被設(shè)置為小于電源電壓VCC和地電壓的值，因此與背柵極電壓VBGN的值被設(shè)置為大于電源電壓VCC和地電壓的值的情況相比，當(dāng)外部設(shè)備處于工作狀態(tài)時可以減小NMOS晶體管的導(dǎo)通電阻，從而加快NMOS晶體管的工作速度，并且縮短NMOS晶體管的延遲時間。
此外，根據(jù)本實施例的電源10A及其控制電路，當(dāng)基于比較器COMP1的比較結(jié)果判定誤差放大電壓VP小于參考電壓e5的值時，開關(guān)SW2被連接到端子T14以選擇參考電壓e9。根據(jù)本實施例，當(dāng)沒有電流I1流經(jīng)電阻器RS從而誤差放大電壓VP變得小于參考電壓e5時，背柵極電壓VBGN的值被設(shè)置為大于開關(guān)SW2被連接到端子T13時的值，因此與開關(guān)SW2被連接到端子T13的情況相比可以增大閾值電壓，從而防止任何漏電流流入NMOS晶體管，并且抑制當(dāng)外部設(shè)備處于待機狀態(tài)時由漏電流引起的功率消耗以，因此可以實現(xiàn)功率節(jié)省。
根據(jù)第二實施例的電源10A及其控制電路，如果背柵極電壓VBGN被利用參考電壓e8(第三選擇電壓)設(shè)置為小于電源電壓VCC和地電壓的值，則與電壓值被設(shè)置為大于電源電壓VCC和地電壓的值的情況相比，當(dāng)外部設(shè)備處于工作狀態(tài)時可以減小NMOS晶體管的導(dǎo)通電阻，從而加快NMOS晶體管的工作速度，并且縮短NMOS晶體管的延遲時間。
此外，根據(jù)本實施例的電源10A及其控制電路，如果背柵極電壓VBGN的絕對電壓值被利用參考電壓e9(第四選擇電壓)設(shè)置為大于使用參考電壓e8時的值，則與背柵極電壓VBGN被利用參考電壓e8設(shè)置的情況相比，當(dāng)外部設(shè)備處于待機狀態(tài)時閾值電壓可以被設(shè)置為較大的值，從而防止任何漏電流流入NMOS晶體管并且抑制由漏電流引起的功率消耗。
根據(jù)本實施例的電源10A的控制方法，如果背柵極電壓VBGN被利用參考電壓e8(第三選擇電壓)進(jìn)行設(shè)置并且當(dāng)外部設(shè)備處于工作狀態(tài)時背柵極電壓VBGN被輸出到NMOS晶體管的背柵極，則與大于電源電壓VCC和地電壓的電壓值被輸出到NMOS晶體管的背柵極的情況相比，可以減小NMOS晶體管的導(dǎo)通電阻，從而加快NMOS晶體管的工作速度，并且縮短NMOS晶體管的延遲時間。
此外，根據(jù)本實施例的電源10A的控制方法，如果背柵極電壓VBGN被利用參考電壓e9(第四選擇電壓)進(jìn)行設(shè)置并且當(dāng)外部設(shè)備處于待機狀態(tài)時背柵極電壓VBGN被輸出到NMOS晶體管的背柵極，則與背柵極電壓被利用參考電壓e8(第三選擇電壓)進(jìn)行設(shè)置并且背柵極電壓被輸出到NMOS晶體管的背柵極的情況相比，閾值電壓可以被設(shè)置為較大的值，從而防止任何漏電流流入NMOS晶體管并且抑制由漏電流引起的功率消耗以實現(xiàn)功率節(jié)省。
本發(fā)明不局限于上述實施例，而是可以通過在不脫離本發(fā)明的精神的范圍內(nèi)修改其部分結(jié)構(gòu)來執(zhí)行。在第二實施例的電源10A及其控制電路中，參考電壓e7的值不僅被設(shè)置為與參考電壓e7相同的值，而且是大于參考電壓e1的值且小于參考電壓e2的值的值。同時，上述實施例的電源10、10A的控制部分50可以由單個半導(dǎo)體芯片或多個半導(dǎo)體芯片構(gòu)成。此外，電源10、10A可以由單個半導(dǎo)體芯片或多個半導(dǎo)體芯片構(gòu)成。此外，電子設(shè)備可以利用包括控制部分和DC-DC轉(zhuǎn)換器的電源。
根據(jù)本發(fā)明的電源控制電路、電源及控制方法，因為檢測了多個DC電壓中與第一DC電壓相關(guān)的輸出電流并且基于檢測到的輸出電流建立了除第一DC電壓之外的至少一個DC電壓，所以如果檢測與半導(dǎo)體器件的電源電壓(第一DC電壓)的值相關(guān)的輸出電流并且適當(dāng)?shù)馗淖儽惠敵龅桨雽?dǎo)體器件的背柵極電壓(DC電壓)，則可以增大閾值電壓，從而防止任何漏電流流入半導(dǎo)體器件，并且抑制由漏電流引起的功率消耗以實現(xiàn)功率節(jié)省。
此外，根據(jù)本發(fā)明的電源控制電路、電源及控制方法，如果適當(dāng)?shù)馗淖冚敵龅桨雽?dǎo)體器件的背柵極電壓(DC電壓)，則與背柵極電壓的變化相對應(yīng)，可以減小半導(dǎo)體器件的導(dǎo)通電阻，從而加快半導(dǎo)體器件的工作速度，并且縮短半導(dǎo)體器件的延遲時間。
本申請基于2006年3月17日提交的在先日本專利申請No.2006-74777，并要求該專利申請的優(yōu)先權(quán)，該專利申請的全部內(nèi)容都被通過引用結(jié)合于此。
權(quán)利要求
1.一種用于輸出各自具有不同電壓值的多個直流電壓的電源控制電路，包括電壓改變部分，其檢測與所述多個直流電壓之一的第一直流電壓相關(guān)的輸出電流，并基于所述檢測到的輸出電流建立除所述第一直流電壓之外的至少一個直流電壓。
2.根據(jù)權(quán)利要求1所述的電源控制電路，其中所述電壓改變部分包括檢測部分，用于檢測所述輸出電流；比較部分，用于輸出在所述檢測部分的檢測值和參考電壓值之間進(jìn)行比較的結(jié)果；以及選擇部分，用于基于所述比較結(jié)果從預(yù)先設(shè)置的多個設(shè)置電壓中選擇用于設(shè)置至少一個直流電壓的設(shè)置電壓。
3.根據(jù)權(quán)利要求2所述的電源控制電路，其中所述檢測部分包括緩沖器，被轉(zhuǎn)換為電壓的所述輸出電流值被輸入所述緩沖器中以輸出所述檢測值。
4.根據(jù)權(quán)利要求2所述的電源控制電路，其中所述預(yù)先設(shè)置的多個設(shè)置電壓包括被設(shè)置為所述第一直流電壓的第一選擇電壓和被設(shè)置為比所述第一選擇電壓的電壓值大的值的第二選擇電壓；提供了用于提供所述第一選擇電壓的第一電源和用于提供所述第二選擇電壓的第二電源；所述選擇部分包括被連接到所述第一電源和所述第二電源中的任一個的第一改變部分；并且當(dāng)基于所述比較結(jié)果判定所述檢測值大于所述參考電壓值時，所述選擇部分通過將所述第一改變部分連接到所述第一電源來選擇所述第一選擇電壓，而當(dāng)基于所述比較結(jié)果判定所述檢測值小于所述參考電壓值時，所述選擇部分通過將所述第一改變部分連接到所述第二電源來選擇所述第二選擇電壓。
5.根據(jù)權(quán)利要求4所述的電源控制電路，其中所述第一直流電壓是要被輸出到P型半導(dǎo)體器件的電源端的電源電壓，并且具有由所述第一選擇電壓和所述第二選擇電壓設(shè)置的電壓值的直流電壓是被輸出到所述P型半導(dǎo)體器件的背柵極的背柵極電壓。
6.根據(jù)權(quán)利要求2所述的電源控制電路，其中所述預(yù)先設(shè)置的多個設(shè)置電壓包括被設(shè)置為比所述第一直流電壓的電壓值較小的值的第三選擇電壓和被設(shè)置為比所述第三選擇電壓的電壓值大的值的第四選擇電壓；提供了用于提供所述第三選擇電壓的第三電源和用于提供所述第四選擇電壓的第四電源；所述選擇部分包括被連接到所述第三電源和所述第四電源中的任一個的第二改變部分；并且當(dāng)基于所述比較結(jié)果判定所述檢測值大于所述參考電壓值時，所述選擇部分通過將所述第二改變部分連接到所述第三電源來選擇所述第三選擇電壓，而當(dāng)基于所述比較結(jié)果判定所述檢測值小于所述參考電壓值時，所述選擇部分通過將所述第二改變部分連接到所述第四電源來選擇所述第四選擇電壓。
7.根據(jù)權(quán)利要求6所述的電源控制電路，其中所述第一直流電壓是要被輸出到N型半導(dǎo)體器件的電源端的電源電壓，并且具有由所述第三選擇電壓和所述第四選擇電壓設(shè)置的電壓值的直流電壓是被輸出到所述N型半導(dǎo)體器件的背柵極的背柵極電壓。
8.一種用于輸出各自具有不同電壓值的多個直流電壓的電源，包括電壓改變部分，其檢測與所述多個直流電壓之一的第一直流電壓相關(guān)的輸出電流，并基于所述檢測到的輸出電流建立除所述第一直流電壓之外的至少一個直流電壓。
9.根據(jù)權(quán)利要求8所述的電源，其中所述電壓改變部分包括檢測部分，用于檢測所述輸出電流；比較部分，用于輸出在所述檢測部分的檢測值和參考電壓值之間進(jìn)行比較的結(jié)果；以及選擇部分，用于基于所述比較結(jié)果從預(yù)先設(shè)置的多個設(shè)置電壓中選擇用于設(shè)置至少一個直流電壓的設(shè)置電壓。
10.根據(jù)權(quán)利要求9所述的電源，其中所述檢測部分包括電阻器器件，用于傳導(dǎo)所述輸出電流以轉(zhuǎn)換為電壓；以及緩沖器，由所述電阻器件轉(zhuǎn)換為電壓的所述輸出電流值被輸入到所述緩沖器中以輸出所述檢測結(jié)果。
11.根據(jù)權(quán)利要求9所述的電源，其中所述預(yù)先設(shè)置的多個設(shè)置電壓包括被設(shè)置為所述第一直流電壓的第一選擇電壓和被設(shè)置為比所述第一選擇電壓的電壓值大的值的第二選擇電壓；提供了用于提供所述第一選擇電壓的第一電源和用于提供所述第二選擇電壓的第二電源；所述選擇部分包括被連接到所述第一電源和所述第二電源中的任一個的第一改變部分；并且當(dāng)基于所述比較結(jié)果判定所述檢測值大于所述參考電壓值時，所述選擇部分通過將所述第一改變部分連接到所述第一電源來選擇所述第一選擇電壓，而當(dāng)基于所述比較結(jié)果判定所述檢測值小于所述參考電壓值時，所述選擇部分通過將所述第一改變部分連接到所述第二電源來選擇所述第二選擇電壓。
12.根據(jù)權(quán)利要求11所述的電源，其中所述第一直流電壓是要被輸出到P型半導(dǎo)體器件的電源端的電源電壓，并且具有由所述第一選擇電壓和所述第二選擇電壓設(shè)置的電壓值的直流電壓是被輸出到所述P型半導(dǎo)體器件的背柵極的背柵極電壓。
13.根據(jù)權(quán)利要求9所述的電源，其中所述預(yù)先設(shè)置的多個設(shè)置電壓包括被設(shè)置為比所述第一直流電壓的電壓值小的值的第三選擇電壓和被設(shè)置為比所述第三選擇電壓的電壓值大的值的第四選擇電壓；提供了用于提供所述第三選擇電壓的第三電源和用于提供所述第四選擇電壓的第四電源；所述選擇部分包括被連接到所述第三電源和所述第四電源中的任一個的第二改變部分；并且當(dāng)基于所述比較結(jié)果判定所述檢測值大于所述參考電壓值時，所述選擇部分通過將所述第二改變部分連接到所述第三電源來選擇所述第三選擇電壓，而當(dāng)基于所述比較結(jié)果判定所述檢測值小于所述參考電壓值時，所述選擇部分通過將所述第二改變部分連接到所述第四電源來選擇所述第四選擇電壓。
14.根據(jù)權(quán)利要求13所述的電源，其中所述第一直流電壓是要被輸出到N型半導(dǎo)體器件的電源端的電源電壓，并且具有由所述第三選擇電壓和所述第四選擇電壓設(shè)置的電壓值的直流電壓是被輸出到所述N型半導(dǎo)體器件的背柵極的背柵極電壓。
15.一種用于輸出各自具有不同電壓值的多個直流電壓的電源控制方法，包括以下步驟檢測與所述多個直流電壓之一的第一直流電壓相關(guān)的輸出電流；以及基于所述檢測到的輸出電流建立除所述第一直流電壓之外的至少一個直流電壓。
16.根據(jù)權(quán)利要求15所述的電源控制方法，其中檢測所述輸出電流；輸出在來自于所述輸出電流的檢測值與所述參考電壓值之間進(jìn)行比較的結(jié)果；并且基于所述比較的結(jié)果從所述預(yù)先設(shè)置的多個設(shè)置電壓中選擇用于設(shè)置至少一個直流電壓的設(shè)置電壓。
17.根據(jù)權(quán)利要求16所述的電源控制方法，其中所述預(yù)先設(shè)置的多個設(shè)置電壓包括被設(shè)置為所述第一直流電壓的第一選擇電壓和被設(shè)置為比所述第一選擇電壓的電壓值大的值的第二選擇電壓，并且當(dāng)基于所述比較結(jié)果判定所述檢測值大于所述參考電壓值時，選擇所述第一選擇電壓，而當(dāng)基于所述比較結(jié)果判定所述檢測值小于所述參考電壓值時，選擇所述第二選擇電壓。
18.根據(jù)權(quán)利要求17所述的電源控制方法，還包括將所述第一直流電壓輸出到P型半導(dǎo)體器件的電源端，并且將具有由所述第一選擇電壓和所述第二選擇電壓設(shè)置的電壓值的直流電壓輸出到所述P型半導(dǎo)體器件的背柵極。
19.根據(jù)權(quán)利要求16所述的電源控制方法，其中所述預(yù)先設(shè)置的多個設(shè)置電壓包括被設(shè)置為比所述第一直流電壓的電壓值小的值的第三選擇電壓和被設(shè)置為比所述第三選擇電壓的電壓值大的值的第四選擇電壓，并且當(dāng)基于所述比較結(jié)果判定所述檢測值大于所述參考電壓值時，選擇所述第三選擇電壓，而當(dāng)基于所述比較結(jié)果判定所述檢測值小于所述參考電壓值時，選擇所述第四選擇電壓。
20.根據(jù)權(quán)利要求19所述的電源控制方法，其中所述第一直流電壓被輸出到所述N型半導(dǎo)體器件的電源端，并且具有由所述第三選擇電壓和所述第四選擇電壓設(shè)置的電壓值的直流電壓被輸出到所述N型半導(dǎo)體器件的背柵極。
全文摘要
本發(fā)明的目的在于提供一種電源控制電路、電源及其控制方法，它們能夠?qū)崿F(xiàn)在集成電路中節(jié)省功率，并且減少集成電路的延遲時間。輸出各自具有不同電壓值的多個直流電壓(VCC、VBGP、VBGN)的電源(10)的控制電路(50)包括電壓改變部分(SW1)，其檢測與所述多個直流電壓之一的第一直流電壓(VCC)相關(guān)的輸出電流(I1)，并且基于所檢測到的輸出電流(I1)等設(shè)置除第一直流電壓(VCC)之外的至少一個直流電壓。
文檔編號H02M3/155GK101039067SQ20061012788
公開日2007年9月19日 申請日期2006年9月27日 優(yōu)先權(quán)日2006年3月17日
發(fā)明者小澤秀清, 長谷川守仁 申請人:富士通株式會社