專利名稱：使用電容性耦合鉗位電路用于保護(hù)低電壓磁芯晶體管免受高電壓輸出的esd保護(hù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及靜電放電(ESD)保護(hù)電路，特別涉及保護(hù)磁心晶體管免受電容性耦合 ESD脈沖。
背景技術(shù)：
小型電子裝置如集成電路(IC)，容易因靜電放電(ESD)而受到損害和產(chǎn)生故障。 所以有各種ESD保護(hù)結(jié)構(gòu)放置在IC輸入、輸出或雙向I/O插針的附近。許多保護(hù)結(jié)構(gòu)都使 用無(wú)源部件，如串聯(lián)電阻器、二極管、和厚氧化膜晶體管。另一種類型的ESD結(jié)構(gòu)使用有源 晶體管以安全地分流ESD電流。隨著制造能力的提高，裝置尺寸得以縮減，在正常運(yùn)作期間低電壓被施加到晶體 管。這些小型晶體管更容易受到過(guò)電壓而產(chǎn)生故障，但能夠在低電源電壓下運(yùn)行，從而僅消 耗較少功率，并產(chǎn)生較少的熱。這種小型晶體管經(jīng)常放置在IC的內(nèi)部“磁芯”內(nèi)，而柵長(zhǎng)(gatelength)高于最小 值的大型晶體管被放置在磁芯的周圍。使用這些大型晶體管，ESD保護(hù)結(jié)構(gòu)被安置在外圍。盡管小型磁芯晶體管的內(nèi)部節(jié)點(diǎn)沒(méi)有直接與IC的輸入輸出焊盤連接，發(fā)明者認(rèn) 識(shí)到，部分ESD脈沖可以被電容性耦合到內(nèi)部的磁芯晶體管，導(dǎo)致磁芯發(fā)生不必要的損害， 盡管外圍有ESD保護(hù)結(jié)構(gòu)。磁芯晶體管的較薄柵氧化層可能被短路，因?yàn)橄喈?dāng)小的電容性耦合電流施加到極 小的磁芯裝置，襯底結(jié)(substrate junctions)會(huì)發(fā)生熔化。機(jī)器或人的靜電就能產(chǎn)生這 種破壞性電流，其僅有部分被外圍輸入保護(hù)電路屏蔽。圖1是一個(gè)現(xiàn)有技術(shù)的混合電壓芯片，其有一個(gè)ESD保護(hù)電路。磁芯電路20包括 磁芯晶體管24，26，其有較小的通道長(zhǎng)度，可以被幾年前還看作是正常電壓的電壓損害。磁 芯電路20從調(diào)壓器(voltageregulator) 14接收一個(gè)減小的電源電壓VDDi，調(diào)壓器將外部 電源電壓VDDx降壓到一個(gè)能夠安全施加到磁芯晶體管24，26和磁芯電路20里其它晶體管 的電壓。例如，VDDx可以是5伏特，而VDDi可以是3伏特、1. 8伏特、1. 2伏特、或一些其它 值。在磁芯電路20里可以有幾千個(gè)磁芯晶體管。磁芯晶體管24，26驅(qū)動(dòng)電平轉(zhuǎn)換器(level shifter) 18里的晶體管，電平轉(zhuǎn)換器 也接收來(lái)自調(diào)壓器14的VDDi。使用來(lái)自調(diào)壓器14的VDDi，電平轉(zhuǎn)換器18升高由磁芯晶 體管24產(chǎn)生的高電平輸出電壓。接著，由電平轉(zhuǎn)移器18升高的高電壓被施加到p-通道輸 出晶體管12的柵極，允許輸出焊盤被驅(qū)動(dòng)到VDDx，其被施加到p-通道輸出晶體管12的源 極。電平轉(zhuǎn)換器18也驅(qū)動(dòng)n-通道輸出晶體管10的柵極以將輸出拉低。免受ESD脈沖的保護(hù)是由柵極接地晶體管30提供，其是一個(gè)n-通道晶體管，其柵 極、源極和襯底都被接地。可以開(kāi)啟柵極接地晶體管30以分流ESD脈沖到地面，無(wú)論是通 過(guò)普通的通道傳導(dǎo)一個(gè)負(fù)ESD脈沖，還是通過(guò)漏-源擊穿電壓(寄生NPN晶體管的雪崩式 擊穿電壓)。一個(gè)較厚的場(chǎng)氧化層(field-oxide)可以用于柵極接地晶體管23的柵氧化層，而不是更容易受到損害的薄的柵氧化層。當(dāng)柵極接地晶體管30開(kāi)啟時(shí)，通過(guò)分流電流到地面，能夠保持輸出晶體管10， 12漏極上的電壓低于其擊穿電壓，從而保護(hù)它們以及磁芯電路20，其進(jìn)一步由輸出晶體管 10，12和電平轉(zhuǎn)換器18保護(hù)。因此，在磁芯電路20里的磁芯晶體管24，26受到很好的保 護(hù)。較小的柵長(zhǎng)和裝置尺寸用于磁芯晶體管24，26和磁芯電路20里的其它晶體管，而 較大的柵長(zhǎng)和裝置尺寸用于輸出晶體管10，12和柵極接地晶體管30。較大的裝置不容易受 到ESD破壞。圖2顯示一個(gè)現(xiàn)有技術(shù)的漏極開(kāi)路芯片(open drain chip)。沒(méi)有使用推挽輸出 電路(push-pull output circuits)來(lái)驅(qū)動(dòng)輸出至高和低，僅僅使用了一個(gè)下拉輸出驅(qū)動(dòng) 器(pull-down output driver)。可以添加一個(gè)上拉電阻器到輸出，無(wú)論是芯片內(nèi)還是芯 片外。由于n-通道輸出晶體管10比上拉晶體管源極驅(qū)動(dòng)更多電流，當(dāng)n-通道輸出晶體管 10開(kāi)啟時(shí)，節(jié)點(diǎn)0UTPAD和輸出焊盤被拉低。當(dāng)n-通道輸出晶體管10關(guān)閉時(shí)，由于上拉電 阻器，節(jié)點(diǎn)0UTPAD和輸出焊盤的電壓逐漸上升。由于沒(méi)有p-通道輸出晶體管用于漏極開(kāi)路輸出，因此不需要圖1的電平轉(zhuǎn)換器 18。磁芯晶體管24，26能夠直接驅(qū)動(dòng)n-通道輸出晶體管10的柵極。盡管調(diào)壓器14僅提 供VDDi到磁芯電路20，因此，n-通道輸出晶體管10的柵極被驅(qū)高到VDDi而不是到VDDx， VDDi足夠高到開(kāi)啟n-通道輸出晶體管10并將輸出拉低，盡管如果施加VDDx時(shí)，會(huì)更加緩慢些。ESD保護(hù)仍然是由柵極接地晶體管30提供。但是，由于缺少電平轉(zhuǎn)換器18，僅通 過(guò)n-通道輸出晶體管10的柵極，隔離磁芯電路20和輸出節(jié)點(diǎn)0UTPAD。磁芯晶體管的ESD故障發(fā)明者已經(jīng)注意到，這些類型的漏極開(kāi)路芯片比如圖1所示的推挽輸出更易受到 ESD損害。雖然n-通道輸出晶體管10有更大的柵長(zhǎng)，不會(huì)受典型ESD脈沖的破壞，但是磁 芯晶體管24，26有更小的柵長(zhǎng)和其它特征尺寸，發(fā)現(xiàn)當(dāng)n-通道輸出晶體管不使用時(shí)會(huì)發(fā)生故障。標(biāo)準(zhǔn)ESD脈沖的保護(hù)如圖3A-C所示。通常在人身上累積的靜電能夠放電穿過(guò)輸入插陣或半導(dǎo)體集成電路(IC或芯 片)。使用自動(dòng)測(cè)試器，其施加一個(gè)電壓穿過(guò)不同對(duì)的芯片插針，IC芯片通常會(huì)被測(cè)試對(duì)這 種靜電放電(ESD)的抵抗力。可以選擇任何一對(duì)插針進(jìn)行ESD測(cè)試。圖3A-C顯示一個(gè)ESD 保護(hù)電路的正常成功運(yùn)作。在圖3A里，柵極接地晶體管30在利用典型電源和接地電壓進(jìn)行正常運(yùn)作期間被 關(guān)閉。但是，當(dāng)一個(gè)正ESD脈沖被施加在焊盤(節(jié)點(diǎn)0UTPAD)和地面之間時(shí)，較大的漏-源 電壓導(dǎo)致雪崩式擊穿發(fā)生在柵極接地晶體管30的柵極之下，并且柵極接地晶體管30將其 柵極下的電流傳導(dǎo)到地面，通過(guò)寄生NPN晶體管。在柵極接地晶體管30里也可以有其它擊 穿機(jī)制。但是，ESD脈沖必須產(chǎn)生一個(gè)足夠高的電壓在節(jié)點(diǎn)0UTPAD上以啟動(dòng)此擊穿。一旦 有擊穿，電流從節(jié)點(diǎn)0UTPAD流到地面，也可能發(fā)生反彈效應(yīng)(snap-back effect)，其中柵 極接地晶體管30繼續(xù)在小于初始擊穿電壓的電壓上導(dǎo)電。分流穿過(guò)柵極接地晶體管30的 電流會(huì)很快降低節(jié)點(diǎn)0UTPAD上的電壓，從而保護(hù)磁芯電路20。
使用比較器28以比較VDDi和一個(gè)參考電壓Vref，并調(diào)整調(diào)壓器22的電阻，調(diào)壓 器14產(chǎn)生VDDi。圖3B顯示當(dāng)施加一個(gè)ESD脈沖時(shí)在節(jié)點(diǎn)0UTPAD上的電壓隨著時(shí)間變化的曲線 圖，而圖3C顯示內(nèi)部節(jié)點(diǎn)NG有一個(gè)低電壓脈沖，其通過(guò)寄生米勒電容器32從節(jié)點(diǎn)0UTPAD 被耦合到節(jié)點(diǎn)NG。電容器32是由n-通道輸出晶體管10的柵-漏重疊形成，并當(dāng)n_通道 輸出晶體管10是一個(gè)被設(shè)計(jì)以驅(qū)動(dòng)較大外部負(fù)載的大型晶體管時(shí)，其可以是真實(shí)的。該米 勒電容器被看作是寄生的，在電容器32里可以包括其它寄生電容器。柵極接地晶體管30被設(shè)計(jì)以通過(guò)工業(yè)標(biāo)準(zhǔn)的ESD測(cè)試?；谝恍┠Ｐ?，這些測(cè)試 產(chǎn)生ESD脈沖，如ESD機(jī)器模型，其通過(guò)將一個(gè)被充電到100-400伏特的200-pF電容器放 電以建立ESD脈沖，或ESD人體模型，其通過(guò)將一個(gè)被充電到1000-4000伏特的100-pF電 容器放電以建立ESD脈沖。人體模型通過(guò)一個(gè)1. 5K歐姆的電阻器將電容器放電，電阻器限 制了脈沖的峰值電流，但延長(zhǎng)了脈沖的持續(xù)時(shí)間。由于ESD人體模型(HBM)和機(jī)器模型(MM)的電流是由一個(gè)小型100或200pF電 容器放電，電流放電的持續(xù)時(shí)間將會(huì)非常短。非標(biāo)準(zhǔn)ESD脈沖的保護(hù)失靈如圖4A-C所示。但是，與HBM相比，一些現(xiàn)實(shí)世界的ESD脈沖的持續(xù)時(shí)間更長(zhǎng)和/或電壓更低。 磁芯電路20里的磁芯晶體管26可能被過(guò)電(EOS)脈沖燒壞，其電壓較低，但具有較長(zhǎng)持 續(xù)時(shí)間的高電流(lOOma以上)。在真實(shí)世界里的用于電信和數(shù)據(jù)通信應(yīng)用的熱插拔接口 (hot-swap interface)可能產(chǎn)生這些類型的脈沖。圖4A-C顯示當(dāng)一個(gè)非標(biāo)準(zhǔn)的ESD脈沖出現(xiàn)時(shí)一個(gè)ESD保護(hù)電路的失靈。當(dāng)ESD 脈沖的持續(xù)時(shí)間比HBM更長(zhǎng)時(shí)，由ESD脈沖形成的峰值電壓會(huì)降低。有時(shí)，ESD脈沖有一個(gè) 低電壓，其是由HBM或一個(gè)標(biāo)準(zhǔn)ESD測(cè)試機(jī)器建立的。當(dāng)一個(gè)高電壓ESD脈沖能夠保護(hù)免受損害時(shí)，而一個(gè)低電壓ESD脈沖導(dǎo)致?lián)p害是 令人詫異的。低電壓導(dǎo)致?lián)p害而高電壓不會(huì)是與直覺(jué)相反的。但是，發(fā)明者已經(jīng)注意到這 種異?，F(xiàn)象。在圖4A里，當(dāng)n-通道輸出晶體管10和柵極接地晶體管30沒(méi)有顯示有損害時(shí)，在 磁芯晶體管26里卻能夠觀察到損害。這種磁芯損害發(fā)生在當(dāng)一個(gè)低電壓ESD脈沖如圖4 所示的那種被施加到焊盤和節(jié)點(diǎn)0UTPAD時(shí)，與圖3B相比，當(dāng)施加標(biāo)準(zhǔn)ESD脈沖時(shí)，產(chǎn)生一 個(gè)高電壓在節(jié)點(diǎn)0UTPAD。發(fā)明者推理，因?yàn)椴粔驑?biāo)準(zhǔn)的ESD脈沖施加到節(jié)點(diǎn)0UTPAD的低電壓低于擊穿電 壓，因此不足以開(kāi)啟柵極接地晶體管30。也有可能柵極接地晶體管30最終開(kāi)啟了但比平常 晚，有時(shí)間損害磁芯晶體管26。在節(jié)點(diǎn)0UTPAD上的低電壓脈沖阻止或延遲開(kāi)啟柵極接地晶體管30，從而沒(méi)有電 流被分流到地面。相反，在節(jié)點(diǎn)0UTPAD上的電壓升高，并且這種電壓上升通過(guò)寄生米勒電 容器32被電容性耦合到節(jié)點(diǎn)NG。節(jié)點(diǎn)NG的電壓上升可能看上去很小，但小尺寸的磁芯晶體管24，26對(duì)高于VDDi 的電壓非常敏感。正如發(fā)明者所觀察到的一樣，節(jié)點(diǎn)NG上電壓的輕微上升足以損害磁芯晶 體管24，26。圖4C顯示內(nèi)部節(jié)點(diǎn)NG的電壓稍微升高，并且比圖3C的標(biāo)準(zhǔn)ESD脈沖測(cè)試要長(zhǎng)一段時(shí)間。內(nèi)部節(jié)點(diǎn)NG的實(shí)際電壓是未知的，但在此可以由發(fā)明者推理得到。與節(jié)點(diǎn)0UTPAD的電壓上升相比，節(jié)點(diǎn)NG的電壓上升量依賴于寄生米勒電容器32 的電容耦合比。當(dāng)n-通道輸出晶體管10很大時(shí)，寄生電容器32也很大，而磁芯晶體管24， 26的漏極電容可以非常小。這種組合產(chǎn)生一個(gè)相當(dāng)大的耦合比，從而提高節(jié)點(diǎn)NG上的脈沖 電壓。圖5A-D是比較標(biāo)準(zhǔn)的高電壓ESD測(cè)試和不夠標(biāo)準(zhǔn)的低電壓ESD測(cè)試的運(yùn)行條件 的曲線圖。一個(gè)標(biāo)準(zhǔn)ESD測(cè)試如圖5A-B所示。圖5A顯示一個(gè)電流_電壓曲線圖。當(dāng)ESD脈沖被施加到在節(jié)點(diǎn)0UTPAD上的焊盤 時(shí)，剛開(kāi)始柵極接地晶體管30被關(guān)閉，因此電流很低，電壓開(kāi)始上升。一旦電壓高于雪崩式 擊穿電壓VT0，電流大幅上升，電流持續(xù)上升，電壓降低(反彈)。同樣，一旦ESD脈沖通過(guò) 寄生米勒電容器32被耦合到其漏極，磁芯晶體管26以反彈模式導(dǎo)電。通過(guò)磁芯晶體管26 的電流遠(yuǎn)遠(yuǎn)小于穿過(guò)柵極接地晶體管30的電流。圖5B顯示當(dāng)標(biāo)準(zhǔn)ESD脈沖被施加時(shí)焊盤節(jié)點(diǎn)和內(nèi)部節(jié)點(diǎn)的電壓-時(shí)間關(guān)系圖。 ESD脈沖將焊盤節(jié)點(diǎn)0UTPAD的電壓升高到一個(gè)高于擊穿電壓VT0的水平。一些上升電壓通 過(guò)寄生米勒電容器32被耦合到磁芯晶體管24，26的漏極。但是，一旦柵極接地晶體管30 開(kāi)啟，節(jié)點(diǎn)0UTPAD上的電壓脈沖迅速下降，縮短內(nèi)部節(jié)點(diǎn)NG上的脈沖寬度。如果柵極接地 晶體管30迅速開(kāi)啟，內(nèi)部節(jié)點(diǎn)NG上的脈沖沒(méi)有時(shí)間達(dá)到能夠損害磁芯晶體管24，26的高 電壓。電壓始終位于磁芯晶體管24，26的雪崩式擊穿電壓VTC以下。圖5C顯示當(dāng)?shù)碗妷好}沖被施加時(shí)的電流_電壓曲線圖。當(dāng)不夠標(biāo)準(zhǔn)的ESD脈沖 被施加到節(jié)點(diǎn)0UTPAD上的焊盤時(shí)，剛開(kāi)始柵極接地晶體管30被關(guān)閉，因此電流很低，電壓 開(kāi)始上升。一旦電壓高于擊穿電壓，電流上升，電流持續(xù)上升，電壓下降(反彈)。但是，因 為低ESD脈沖，柵極接地晶體管30更緩慢地打開(kāi)。磁芯晶體管26早于圖5A的打開(kāi)，一旦 ESD脈沖通過(guò)寄生米勒電容器32被耦合到其漏極時(shí)開(kāi)始反彈。由于磁芯晶體管26比柵極 接地晶體管30有更短的柵長(zhǎng)，其大幅反彈，如圖5C所示。與圖5A里的相比，通過(guò)磁芯晶體 管26的電流更接近在圖5C里通過(guò)柵極接地晶體管30的電流。圖5D顯示當(dāng)不夠標(biāo)準(zhǔn)的ESD脈沖被施加時(shí)焊盤節(jié)點(diǎn)和內(nèi)部節(jié)點(diǎn)的電壓-時(shí)間關(guān) 系圖。不夠標(biāo)準(zhǔn)的ESD脈沖將焊盤節(jié)點(diǎn)0UTPAD的電壓上升到一個(gè)初始低于擊穿電壓VT0的 中間電平。一部分這種電壓上升通過(guò)寄生米勒電容器32被耦合到磁芯晶體管24，26的漏 極。節(jié)點(diǎn)NG在圖5D里比在圖5B里達(dá)到一個(gè)更高的電壓電平，因?yàn)闁艠O接地晶體管30由 于不夠標(biāo)準(zhǔn)的ESD脈沖被延遲開(kāi)啟。電壓上升到磁芯晶體管24，26的雪崩式擊穿電壓VTC 以上。更高的NG電壓及其長(zhǎng)持續(xù)時(shí)間擊穿磁芯晶體管26，當(dāng)節(jié)點(diǎn)NG上的電壓超過(guò)磁芯晶 體管的第二擊穿電壓時(shí)，對(duì)磁芯電路20產(chǎn)生不可逆的損害。一旦柵極接地晶體管30開(kāi)啟，節(jié)點(diǎn)0UTPAD上的電壓脈沖下降，縮短內(nèi)部節(jié)點(diǎn)NG 上的脈沖寬度。但是，由于柵極接地晶體管30開(kāi)啟得太慢，或者永遠(yuǎn)不開(kāi)啟，內(nèi)部節(jié)點(diǎn)NG 上的脈沖的持續(xù)時(shí)間更寬，有時(shí)間達(dá)到能夠損害磁芯晶體管24，26的高電壓。因此，與圖5B 相比，圖5D里的更寬更長(zhǎng)的NG脈沖被認(rèn)為導(dǎo)致在磁芯晶體管26上看到的損害。在雪崩式 擊穿發(fā)生之后，熱失控?fù)舸┛赡茉谙乱淮伟l(fā)生，導(dǎo)致永久破壞。期望有一種靜電放電(ESD)保護(hù)電路，其能夠保護(hù)免受不夠標(biāo)準(zhǔn)的ESD脈沖損害。 期望有一種改進(jìn)的ESD保護(hù)電路，其能夠保護(hù)免受高和低電壓ESD脈沖帶來(lái)的損害。


圖1是一個(gè)現(xiàn)有技術(shù)的具有ESD保護(hù)電路的混合電壓芯片；圖2顯示一個(gè)現(xiàn)有技術(shù)的漏極開(kāi)路芯片；圖3A-C顯示一個(gè)ESD保護(hù)電路的正常成功的運(yùn)作；圖4A-C顯示當(dāng)一個(gè)非標(biāo)準(zhǔn)ESD脈沖發(fā)生時(shí)一個(gè)ESD保護(hù)電路的失靈。圖5A-D是比較標(biāo)準(zhǔn)的高電壓ESD測(cè)試和不夠標(biāo)準(zhǔn)的低電壓ESD測(cè)試的運(yùn)行條件 的曲線圖；圖6是一個(gè)電容性耦合ESD保護(hù)電路的結(jié)構(gòu)示意圖；圖7是在具有和不具有圖6保護(hù)電路的內(nèi)部節(jié)點(diǎn)NG上的電壓的曲線圖；圖8是另一個(gè)電容性耦合ESD保護(hù)電路的結(jié)構(gòu)示意圖。
發(fā)明詳述本發(fā)明涉及改進(jìn)的ESD保護(hù)電路。以下描述使本領(lǐng)域技術(shù)人員能夠制作和使用在 特定應(yīng)用及其要求的上下文里提供的本發(fā)明。對(duì)本領(lǐng)域技術(shù)人員而言，優(yōu)選實(shí)施例的各種 修改是顯而易見(jiàn)的，并且在此定義的通用規(guī)則可以被施加到其它實(shí)施例。所以，本發(fā)明不是 意在受限于所述和所示的特定實(shí)施例，而是屬于與在此披露的規(guī)則和新穎性特征一致的更 廣范圍內(nèi)。發(fā)明者已經(jīng)觀察到對(duì)磁芯晶體管的損害，而沒(méi)有損害發(fā)生在輸出和ESD保護(hù)電路 里的外圍晶體管。因此，ESD保護(hù)電路不能保護(hù)內(nèi)部磁芯電路。這可以從沒(méi)有電平轉(zhuǎn)換器 的漏極開(kāi)路輸出觀察到。圖6是一個(gè)電容性耦合的ESD保護(hù)電路的結(jié)構(gòu)示意圖。在磁芯電路20里的磁芯 晶體管24，26驅(qū)動(dòng)節(jié)點(diǎn)NG到n-通道輸出晶體管10的柵極，其驅(qū)動(dòng)輸出焊盤，節(jié)點(diǎn)0UTPAD。 漏極開(kāi)路輸出更容易損害磁芯晶體管。不使用一個(gè)柵極接地晶體管與n-通道輸出晶體管10并聯(lián)，n-通道輸出晶體管10 既充當(dāng)輸出晶體管又充當(dāng)ESD保護(hù)晶體管。在正常運(yùn)行期間，柵極耦合節(jié)點(diǎn)CG通過(guò)n-通道禁止晶體管56 (di sab 1 ing transistor)被驅(qū)動(dòng)到地面，其有VDDi或VDDx施加到其柵極。因此，n_通道禁止晶體管56 在施加電源功率時(shí)通常是開(kāi)啟的，使得節(jié)點(diǎn)CG被有源接地。接地電阻器54也將節(jié)點(diǎn)CG接 地，盡管是以一個(gè)比n-通道禁止晶體管56更低的比率。由于柵極耦合節(jié)點(diǎn)CG在正常電源接通運(yùn)作期間被接地，柵極接地晶體管50的柵 極被接地。因此，柵極接地晶體管50在正常運(yùn)行期間被關(guān)閉。當(dāng)斷開(kāi)電源時(shí)，n-通道禁止晶體管56的柵極接地漏電，從而關(guān)閉n_通道禁止晶 體管56。當(dāng)一個(gè)ESD脈沖施加到焊盤，節(jié)點(diǎn)0UTPAD時(shí)，接著，節(jié)點(diǎn)0UTPAD上的電壓上升被 ESD耦合電容器52耦合到柵極耦合節(jié)點(diǎn)CG。ESD耦合電容器52使得柵極耦合節(jié)點(diǎn)CG的電 壓上升，直到柵極接地晶體管50的柵-源電壓大于一個(gè)晶體管閾值，大約是0. 7伏特。然 后，柵極接地晶體管50開(kāi)啟，將內(nèi)部節(jié)點(diǎn)NG放電到地面。由于現(xiàn)在n-通道輸出晶體管10 的柵極被接地，其充當(dāng)圖2的柵極接地晶體管30。當(dāng)ESD脈沖有一個(gè)電壓高于n-通道輸出晶體管10的擊穿電壓時(shí)，n_通道輸出晶
9體管10擊穿并將ESD電流傳導(dǎo)到地面。但是，當(dāng)ESD脈沖是不夠標(biāo)準(zhǔn)的，焊盤節(jié)點(diǎn)0UTPAD上的電壓小于擊穿電壓，n_通 道輸出晶體管10不會(huì)開(kāi)啟。這種在焊盤節(jié)點(diǎn)0UTPAD上的電壓上升可以通過(guò)寄生米勒電容 器32被耦合到內(nèi)部節(jié)點(diǎn)NG。但是，由于柵極接地晶體管50開(kāi)啟，內(nèi)部節(jié)點(diǎn)NG上的任意電 壓上升被迅速地分流到地面，因?yàn)殡娏髁鹘?jīng)柵極接地晶體管50到地面。因此，柵極接地晶 體管50防止了內(nèi)部節(jié)點(diǎn)NG上的較大或較長(zhǎng)持續(xù)時(shí)間的電壓上升，柵極接地晶體管50被耦 合穿過(guò)ESD耦合電容器52的ESD脈沖而開(kāi)啟。圖7是在具有和不具有圖6保護(hù)電路的內(nèi)部節(jié)點(diǎn)NG上的電壓的曲線圖。一個(gè)不 夠標(biāo)準(zhǔn)的ESD脈沖被仿真并被施加到焊盤節(jié)點(diǎn)0UTPAD。曲線90顯示當(dāng)使用圖2的現(xiàn)有技術(shù)電路時(shí)內(nèi)部節(jié)點(diǎn)NG的電壓。內(nèi)部節(jié)點(diǎn)電壓上 升到剛好5伏特以上，但有一個(gè)寬的區(qū)域，并保持在3伏特以上達(dá)100納秒(ns)。盡管電壓 不是很高，高于VDDi的長(zhǎng)持續(xù)時(shí)間會(huì)損害磁芯電路。曲線92顯示當(dāng)圖6的電容性耦合的ESD保護(hù)電路被仿真時(shí)內(nèi)部節(jié)點(diǎn)NG的電壓。 內(nèi)部節(jié)點(diǎn)NG的峰值電壓仍然接近5伏特，但峰值電壓的持續(xù)時(shí)間較短。內(nèi)部節(jié)點(diǎn)電壓在大 約20ns內(nèi)迅速地下降到3伏特以下。柵極接地晶體管50迅速開(kāi)啟以將內(nèi)部節(jié)點(diǎn)NG放電 到地面。如圖所示，內(nèi)部節(jié)點(diǎn)NG的電壓甚至可能為負(fù)。當(dāng)柵極接地晶體管50關(guān)閉時(shí)，可能 發(fā)生這種情況，內(nèi)部節(jié)點(diǎn)NG下降到閾值以下(大約是0. 5伏特)。當(dāng)焊盤節(jié)點(diǎn)0UTPAD上的 ESD脈沖仍然下降時(shí)，這種下降電壓被ESD耦合電容器52耦合到柵極耦合節(jié)點(diǎn)CG。在柵極 耦合節(jié)點(diǎn)CG上的下降電壓被耦合穿過(guò)柵極接地晶體管50的柵-漏米勒電容，以將內(nèi)部節(jié) 點(diǎn)NG的電壓拉低到地以下。最終，電阻器54或擴(kuò)散滲漏將柵極耦合節(jié)點(diǎn)CG和內(nèi)部節(jié)點(diǎn)NG 的電壓返回到地面。圖8是另一個(gè)電容性耦合ESD保護(hù)電路的結(jié)構(gòu)示意圖。在該實(shí)施例里，兩個(gè)晶體管 62,64的通道被串聯(lián)在內(nèi)部節(jié)點(diǎn)NG和地面之間，并且每個(gè)晶體管在其柵極上接收柵極耦合 節(jié)點(diǎn)CG。兩個(gè)晶體管串聯(lián)能夠通過(guò)在正常運(yùn)行期間提高擊穿電壓并減少?gòu)膬?nèi)部節(jié)點(diǎn)NG的 滲漏而改進(jìn)性能。晶體管堆疊的更高的有效擊穿電壓會(huì)降低熱擊穿和物理?yè)p害的可能性。串聯(lián)電阻器58被連接在ESD耦合電容器52和柵極耦合節(jié)點(diǎn)CG之間。串聯(lián)電阻 器58建立一個(gè)R-C延遲以在ESD脈沖期間對(duì)柵極耦合節(jié)點(diǎn)CG充電，并在正常運(yùn)行期間對(duì) 接地噪聲進(jìn)行濾波。電阻器58，54形成一個(gè)電阻分壓器，其在ESD脈沖被耦合穿過(guò)ESD耦 合電容器52時(shí)降低柵極耦合節(jié)點(diǎn)CG上的電壓。這種降低ESD脈沖能夠避免對(duì)柵極接地晶 體管50或n-通道禁止晶體管56的損害。這些備選實(shí)施例可以組合或單獨(dú)使用或以其它方式組合。
其它實(shí)施例發(fā)明者補(bǔ)充了一些其它實(shí)施例。例如，n-通道禁止晶體管56可以由一個(gè)緩沖器 所替代，其輸入連接到VDDi或VDDx。雖然已經(jīng)描述了互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體 管，但可以使用其它類型的晶體管，如n_通道晶體管，P-通道晶體管，或各種其它的晶體管 技術(shù)?？梢允褂貌煌w管、電容器、電阻器和其它裝置尺寸，并且可以使用各種線路配置，如多插腳、環(huán)件、熱堆快中子轉(zhuǎn)換器(doughnut)或不規(guī)則形狀的晶體管?？梢蕴砑宇~外 的抽頭、保護(hù)環(huán)件、晶體管和其它部件。電源節(jié)點(diǎn)可以是一個(gè)通常浮動(dòng)的共用放電線(CDL)， 而不是一個(gè)電源線。雖然已經(jīng)顯示了一個(gè)磁芯晶體管24，26的簡(jiǎn)單的反相器，但更復(fù)雜的 柵極和互連可以驅(qū)動(dòng)內(nèi)部節(jié)點(diǎn)，并且可以有一些內(nèi)部節(jié)點(diǎn)到不同輸出焊盤。輸出焊盤可以 被連接到一個(gè)輸入緩沖器、測(cè)試掃描邏輯和其它電路。當(dāng)提供一個(gè)額外倒置時(shí)，可以使用一個(gè)p-通道分流晶體管，而不是n-通道分流晶 體管。可以添加額外的漏泄裝置如電阻器和小型晶體管。一些部件可以使用寄生電容和電 阻，取決于使用的過(guò)程和裝置尺寸。ESD保護(hù)電路可以與其它輸入保護(hù)電路組合，如Vcc接地ESD保護(hù)電路，或到輸入 緩沖器的柵極的串聯(lián)電阻器保護(hù)電路。柵極接地和厚氧化層保護(hù)晶體管和二極管也可以被 添加在各個(gè)點(diǎn)上以提高ESD保護(hù)。大型輸出驅(qū)動(dòng)器晶體管也充當(dāng)大型二極管用于一些ESD測(cè)試和條件。例如，當(dāng)ESD 脈沖施加穿過(guò)I/O焊盤和電源焊盤時(shí)，一個(gè)正ESD脈沖能夠打開(kāi)大型p-通道驅(qū)動(dòng)器晶體管 的漏極的P_n漏-襯底結(jié)。p-通道驅(qū)動(dòng)器晶體管的n-型襯底或勢(shì)阱通常被連接到I/O電 源。因此，p-n結(jié)被正ESD脈沖前向偏壓。盡管已經(jīng)描述了輸出焊盤，但可以替換為其它連 接技術(shù)，如球柵陣列(BGA)、倒裝芯片等，術(shù)語(yǔ)“焊盤”被看作適用于所有這些球柵、焊盤、著 落平臺(tái)等，其用于外部連接。同樣，當(dāng)ESD脈沖被施加穿過(guò)I/O焊盤和接地焊盤時(shí)，一個(gè)負(fù)ESD脈沖能夠開(kāi)啟大 型n-通道驅(qū)動(dòng)器晶體管的漏極的寄生n-p漏_襯底結(jié)。n-通道驅(qū)動(dòng)器晶體管的p_型襯底 或勢(shì)阱通常被連接到I/O地面。因此，p-n結(jié)被負(fù)ESD脈沖前向偏壓。本發(fā)明的背景部分包括有關(guān)本發(fā)明問(wèn)題或環(huán)境的背景信息，而不是由其他人描述 的現(xiàn)有技術(shù)。因此，背景部分包括的材料并不是申請(qǐng)者所承認(rèn)的現(xiàn)有技術(shù)。在此描述的任何方法或過(guò)程可以是機(jī)器實(shí)施或者計(jì)算機(jī)實(shí)施，并意在通過(guò)機(jī)器、 計(jì)算機(jī)或其它裝置執(zhí)行，但并不是意在僅由人而沒(méi)有這些機(jī)器的協(xié)助來(lái)執(zhí)行。產(chǎn)生的顯見(jiàn) 結(jié)果可以包括或在顯示器裝置上的其它機(jī)器產(chǎn)生的顯示，如計(jì)算機(jī)監(jiān)控器、投影裝置、音頻 產(chǎn)生裝置、和其它媒體裝置，并可以包括也是由機(jī)器產(chǎn)生的硬拷貝打印輸出。其它機(jī)器的計(jì) 算機(jī)控制是另一個(gè)顯見(jiàn)的結(jié)果。描述的任何優(yōu)勢(shì)和優(yōu)點(diǎn)可能不適用于本發(fā)明的所有實(shí)施例。當(dāng)在權(quán)利要求項(xiàng)目里 引用“裝置”時(shí)，申請(qǐng)者意指權(quán)利要求項(xiàng)目符合35USCSect. 112，段落6。在“裝置”之前通常 有一個(gè)或多個(gè)字的標(biāo)記。在“裝置”之前的字是一個(gè)意指參照權(quán)利要求項(xiàng)目的標(biāo)記，而不是 意指符合一個(gè)結(jié)構(gòu)限制。這種裝置加功能的權(quán)利要求意在不僅包括在此所述的用于執(zhí)行功 能及其結(jié)構(gòu)等價(jià)物的結(jié)構(gòu)，而且包括等同結(jié)構(gòu)。例如，盡管釘子和螺絲有不同的結(jié)構(gòu)，但它 們是等同結(jié)構(gòu)，因?yàn)樗鼈兌寄軌驁?zhí)行固定的功能。不使用“裝置”的權(quán)利要求不符合35 USC Sect. 112，段落6。信號(hào)通常是電信號(hào)，但可能是在諸如光纖電纜上載有的光信號(hào)。以上已經(jīng)敘述和描述了本發(fā)明的實(shí)施例。這不是意在將本發(fā)明限制在披露的固定 格式。在以上教義的精神下，許多修改和變化是可能的。本發(fā)明的范圍不僅受限于詳細(xì)描 述而且受限于所附的權(quán)利要求。
權(quán)利要求
一個(gè)電容性耦合靜電放電(ESD)保護(hù)電路，包括磁芯電路，其有晶體管，該晶體管使用一個(gè)最小晶體管柵長(zhǎng)，并驅(qū)動(dòng)一個(gè)內(nèi)部節(jié)點(diǎn)；一個(gè)輸出晶體管，其有一個(gè)柵極由磁芯電路的內(nèi)部節(jié)點(diǎn)驅(qū)動(dòng)；一個(gè)在焊盤節(jié)點(diǎn)上的輸出焊盤，其被連接到輸出晶體管的源極/漏極；一個(gè)ESD耦合電容器，其被耦合在焊盤節(jié)點(diǎn)和柵極耦合節(jié)點(diǎn)之間；一個(gè)柵極接地晶體管，其柵極被連接到柵極耦合節(jié)點(diǎn)，其源極/漏極被連接到內(nèi)部節(jié)點(diǎn)；和一個(gè)禁止晶體管(disabling transistor)，其源極/漏極被連接到柵極耦合節(jié)點(diǎn)，用于接通電源時(shí)驅(qū)動(dòng)一個(gè)禁止電壓到柵極耦合節(jié)點(diǎn)上；其中禁止電壓使柵極接地晶體管停止從內(nèi)部節(jié)點(diǎn)傳導(dǎo)電流；其中當(dāng)ESD被施加到焊盤節(jié)點(diǎn)時(shí)，柵極接地晶體管開(kāi)啟以分流被耦合穿過(guò)輸出晶體管的寄生米勒電容的電荷；由此，提供磁芯電路的ESD保護(hù)。
2.根據(jù)權(quán)利要求1所述的電容性耦合ESD保護(hù)電路，其中在柵極耦合節(jié)點(diǎn)上的禁止電 壓是一個(gè)接地電壓。
3.根據(jù)權(quán)利要求2所述的電容性耦合ESD保護(hù)電路，還包括 一個(gè)漏泄電阻器，其被連接在柵極耦合節(jié)點(diǎn)和接地電壓之間。
4.根據(jù)權(quán)利要求3所述的電容性耦合ESD保護(hù)電路，其中柵極接地晶體管是一個(gè)n-通 道晶體管，其源極被連接到接地電壓。
5.根據(jù)權(quán)利要求4所述的電容性耦合ESD保護(hù)電路，其中禁止晶體管是一個(gè)n-通道晶 體管，其柵極由電源電壓驅(qū)動(dòng)，其源極被連接到接地電壓；其中輸出晶體管是一個(gè)n-通道晶體管，其源極被連接到接地電壓。
6.根據(jù)權(quán)利要求5所述的電容性耦合ESD保護(hù)電路，其中輸出晶體管、柵極接地晶體 管、和禁止晶體管每個(gè)都有一個(gè)更大的晶體管柵長(zhǎng)，其大于磁芯電路的最小晶體管柵長(zhǎng)；由此，具有更大晶體管柵長(zhǎng)的晶體管的擊穿電壓高于具有最小晶體管柵長(zhǎng)的晶體管的 擊穿電壓；由此更大的晶體管裝置被用于磁芯電路的外部以提高擊穿電壓。
7.根據(jù)權(quán)利要求1所述的電容性耦合ESD保護(hù)電路，還包括 串聯(lián)電阻器；其中ESD耦合電容器與串聯(lián)電阻器串聯(lián)連接，其中ESD耦合電容器和串聯(lián)電阻器被耦 合在焊盤節(jié)點(diǎn)和柵極耦合節(jié)點(diǎn)之間。
8.根據(jù)權(quán)利要求7所述的電容性耦合ESD保護(hù)電路，其中串聯(lián)電阻器被耦合在ESD耦 合電容器和柵極耦合節(jié)點(diǎn)之間。
9.根據(jù)權(quán)利要求8所述的電容性耦合ESD保護(hù)電路，其中柵極接地晶體管包括 一個(gè)上晶體管，其上源極/漏極被連接到內(nèi)部節(jié)點(diǎn)，其柵極被連接到柵極耦合節(jié)點(diǎn)，其下源極/漏極被連接到一個(gè)中間節(jié)點(diǎn)；一個(gè)下晶體管，其上源極/漏極被連接到中間節(jié)點(diǎn)，其柵極被連接到柵極耦合節(jié)點(diǎn)，其 下源極/漏極被連接到接地電壓；由此，柵極接地晶體管是一個(gè)分離晶體管(split transistor).
10. 一種保護(hù)電路，包括一個(gè)輸出焊盤，用于連接到外部裝置；輸出晶體管裝置，用于從輸出焊盤吸入電流以對(duì)應(yīng)一個(gè)內(nèi)部節(jié)點(diǎn)驅(qū)動(dòng)輸出晶體管裝置 的一個(gè)輸出柵極；柵極接地晶體管裝置，用于將輸出晶體管裝置的輸出柵極接地以對(duì)應(yīng)一個(gè)柵極耦合節(jié)點(diǎn).禁止晶體管裝置，用于當(dāng)電源被施加到禁止晶體管裝置的柵極時(shí)將柵極耦合節(jié)點(diǎn)接 地；和耦合電容器裝置，用于將輸出焊盤上部分上升電壓耦合到柵極耦合節(jié)點(diǎn)以在耦合柵極 節(jié)點(diǎn)上產(chǎn)生一個(gè)激活電壓，其導(dǎo)致柵極接地晶體管將輸出柵極接地；其中被耦合到內(nèi)部節(jié)點(diǎn)的磁芯晶體管通過(guò)輸出晶體管裝置被保護(hù)免受輸出焊盤上電 壓上升的耦合。
11.根據(jù)權(quán)利要求10所述的保護(hù)電路，還包括禁止電阻器裝置，用于將來(lái)自柵極耦合節(jié)點(diǎn)的電荷漏泄到地面。
12.根據(jù)權(quán)利要求10所述的保護(hù)電路，其中輸出晶體管裝置是一個(gè)n-通道晶體管，其 源極被連接到地面；其中柵極接地晶體管裝置是一個(gè)n-通道晶體管，其源極被連接到地面；其中禁止晶體管裝置是一個(gè)n-通道晶體管，其源極被連接到地面，其柵極被連接到電源。
13.根據(jù)權(quán)利要求10所述的保護(hù)電路，還包括串聯(lián)電阻器裝置，用于增加在耦合電容器裝置和柵極耦合節(jié)點(diǎn)之間的電阻。
14.根據(jù)權(quán)利要求10所述的保護(hù)電路，其中柵極接地晶體管裝置還包括上晶體管裝置，用于將來(lái)自內(nèi)部節(jié)點(diǎn)的電流傳導(dǎo)到一個(gè)中間節(jié)點(diǎn)以對(duì)應(yīng)一個(gè)柵極被連 接到柵極耦合節(jié)點(diǎn)；下晶體管裝置，用于將來(lái)自中間節(jié)點(diǎn)的電流傳導(dǎo)到地面以對(duì)應(yīng)一個(gè)柵極被連接到柵極 華禹合T1點(diǎn)o
15.根據(jù)權(quán)利要求10所述的保護(hù)電路，還包括寄生米勒電容器裝置，用于將輸出焊盤電容性地且寄生地耦合到內(nèi)部節(jié)點(diǎn)。
16.根據(jù)權(quán)利要求15所述的保護(hù)電路，其中寄生米勒電容器裝置包括在輸出晶體管裝 置里的一個(gè)柵-漏極電容。
17.根據(jù)權(quán)利要求16所述的保護(hù)電路，其中當(dāng)靜電放電脈沖被施加到輸出焊盤時(shí)，柵 極接地晶體管裝置還用于將被耦合到內(nèi)部節(jié)點(diǎn)的電荷分流穿過(guò)寄生米勒電容器裝置。
18.根據(jù)權(quán)利要求10所述的保護(hù)電路，其中輸出焊盤是一個(gè)沒(méi)有上拉晶體管的開(kāi)路漏極。
19.一種電容性耦合保護(hù)裝置，包括磁芯電路，其有最小柵長(zhǎng)的晶體管，更容易受到過(guò)電壓的損害； 一個(gè)輸出焊盤，其接收靜電放電(ESD)脈沖；一個(gè)n-通道輸出晶體管，其漏極被連接到輸出焊盤，其源極被連接到地面，其柵極被 連接到內(nèi)部節(jié)點(diǎn)；一個(gè)n-通道柵極接地晶體管，其漏極被連接到內(nèi)部節(jié)點(diǎn)，其源極被連接到地面，其柵 極被連接到柵極耦合節(jié)點(diǎn)；一個(gè)ESD耦合電容器，其被耦合在輸出焊盤和柵極耦合節(jié)點(diǎn)之間；和 一個(gè)n-通道禁止晶體管，其漏極被耦合到柵極耦合節(jié)點(diǎn)，其源極被連接到地面，其柵 極由電源電壓驅(qū)動(dòng)。
20.根據(jù)權(quán)利要求19所述的電容性耦合保護(hù)電路，還包括 一個(gè)漏泄電阻器，其被耦合在柵極耦合節(jié)點(diǎn)和地面之間。
全文摘要
一種靜電放電(ESD)保護(hù)電路用于保護(hù)磁芯晶體管。n-通道輸出晶體管的柵極的內(nèi)部節(jié)點(diǎn)連接n-通道柵極接地晶體管的漏極并接地。柵極接地晶體管的柵極是一個(gè)柵極耦合節(jié)點(diǎn)，其通過(guò)ESD耦合電容器被耦合到輸出，并通過(guò)n-通道禁止晶體管和漏泄電阻器被接地。n-通道禁止晶體管的柵極被連接到電源，并在接通電源時(shí)禁止ESD保護(hù)電路。一個(gè)被施加到輸出的ESD脈沖通過(guò)ESD耦合電容器被耦合以升高柵極耦合節(jié)點(diǎn)的脈沖，并打開(kāi)柵極接地晶體管以將n-通道輸出晶體管的柵極接地，其亦擊穿以將ESD電流分流。通過(guò)柵極接地晶體管的保護(hù)，免除了ESD脈沖通過(guò)n-通道輸出晶體管的寄生米勒電容器的耦合而進(jìn)入磁芯電路。
文檔編號(hào)H02H9/04GK101800424SQ201010148208
公開(kāi)日2010年8月11日 申請(qǐng)日期2010年3月19日 優(yōu)先權(quán)日2009年6月10日
發(fā)明者關(guān)興杰, 吳植偉, 蘇偉杰, 鄺國(guó)權(quán) 申請(qǐng)人:香港應(yīng)用科技研究院有限公司