本發(fā)明涉及一種保護(hù)電路，尤其涉及一種突波保護(hù)電路。

背景技術(shù)：

現(xiàn)有的移動式電子裝置內(nèi)部的集成電路(IC)大都是以低電壓作為電源供應(yīng)，如5伏特(V)或是3.3伏特(V)的電壓。當(dāng)該移動式電子裝置的電力耗盡時(shí)，為求方便，制造商皆是針對現(xiàn)有的市電電源設(shè)計(jì)，讓使用者可直接以該移動式電子裝置的一充電器電連接至一市電插座獲取電能，并由該充電器將該市電電源供應(yīng)的110V電壓轉(zhuǎn)換成5V電壓，再以該5V電壓充電該移動式電子裝置。

而當(dāng)該移動式電子裝置的充電器電連接該市電電源的瞬間，會有突波電壓的產(chǎn)生，也就是說，瞬間會有大約20V的高壓產(chǎn)生，而該突波電壓若進(jìn)入該移動式電子裝置內(nèi)部的集成電路中，會造成該集成電路損毀，因此，若無法有效的將該突波電壓排除，當(dāng)該移動式電子裝置充電時(shí)，會有很高的損壞風(fēng)險(xiǎn)。

現(xiàn)有技術(shù)是在該移動式電子裝置內(nèi)部的集成電路中使用耐高壓的金屬氧化物半導(dǎo)體場效晶體管(MOSFET)承受該突波電壓，并使用一個齊納二極管(Zener Diode)排除該突波電壓。但耐高壓的MOSFET相較于低壓的MOSFET需要較多的布局面積，因此當(dāng)該集成電路內(nèi)的MOSFET均使用該耐高壓的MOSFET，會大量增加電路設(shè)計(jì)的整體面積，使得該集成電路的面積增加，進(jìn)而影響其他電路的布局。使用該齊納二極管來排除該突波電壓則會增加該集成電路的成本。故現(xiàn)有技術(shù)排除該突波電壓的方式仍需要做進(jìn)一步的改良。

技術(shù)實(shí)現(xiàn)要素：

有鑒于現(xiàn)有技術(shù)排除該突波電壓的方式會造成集成電路的整體面積增加，且使用齊納二極管會造成成本的上升，本發(fā)明的目的在于提供一種突波保護(hù)電路，進(jìn)一步縮小該集成電路的整體面積，且不需使用該齊納二極管以進(jìn)一步節(jié)省成本。

為達(dá)到上述目的，本發(fā)明的突波保護(hù)電路包含有：

一電源輸入端，接收一電源；

一第一晶體管，具有一漏極、一源極、一柵極及一基極，該漏極電連接至該電源輸入端；其中該第一晶體管為一N型金屬氧化物半導(dǎo)體場效晶體管(NMOS)；

一非門，具有一非門輸入端及一非門輸出端，該非門輸入端作為一突波檢測信號輸入端，接收一突波檢測信號；

一與門，具有一第一輸入端、一第二輸入端及一與門輸出端，該第一輸入端作為一致能端，接收一致能信號，該第二輸入端電連接至該非門輸出端；

一第一電位轉(zhuǎn)換器，具有一高電位輸入端、一低電位輸入端、一控制端及一輸出端，該高電位輸入端電連接至該電源輸入端，該低電位輸入端電連接至該第一晶體管的源極，該控制端電連接至該與門輸出端，該輸出端電連接至該第一晶體管的柵極；其中當(dāng)該控制端的電位為一高準(zhǔn)位時(shí)，控制該高電位輸入端電連接至該輸出端，當(dāng)該控制端的電位為一低準(zhǔn)位時(shí)，控制該低電位輸入端電連接至該輸出端；

一基極控制單元，電連接至該第一晶體管的基極、漏極、源極以及該與門輸出端；其中當(dāng)該與門輸出端的電位為一高準(zhǔn)位時(shí)，控制該基極電連接至該漏極，當(dāng)該與門輸出端的電位為一低準(zhǔn)位時(shí)，控制該基極電連接至該源極；及

一電源輸出端，電連接至該第一晶體管的源極。

本發(fā)明以該致能端接收的致能信號以及該突波檢測信號輸入端接收的突波檢測信號作為判斷依據(jù)，同時(shí)控制該第一晶體管的柵極電位與該基極是電連接至該漏極或該源極，以進(jìn)一步控制該第一晶體管漏極與源極之間的導(dǎo)通與否。當(dāng)有突波電壓產(chǎn)生時(shí)，該第一晶體管的柵極電連接至源極而不導(dǎo)通，當(dāng)沒有突波電壓產(chǎn)生時(shí)，該第一晶體管的柵極電連接至漏極而導(dǎo)通，且當(dāng)沒有突波電壓產(chǎn)生時(shí)，該第一晶體管的基極電連接至漏極以形成一順向偏壓的二極管，進(jìn)而使該第一晶體管能導(dǎo)通更多得電流。而該電源輸出端進(jìn)一步電連接至一電子裝置的內(nèi)部電路，當(dāng)該電子裝置充電時(shí)，是通過該電源輸入端接收該電源的電力，并經(jīng)過本發(fā)明的突波保護(hù)電路后，將該電源的電力傳送至該電源輸出端。如此一來，通過本發(fā)明的設(shè)置，能阻止該突波電壓傳送至該電源輸出端，因此，即可確保該電子裝置的內(nèi)部電路不會承受到該突波電壓，而在該內(nèi)部電路中皆 使用低電壓的電子組件，以縮小電路設(shè)計(jì)的整體面積，且本發(fā)明無需設(shè)置一齊納二極管，能一并節(jié)省制作成本。

以下結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)描述，但不作為對本發(fā)明的限定。

附圖說明

圖1是本發(fā)明第一較佳實(shí)施例的電路圖；

圖2是本發(fā)明第二較佳實(shí)施例的電路圖；

圖3是本發(fā)明基極控制單元較佳實(shí)施例的電路圖。

具體實(shí)施方式

以下配合附圖及本發(fā)明的較佳實(shí)施例，進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段。

請參閱圖1所示，本發(fā)明是一突波保護(hù)電路10，該突波保護(hù)電路10的第一較佳實(shí)施例包含有一電源輸入端I/P1、一第一晶體管MN1、一非門11、一與門12、一第一電位轉(zhuǎn)換器13、一基極控制單元14及一電源輸出端O/P1。

該電源輸入端I/P1接收一電源(圖未示)。該第一晶體管MN1具有一漏極(drain)、一源極(source)、一柵極(gate)及一基極(body)，該漏極電連接至該電源輸入端I/P1，該源極電連接至該電源輸出端O/P1。在本較佳實(shí)施例中，該第一晶體管MN1為一N型金屬氧化物半導(dǎo)體場效晶體管(NMOS)。

該非門11具有一非門輸入端及一非門輸出端，該非門輸入端作為一突波檢測信號輸入端I/P3，接收一突波檢測信號。該與門12具有一第一輸入端、一第二輸入端及一與門輸出端，該第一輸入端作為一致能端I/P2，以接收一致能信號，該第二輸入端電連接至該非門輸出端。

該第一電位轉(zhuǎn)換器13具有一高電位輸入端(HIN)、一低電位輸入端(LIN)、一控制端(CON)及一輸出端(OUT)。該高電位輸入端電連接至該電源輸入端I/P1，該低電位輸入端電連接至該第一晶體管MN1的源極，該控制端電連接至該與門輸出端，該輸出端電連接至該第一晶體管MN1的柵極。當(dāng)該控制端的電位為一高準(zhǔn)位時(shí)，該第一電位轉(zhuǎn)換器13控制該高電位輸入端電連接至該輸出端。當(dāng)該控制端的電位為一低準(zhǔn)位時(shí)，該第一電位轉(zhuǎn)換器13控制該低電 位輸入端電連接至該輸出端。

該基極控制單元14電連接至該第一晶體管MN1的基極、漏極、源極以及該與門12的與門輸出端。當(dāng)該與門輸出端的電位為一高準(zhǔn)位時(shí)，該基極控制單元14控制該基極電連接至該漏極。當(dāng)該與門輸出端的電位為一低準(zhǔn)位時(shí)，該基極控制單元14控制該基極電連接至該源極。

該致能信號以及該突波檢測信號是由外部電路(圖未示)的一控制器(圖未示)產(chǎn)生，該控制器檢測該電源輸入端I/P1接收的電源的電壓是否超過一啟動電壓或一保護(hù)電壓，而該保護(hù)電壓大于該啟動電壓。

當(dāng)該電源電壓未達(dá)該啟動電壓時(shí)，代表本發(fā)明突波保護(hù)電路10尚未啟動，因此，該致能信號以及該突波檢測信號均為一低電壓準(zhǔn)位，經(jīng)過該非門11與該與門12的邏輯電路，由該與門輸出端輸出低電位至該第一電位轉(zhuǎn)換器13與該基極控制單元14。故該第一電位轉(zhuǎn)換器13控制該低電位輸入端電連接至該輸出端，使得該第一晶體管MN1的柵極電連接至源極，且該基極控制單元14控制該基極電連接至該源極。此時(shí)，根據(jù)NMOS原理，NMOS的漏極為N型半導(dǎo)體，基極為P型半導(dǎo)體，源極為N型半導(dǎo)體，當(dāng)該基極電連接至該源極時(shí)，該第一晶體管MN1即形成一二極管，但該第一晶體管MN1導(dǎo)通時(shí)的電流流向是由該漏極流向該源極，因此，視同對該第一晶體管MN1形成的二極管施以一反向偏壓，且由于該柵極是電連接至該源極，使得該第一晶體管的柵極-源極電壓VGS為0，故該第一晶體管MN1不導(dǎo)通。

當(dāng)該電源電壓超過該啟動電壓但未達(dá)該保護(hù)電壓時(shí)，代表本發(fā)明突波保護(hù)電路10啟動但并未有突波電壓產(chǎn)生，因此，該致能信號為一高準(zhǔn)位電位，但該突波檢測信號為一低電壓準(zhǔn)位，經(jīng)過該非門11與該與門12的邏輯電路，由該與門輸出端輸出高電位至該第一電位轉(zhuǎn)換器13與該基極控制單元14。故通過該第一電位轉(zhuǎn)換器13控制該高電位輸入端電連接至該輸出端，使得該第一晶體管MN1的柵極電連接至漏極，且該基極控制單元14控制該基極電連接至該漏極。此時(shí)，根據(jù)NMOS原理，NMOS的漏極為N型半導(dǎo)體，基極為P型半導(dǎo)體，源極為N型半導(dǎo)體，當(dāng)該基極電連接至該漏極時(shí)，該第一晶體管MN1即形成一二極管，且該第一晶體管MN1導(dǎo)通時(shí)的電流流向是由該漏極流向該源極，因此，視同對該第一晶體管MN1形成的二極管施以一順向偏壓而直接導(dǎo)通，且由于該柵極是電連接至該漏極，使得該第一晶體管MN1的柵極-源極 電壓VGS大于0，進(jìn)一步使該第一晶體管MN1的漏極電流增加，讓該電源輸入端I/P1的電源電壓能盡可能減少損耗而直接供給至該電源輸出端O/P1。

當(dāng)該電源電壓超過該保護(hù)電壓時(shí)，代表本發(fā)明突波保護(hù)電路10啟動且有突波電壓產(chǎn)生，因此，該致能信號以及該突波檢測信號均為一高電壓準(zhǔn)位，經(jīng)過該非門11與該與門12的邏輯電路，由該與門輸出端輸出低電位至該第一電位轉(zhuǎn)換器13與該基極控制單元14。故同上述當(dāng)該電源電壓未達(dá)該啟動電壓時(shí)的電路狀況，該第一晶體管MN1的柵極-源極電壓VGS為0，故該第一晶體管不導(dǎo)通。

根據(jù)上述原理，本發(fā)明僅在該電源電壓超過該啟動電壓但未達(dá)該保護(hù)電壓時(shí)，導(dǎo)通該第一晶體管MN1讓該電源輸入端I/P1接收的電源能直接導(dǎo)通至該電源輸出端O/P1，以供給一電子裝置的內(nèi)部電路使用。當(dāng)有突波電壓產(chǎn)生時(shí)，該第一晶體管MN1的柵極電連接至源極以及該第一晶體管MN1的基極電連接至源極，形成反向偏壓的二極管而不導(dǎo)通。當(dāng)沒有突波電壓產(chǎn)生時(shí)，該第一晶體管MN1的柵極電連接至漏極而導(dǎo)通，且該第一晶體管MN1的基極電連接至漏極以形成一順向偏壓的二極管，進(jìn)而使該第一晶體管MN1能導(dǎo)通更多得電流。而該電源輸出端O/P1是電連接至該電子裝置的內(nèi)部電路，當(dāng)該電子裝置充電時(shí)，是通過該電源輸入端I/P1接收該電源的電力，并經(jīng)過本發(fā)明的突波保護(hù)電路10后，將該電源的電力傳送至該電源輸出端O/P1。如此一來，通過本發(fā)明的設(shè)置，能阻止該突波電壓傳送至該電源輸出端，因此，即可確保該電子裝置的內(nèi)部電路不會承受到該突波電壓，而在該內(nèi)部電路中皆使用低電壓的電子組件，以縮小電路設(shè)計(jì)的整體面積，且本發(fā)明無需設(shè)置一齊納二極管，能一并節(jié)省制作成本。

請參閱圖2所示，本發(fā)明的突波保護(hù)電路10的第二較佳實(shí)施例相較于第一較佳實(shí)施例是進(jìn)一步包含有一電荷泵15、一第二電位轉(zhuǎn)換器16及一第二晶體管MN2。

該電荷泵15具有一升壓輸入端及一升壓輸出端，該升壓輸入端電連接至該電源輸入端I/P1。該第一電位轉(zhuǎn)換器13的高電位輸入端是直接電連接至該升壓輸出端，而未電連接至該電源輸入端I/P1。藉由該電荷泵15的設(shè)置，是先將該電源輸入端I/P1接收的電源電壓提升后，由該升壓輸出端輸出至該第一電位轉(zhuǎn)換器13的高電位輸入端。如此一來，當(dāng)該電源電壓超過該啟動電壓 但未達(dá)該保護(hù)電壓時(shí)，該第一電源轉(zhuǎn)換器13的高電位輸入端電連接至該輸出端，且進(jìn)一步電連接至該第一晶體管MN1的柵極，令該第一晶體管MN1的柵極電壓進(jìn)一步提高，一并使得該第一晶體管MN1的柵極-源極電壓VGS增加。因此，該第一晶體管MN1便可完全導(dǎo)通，供該第一晶體管MN1的漏極電流為其所能承受的最大值，讓該電源輸入端I/P1的電源電壓能盡可能減少損耗而直接供給至該電源輸出端O/P1。

該第二晶體管MN2具有一漏極(drain)、一源極(source)、一柵極(gate)及一基極(body)，該第二晶體管MN2的源極電連接至該電源輸出端O/P1，該第二晶體管MN2的基極電連接至該第二晶體管MN2的源極。該第一晶體管MN1的源極是直接電連接至該第二晶體管MN2的漏極，而未電連接至該電源輸出端O/P1。在本較佳實(shí)施例中，該第二晶體管MN2為一N型金屬氧化物半導(dǎo)體場效晶體管(NMOS)。

該第二電位轉(zhuǎn)換器16具有一高電位輸入端(HIN)、一低電位輸入端(LIN)、一控制端(CON)及一輸出端(OUT)。該第二電位轉(zhuǎn)換器16的高電位輸入端電連接至該第一電位轉(zhuǎn)換器13的高電位輸入端，該低電位輸入端電連接至該第二晶體管MN2的源極，該控制端電連接至該與門輸出端，該輸出端電連接至該第二晶體管MN2的柵極。當(dāng)該第二電位轉(zhuǎn)換器16的控制端的電位為一高準(zhǔn)位時(shí)，該第二電位轉(zhuǎn)換器16控制該第二電位轉(zhuǎn)換器16的高電位輸入端電連接至該第二電位轉(zhuǎn)換器16的輸出端。當(dāng)該第二電位轉(zhuǎn)換器16的控制端的電位為一低準(zhǔn)位時(shí)，該第二電位轉(zhuǎn)換器16控制該第二電位轉(zhuǎn)換器16的低電位輸入端電連接至該第二電位轉(zhuǎn)換器16的輸出端。

藉由進(jìn)一步設(shè)置該第二晶體管MN2與該第二電位轉(zhuǎn)換器16，令該突波保護(hù)電路10的電源輸入端I/P1與電源輸出端O/P1之間是通過該第一晶體管MN1與該第二晶體管MN2電連接，在該第一晶體管MN1與該第二晶體管MN2皆不導(dǎo)通時(shí)，能承受該電源輸入端I/P1與該電源輸出端O/P1之間更大的該電壓差，避免突波電壓過大而該第一晶體管MN1無法承受時(shí)，該突波電壓擊穿該第一晶體管MN1造成內(nèi)部電路的損毀。而該第二晶體管MN2的柵極電壓是由該第二電位轉(zhuǎn)換器16的輸出端控制，且該第二電位轉(zhuǎn)換器16的控制端與該第一電位轉(zhuǎn)換器13皆電連接至該與門輸出端。因此，同上述控制該第一晶體管MN1柵極電壓的原理，只有當(dāng)突波電壓未產(chǎn)生且該突波保護(hù)電路10 啟動時(shí)，該第二晶體管MN2才會導(dǎo)通，同時(shí)該第一晶體管MN1也會導(dǎo)通，令該電源輸入端I/P1的電源電壓供給至該電源輸出端O/P1。

請參閱圖3所示，該基極控制單元14包含有一第一非門141、一第三晶體管MN3及一第四晶體管MN4。該第一非門141具有一第一非門輸入端及一第一非門輸出端，該第三晶體管MN3具有一漏極(drain)、一源極(source)、一柵極(gate)及一基極(body)，而該第四晶體管MN4亦具有一漏極(drain)、一源極(source)、一柵極(gate)及一基極(body)。在本較佳實(shí)施例中，該第三晶體管MN3及該第四晶體管MN4均為一N型金屬氧化物半導(dǎo)體場效晶體管(NMOS)。

該與門12的與門輸出端電連接至該第一非門141的第一非門輸入端。該第一非門141的第一非門輸出端電連接至該第四晶體管MN4的柵極。

該第三晶體管MN3的漏極電連接至該第一晶體管MN1的漏極，該第三晶體管MN3的源極電連接至該第一晶體管MN1的基極，該第三晶體管MN3的柵極電連接至該與門輸出端，該第三晶體管MN3的基極電連接至該第一晶體管MN1的基極。該第四晶體管MN4的漏極電連接至該第一晶體管MN1的源極，該第四晶體管MN4的源極電連接至該第三晶體管MN3的源極，該第四晶體管MN4的基極電連接至該第三晶體管的基極。

當(dāng)該電源電壓未達(dá)該啟動電壓時(shí)，代表本發(fā)明突波保護(hù)電路10尚未啟動，因此，該致能信號以及該突波檢測信號均為一低電壓準(zhǔn)位，經(jīng)過該非門11與該與門12的邏輯電路，由該與門輸出端輸出低電位至該基極控制單元14的第一非門141與第三晶體管MN3。該第三晶體管MN3的柵極因?yàn)橹苯与娺B接至該與門輸出端接收該低電位而不導(dǎo)通，但該第四晶體管MN4的柵極因?yàn)橥ㄟ^該第一非門141接收到一高電位而導(dǎo)通，故該第一晶體管MN1的基極通過該第四晶體管MN4的導(dǎo)通而電連接至該第一晶體管MN1的源極。

當(dāng)該電源電壓超過該啟動電壓但未達(dá)該保護(hù)電壓時(shí)，代表本發(fā)明突波保護(hù)電路10啟動但并未有突波電壓產(chǎn)生，因此，該致能信號為一高電壓準(zhǔn)位，但該突波檢測信號為一低電壓準(zhǔn)位，經(jīng)過該非門11與該與門12的邏輯電路，由該與門輸出端輸出高電位至該基極控制單元14的第一非門141與第三晶體管MN3。該第三晶體管MN3的柵極因?yàn)橹苯与娺B接至該與門輸出端接收該高電位而導(dǎo)通，但該第四晶體管MN4的柵極因?yàn)橥ㄟ^該第一非門141接收到一低 電位而不導(dǎo)通，故該第一晶體管MN1的基極通過該第三晶體管MN3的導(dǎo)通而電連接至該第一晶體管MN1的漏極。

當(dāng)該電源電壓超過該保護(hù)電壓時(shí)，代表本發(fā)明突波保護(hù)電路10啟動且有突波電壓產(chǎn)生，因此，該致能信號以及該突波檢測信號均為一高電壓準(zhǔn)位，經(jīng)過該非門11與該與門12的邏輯電路，由該與門輸出端輸出低電位至該基極控制單元14的第一非門141與第三晶體管MN3。該第三晶體管MN3的柵極因?yàn)橹苯与娺B接至該與門輸出端接收該低電位而不導(dǎo)通，但該第四晶體管MN4的柵極因?yàn)橥ㄟ^該第一非門141接收到一高電位而導(dǎo)通，故該第一晶體管MN1的基極通過該第四晶體管MN4的導(dǎo)通而電連接至該第一晶體管MN1的源極。

如上述圖表所示，其中低電位以0表示，高電位以1表示。該致能端I/P2及該突波檢測信號輸入端I/P3的電位高低決定該第一晶體管MN1的基極是電連接至該第一晶體管的漏極或是源極，進(jìn)而使該第一晶體管形成一反向偏壓的二極管或一順向偏壓的二極管，使該第一晶體管MN1于形成該反向偏壓的二極管而不導(dǎo)通時(shí)阻止電流流過，或是于形成該順向偏壓的二極管而導(dǎo)通時(shí)讓電流流過，且該致能端I/P2及該突波檢測信號輸入端I/P3的電位高低是根據(jù)該電源電壓的大小決定，即能有效避免突波電壓進(jìn)入內(nèi)部電路。因此，內(nèi)部電路即可使用低電壓的電子組件，以縮小電路設(shè)計(jì)的整體面積，且無需設(shè)置一齊納二極管，能一并節(jié)省制作成本。

當(dāng)然，本發(fā)明還可有其他多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。