本申請涉及電路技術(shù)領(lǐng)域，尤其涉及一種升壓電路。

背景技術(shù)：

圖1示出了現(xiàn)有技術(shù)中升壓電路的結(jié)構(gòu)示意圖，如圖所示，控制電路輸出占空比信號來控制開關(guān)S1的導(dǎo)通與關(guān)斷。

當(dāng)開關(guān)S1導(dǎo)通時，電流由輸入電壓VIN經(jīng)過電感L1流經(jīng)開關(guān)S1到地，此時對電感儲能，電感電流以VIN/L的斜率上升，其中VIN為輸入電壓VIN的電壓值，L為電感L1的電感值；被供電電路靠輸出電容C2上的電荷供電。

當(dāng)開關(guān)S1關(guān)斷時，電流由VIN經(jīng)過電感L1流經(jīng)二極管D1到輸出，對輸出電容充電，此時電感釋放能量，電感電流以-(VO-VIN)/L的斜率下降，其中負號表示其斜率下降，VO為VO節(jié)點的輸出電壓值。電感對輸出電容C2和被供電電路供電。

一般控制電路中晶體管的閾值電壓在0.7V左右，即，控制電路的最低工作電壓不能低于0.7V；另外，開關(guān)S1的開啟電壓也需要0.7V，在較低溫度和器件性能較差時，開關(guān)S1的開啟電壓可能高達1V，甚至更高。

現(xiàn)有技術(shù)不足在于：

在輸入電壓較低時升壓電路不能工作。

技術(shù)實現(xiàn)要素：

本申請實施例提出了一種升壓電路，以解決現(xiàn)有技術(shù)中在輸入電壓較低時升壓電路不能工作的技術(shù)問題。

本申請實施例提供了一種升壓電路，包括：電容C1、電容C2、電感L1、二極管D1、開關(guān)、控制電路、被供電電路、充電控制電路和可充電電池BAT，其中，所述C1的第一端、L1的第一端和控制電路均與輸入節(jié)點VIN相連，L1的另一端、D1的第一端均與開關(guān)的第一端相連，所述控制電路的輸出端與開關(guān)的第二端相連，D1的第二端、C2的第一端和被供電電路均與輸出節(jié)點VO相連，所述C1的第二端、S1的第三端、C2的第二端和被供電電路均接地；所述充電控制電路分別與VO、控制電路相連，所述BAT正極分別與控制電路和充電控制電路相連，所述BAT負極接地；

在輸入節(jié)點的電壓低于第一參考電壓時，所述可充電電池對所述控制電路供電；當(dāng)輸出節(jié)點的電壓高于充電控制電路的啟動電壓時，所述充電控制電路從所述輸出節(jié)點取電并對BAT充電。

有益效果如下：

由于本申請實施例所提供的升壓電路，通過改進傳統(tǒng)升壓電路，增加了充電控制電路和可充電電池，當(dāng)輸入電壓VIN低于第一參考電壓時，可以由可充電電池向所述控制電路充電來支持其工作；當(dāng)輸出電路足以支持充電控制電路工作時，充電控制電路可以從輸出節(jié)點VO取電對可充電電池充電，通過及時對電池充電來保證電池一直有電，通過電池供電來保證輸入電壓VIN很低時也可以支持控制電路工作、進而啟動升壓電路正常工作。

附圖說明

下面將參照附圖描述本申請的具體實施例，其中：

圖1示出了現(xiàn)有技術(shù)中升壓電路的結(jié)構(gòu)示意圖；

圖2示出了本申請實施例中升壓電路的結(jié)構(gòu)示意圖一；

圖3示出了本申請實施例中升壓電路的結(jié)構(gòu)示意圖二；

圖4示出了本申請實施例中控制電路的結(jié)構(gòu)示意圖一；

圖5示出了本申請實施例中控制電路的結(jié)構(gòu)示意圖二；

圖6示出了本申請實施例中電平移動電路的結(jié)構(gòu)示意圖一；

圖7示出了本申請實施例中電平移動電路的結(jié)構(gòu)示意圖二；

圖8示出了本申請實施例中電平移動電路的結(jié)構(gòu)示意圖三；

圖9示出了本申請實施例中第一驅(qū)動器的結(jié)構(gòu)示意圖一；

圖10示出了本申請實施例中第一驅(qū)動器的結(jié)構(gòu)示意圖二。

具體實施方式

為了使本申請的技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖對本申請的示例性實施例進行進一步詳細的說明，顯然，所描述的實施例僅是本申請的一部分實施例，而不是所有實施例的窮舉。并且在不沖突的情況下，本說明中的實施例及實施例中的特征可以互相結(jié)合。

發(fā)明人在發(fā)明過程中注意到：

一般控制電路中晶體管的閾值電壓可能在0.7V左右，這意味著控制電路的最低工作電壓不能低于0.7V；當(dāng)輸入電壓過低時(例如：輸入電壓來自太陽能電池，或其他無線信號中耦合產(chǎn)生的能量，這些電壓有時會非常低，如0.3V)，無法支持控制電路工作。

另外，開關(guān)S1的開啟電壓也需要0.7V，在較低溫度和器件性能較差時，開關(guān)S1的開啟電壓可能高達1V，甚至更高。

綜上所述，當(dāng)輸入電壓較低時，傳統(tǒng)的升壓電路則無法工作。

基于此，本申請?zhí)岢隽艘环N升壓電路，通過改進現(xiàn)有技術(shù)，使得升壓電路可以工作在更低的輸入電壓下。

下面結(jié)合具體實施例對本申請所提出的升壓電路進行說明。

圖2示出了本申請實施例中升壓電路的結(jié)構(gòu)示意圖一，如圖所示，所述升壓電路可以包括：電容C1、電容C2、電感L1、二極管D1、開關(guān)、控制電路、被供電電路、充電控制電路和可充電電池BAT，其中，所述C1的第一端、L1的第一端和控制電路均與輸入節(jié)點VIN相連，L1的第二端、D1的第一端均與開關(guān)的第一端相連，所述控制電路的輸出端與開關(guān)的第二端相連，D1的第二端、C2的第一端和被供電電路均與輸出節(jié)點VO相連，所述C1的第二端、開關(guān)的第三端、C2的第二端和被供電電路均接地；所述充電控制電路分別與VO、控制電路相連，所述BAT正極分別與控制電路和充電控制電路相連，所述BAT負極接地；

在輸入節(jié)點的電壓低于第一參考電壓時，所述可充電電池對所述控制電路供電；當(dāng)輸出節(jié)點的電壓高于充電控制電路的啟動電壓時，所述充電控制電路從所述輸出節(jié)點取電并對BAT充電。

其中，本申請實施例中所述可充電電池為可以多次充電、放電的電池，例如：鋰電池。

具體實施時，所述控制電路和所述充電控制電路可以分別由兩個芯片實現(xiàn)，為了進一步節(jié)省成本，也可以將控制電路和充電控制電路在一個芯片內(nèi)實現(xiàn)。

所述第一參考電壓可以設(shè)置為所述升壓電路的啟動電壓。所述升壓電路的啟動電壓通常可以設(shè)置為高于控制電路的最低工作電壓，所述充電控制電路的啟動電壓通?？梢栽O(shè)置為支持充電控制電路正常工作的電壓。

具體實施時，在輸入節(jié)點的電壓高于第一參考電壓(例如：升壓電路的啟動電壓)時，可以由輸入節(jié)點或所述可充電電池對所述控制電路進行供電，也可以由輸入節(jié)點對所述控制電路的一部分元器件(例如：較為耗電的元器件)進行供電、由可充電電池對所述控制電路的另一部分元器件(例如：耗電較少的元器件)進行供電，本申請對此不作限制。

由于本申請實施例所提供的升壓電路，對傳統(tǒng)升壓電路進行了改進，增加了充電控制電路和可充電電池，當(dāng)輸入電壓VIN低于第一參考電壓時，由可充電電池向所述控制電路充電來支持其工作；當(dāng)輸出電路足以支持充電控制電路工作時，充電控制電路從輸出節(jié)點VO取電對可充電電池充電，通過及時對電池充電來保證電池一直有電，通過電池供電來保證輸入電壓VIN很低時也可以支持控制電路工作、進而啟動升壓電路，使得升壓電路正常工作。

實施中，所述開關(guān)可以包括：第一開關(guān)MN1和第二開關(guān)MN2，所述MN1和MN2的第一端相連作為開關(guān)的第一端，所述MN1和MN2的第三端相連作為開關(guān)的第三端，所述控制電路的第一輸出端DRV1與所述第一開關(guān)MN1的第二端相連，所述控制電路的第二輸出端DRV2與所述第二開關(guān)MN2的第二端相連。

圖3示出了本申請實施例中升壓電路的結(jié)構(gòu)示意圖二，如圖所示，所述升壓電路的第一開關(guān)可以為N型金屬氧化物(MOS，metal-oxide-semiconductor)管MN1，所述升壓電路的第二開關(guān)可以為NMOS管MN2，其中，

MN1的漏極作為第一開關(guān)的第一端，MN1的柵極作為第一開關(guān)的第二端，MN1的襯體和源極作為第一開關(guān)的第三端；

MN2的漏極作為第二開關(guān)的第一端，MN2的柵極作為第二開關(guān)的第二端，MN2的襯體和源極作為第一開關(guān)的第三端。

實施中，所述控制電路可以包括：誤差放大器EA、比較器Comp1、脈寬調(diào)制電路、邏輯運算單元、電平移動電路LVL、第一驅(qū)動器DR1和第二驅(qū)動器DR2；所述DR1由VIN提供電源，所述DR2由BAT提供電源；

所述Comp1的第一輸入端輸入VIN電壓、第二輸入端輸入第一參考電壓VR1，所述EA的第一輸入端輸入VO電壓、第二輸入端輸入第二參考電壓VR2，所述EA的輸出端與所述脈寬調(diào)制電路相連；所述邏輯運算單元的輸入端分別與Comp1的輸出端和脈寬調(diào)制電路的輸出端相連，所述邏輯運算單元的輸出端分別與第一支路和第二支路相連；所述第一支路包括LVL和DR1，所述LVL分別與BAT和VIN相連，所述DR1的輸入端與LVL的輸出端相連，所述DR1的輸出端作為控制電路的第一輸出端DRV1；所述第二支路包括DR2，所述DR2的輸出端作為控制電路的第二輸出端DRV2；

在輸入節(jié)點的電壓高于所述第一參考電壓時，所述Comp1輸出有效信號，所述邏輯運算單元向第一支路輸出脈沖調(diào)制信號、向第二支路輸出無效信號，所述第一支路根據(jù)所述脈沖調(diào)制信號控制MN1交替導(dǎo)通和截止、所述第二支路控制MN2關(guān)斷；在輸入節(jié)點的電壓低于所述升壓電路的啟動電壓時，所述Comp1輸出無效信號，所述邏輯運算單元向第一支路輸出無效信號、向第二支路輸出脈沖調(diào)制信號，所述第一支路控制MN1關(guān)斷、所述第二支路根據(jù)所述脈沖調(diào)制信號控制MN2交替導(dǎo)通和截止。

具體實施時，所述控制電路可以進一步包括參考電壓產(chǎn)生電路REF，所述REF的第一輸出端與所述Comp1的第二輸入端相連，用于輸出第一參考電壓；所述REF的第二輸出端與所述EA的第二輸入端相連，用于輸出第二參考電壓。

圖4示出了本申請實施例中控制電路的結(jié)構(gòu)示意圖一，如圖所示，所述控制電路可以包括參考電壓產(chǎn)生電路REF、誤差放大器EA、比較器Comp1、脈寬調(diào)制電路、邏輯運算單元、電平移動電路LVL、第一驅(qū)動器DR1和第二驅(qū)動器DR2。

所述邏輯運算單元的第一輸入端可以與Comp1的輸出端相連，所述邏輯運算單元的第二輸入端可以與脈沖調(diào)制電路的輸出端相連，所述邏輯運算單元的第一輸出端可以與第一支路相連，所述邏輯運算單元的第二輸出端可以與第二支路相連。

在輸入節(jié)點的電壓高于所述升壓電路的啟動電壓時，所述Comp1輸出有效信號；在輸入節(jié)點的電壓低于所述升壓電路的啟動電壓時，所述Comp1輸出無效信號。

在所述Comp1的輸出端為有效信號時，所述邏輯運算單元向第一支路輸出脈沖調(diào)制信號，所述LVL將脈沖調(diào)制信號經(jīng)驅(qū)動器DR1輸出至DRV1，進而控制MN1交替導(dǎo)通和截止，所述邏輯運算單元向第二支路輸出無效信號，并經(jīng)驅(qū)動器DR2輸出至DRV2，進而控制MN2關(guān)斷；

在所述Comp1的輸出端為無效信號時，所述邏輯運算單元向第二支路輸出脈沖調(diào)制信號并經(jīng)驅(qū)動器DR2輸出至DRV2，進而控制MN2交替導(dǎo)通和截止，所述邏輯運算單元向第一支路輸出無效信號并經(jīng)驅(qū)動器DR1輸出至DRV1，進而控制MN1關(guān)斷。

實施中，所述邏輯運算單元可以包括：反相器INV1、第一與門AND1和第二與門AND，所述INV1的輸入端與所述Comp1的輸出端相連，所述AND1的輸入端分別與Comp1的輸出端和脈沖調(diào)制電路的輸出端相連，所述AND2的輸入端分別與INV1的輸出端和脈沖調(diào)制電路的輸出端相連，所述AND1的輸出端作為邏輯運算單元的第一輸出端與第一支路相連，所述AND2的輸出端作為邏輯運算單元的第二輸出端與第二支路相連。

圖5示出了本申請實施例中控制電路的結(jié)構(gòu)示意圖二，如圖所示，所述控制電路可以包括參考電壓產(chǎn)生電路REF、誤差放大器EA、比較器Comp1、反相器INV1、脈寬調(diào)制電路、第一與門AND1、第二與門AND2、電平移動電路LVL、第一驅(qū)動器DR1和第二驅(qū)動器DR2。

其中，參考電壓產(chǎn)生電路REF可以采用各種現(xiàn)有技術(shù)中帶隙基準(zhǔn)電路實現(xiàn)，其可以產(chǎn)生兩個參考電壓輸出信號VR1、VR2；比較器Comp1比較來自VIN輸入端的輸入電壓和參考電壓VR1，產(chǎn)生模式信號Mode1，經(jīng)反相器INV1后產(chǎn)生Mode2。當(dāng)輸入電壓VIN大于參考電壓VR1時，Mode1為高電平，電路工作在第一模式；當(dāng)輸入電壓VIN小于參考電壓VR1時，Mode2為高電平，電路工作在第二模式。

誤差放大器放大VR2和VO的電壓差信號，產(chǎn)生誤差電壓EAO，經(jīng)過脈寬調(diào)制電路后，產(chǎn)生PWM信號。當(dāng)Mode1為高電平時，電路工作在第一模式，D1與PWM信號保持相同，經(jīng)過電平轉(zhuǎn)換電路LVL后，將產(chǎn)生高電平為VIN的開關(guān)信號DI1，經(jīng)過驅(qū)動器DR1輸出至DRV1，從而實現(xiàn)對圖3中MN1的控制。

當(dāng)Mode1為高電平時，Mode2為低電平，導(dǎo)致與門AND2的輸出信號D2恒為低電平，經(jīng)過驅(qū)動器DR2后，DRV2仍為低電平，MN2處于關(guān)斷狀態(tài)。當(dāng)Mode2為高電平時，電路工作在第二模式，D2與PWM信號保持相同，由于D2信號的電源與后級驅(qū)動器DR2的電源相同，因此無需電平移動電路。D2信號經(jīng)過驅(qū)動器DR2輸出至DRV2，從而實現(xiàn)對圖3中MN2的控制。

當(dāng)Mode2為高電平時，Mode1為低電平，導(dǎo)致與門AND1的輸出信號D1恒為低電平，經(jīng)過驅(qū)動器DR1后，DRV1仍為低電平，MN1處于關(guān)斷狀態(tài)。

圖5中，參考電壓產(chǎn)生電路REF、比較器Comp1、誤差放大器EA、脈寬調(diào)制電路、反相器INV1、與門AND1、AND2以及部分LVL中的電路都是以VBAT供電。原因是這些電路的電流消耗很小，對電池放電較少。而驅(qū)動器DR1和DR2的電流消耗較大，這樣當(dāng)VIN電壓較低時，可以通過工作在第二模式下，實現(xiàn)電路的正常工作，從而實現(xiàn)升壓功能。當(dāng)VIN電壓較高時，可以直接讓DR1工作在VIN下，實現(xiàn)升壓功能，此時不讓DR2工作，有助于節(jié)省電池上的能量，避免電池電量容易被耗盡。

實施中，所述第一參考電壓VR1可以為所述第一驅(qū)動器DR1與所述第一開關(guān)MN1均正常工作時的最低工作電壓。

本申請實施例中第一參考電壓VR1可以被設(shè)置為驅(qū)動器DR1和MN1能同時正常工作的最低工作電壓。

實施中，所述LVL的輸入信號D1與輸出信號DI1有效性相同，在所述D1與DI1均有效時，所述D1的電壓值為BAT的電壓值，所述DI1的電壓值為VIN的電壓值。

具體實施時，本申請實施例中LVL的輸出信號DI1的邏輯關(guān)系可以與輸入信號D1相同，即當(dāng)輸入信號D1為高電平時，輸出信號也為高電平；當(dāng)輸入信號D1為低電平時，輸出信號也為低電平。輸入信號和輸出信號高電平的電壓值可以不同，輸入信號高電平的電壓值可以等于VBAT的電壓值，輸出信號高電平的電壓值可以等于VIN的電壓值。

圖6示出了本申請實施例中電平移動電路的結(jié)構(gòu)示意圖一，如圖所示，實施中，所述LVL可以包括：第三NMOS晶體管MN3、第四NMOS晶體管MN4、第一PMOS晶體管MP1、第二PMOS晶體管MP2和反相器，所述反相器由BAT供電，所述LVL的輸入端分別與MN3的柵極、反相器的輸入端相連，所述反相器的輸出端與MN4的柵極相連，所述MN3的漏極分別與MP1的漏極、MP2的柵極相連，所述MN4的漏極分別與MP1的柵極、MP2的漏極相連并作為LVL的輸出端，所述MP1和MP2的襯體和源極均連接至VIN，所述MN3和MN4的襯體和源極均接地。

實施中，所述反相器可以包括：第三PMOS晶體管MP3和第五NMOS晶體管MN5，所述MP3和MN5的柵極相連并與LVL的輸入端相連，所述MP3和MN5的漏極相連并作為反相器的輸出端，所述MP3的襯體和源極接BAT，所述MN5的襯體和源極接地。

圖7示出了本申請實施例中電平移動電路的結(jié)構(gòu)示意圖二，如圖所示，當(dāng)輸入信號D1為高電平(等于VBAT電壓)時，MN3導(dǎo)通，導(dǎo)致A點被拉至低電平(等于地電位)，MP2導(dǎo)通，導(dǎo)致DI1被上拉至高電平(等于VIN的電壓)，D1經(jīng)過MN5、MP3形成的反相器后，信號DN為低電平，MN4被關(guān)斷。

當(dāng)輸入信號D1為低電平(等于地電位)時，MN3被關(guān)斷，輸入信號D1經(jīng)過MN5、MP3形成的反相器后，信號二DN為高電平，MN4導(dǎo)通，將輸出DI1拉低至低電平(即地電位)，MP1導(dǎo)通，將節(jié)點A上拉至高電平，導(dǎo)致MP2被關(guān)斷。

為了避免流經(jīng)MP1和MP2的瞬間電流過大，本申請實施例還可以采用如下方式實施。

實施中，所述MN3的漏極經(jīng)第一電阻R1與所述MP1的漏極相連，所述MN4的漏極經(jīng)第二電阻R2與所述MP2的漏極相連。

圖8示出了本申請實施例中電平移動電路的結(jié)構(gòu)示意圖三，如圖所示，R1連接于MN3的漏極與MP1的漏極之間，R2連接于MN4的漏極與MP2的漏極之間。

其中，電阻R1、R2的目的是現(xiàn)在電平移動電流工作的瞬間電流，避免流經(jīng)MP1和MP2的瞬間電流過大，減少對電源的沖擊。

實施中，所述第一驅(qū)動器DR1可以包括：第一級反相器和第二級反相器，所述第一級反相器和第二級反相器均由VIN供電，所述第一級反相器的輸入端為所述DR1的輸入端，所述第一級反相器的輸出端與所述第二級反相器的輸入端相連，所述第二級反相器的輸出端為所述DR1的輸出端。

圖9示出了本申請實施例中第一驅(qū)動器的結(jié)構(gòu)示意圖一，如圖所示，所述DR1可以由兩級反相器組成，第一級反相器與第二級反相器順次相連，所述第一級反相器的輸入端作為DR1的輸入端，所述第二級反相器的輸入端作為DR1的輸出端，即DRV1。

圖10示出了本申請實施例中第一驅(qū)動器的結(jié)構(gòu)示意圖二，如圖所示，實施中，所述第一級反相器可以包括：第四PMOS晶體管MP4和第六NMOS晶體管MN6，所述第二級反相器包括第五PMOS晶體管MP5和第七NMOS晶體管MN7，所述MP4的柵極與MN6的柵極相連并作為第一級反相器的輸入端，所述MP4的漏極與所述MN6的漏極相連并連接至所述MP5的柵極與所述MN7的柵極的連接點，所述MP5的漏極與所述MN7的漏極相連并作為DR1的輸出端，所述MP4與MP5的襯體和源極均與VIN相連，所述MN6和MN7的襯體和源極均接地。

盡管已描述了本申請的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本申請范圍的所有變更和修改。