1.一種升壓電路，其特征在于，包括：電容C1、電容C2、電感L1、二極管D1、開關(guān)、控制電路、被供電電路、充電控制電路和可充電電池BAT，其中，所述C1的第一端、L1的第一端和控制電路均與輸入節(jié)點VIN相連，L1的第二端、D1的第一端均與開關(guān)的第一端相連，所述控制電路的輸出端與開關(guān)的第二端相連，D1的第二端、C2的第一端和被供電電路均與輸出節(jié)點VO相連，所述C1的第二端、開關(guān)的第三端、C2的第二端和被供電電路均接地；所述充電控制電路分別與VO、控制電路相連，所述BAT正極分別與控制電路和充電控制電路相連，所述BAT負極接地；
在輸入節(jié)點的電壓低于第一參考電壓時，所述可充電電池對所述控制電路供電；當輸出節(jié)點的電壓高于充電控制電路的啟動電壓時，所述充電控制電路從所述輸出節(jié)點取電并對BAT充電。
2.如權(quán)利要求1所述的升壓電路，其特征在于，所述開關(guān)包括第一開關(guān)MN1和第二開關(guān)MN2，所述MN1和MN2的第一端相連作為開關(guān)的第一端，所述MN1和MN2的第三端相連作為開關(guān)的第三端，所述控制電路的第一輸出端DRV1與所述第一開關(guān)MN1的第二端相連，所述控制電路的第二輸出端DRV2與所述第二開關(guān)MN2的第二端相連。
3.如權(quán)利要求2所述的升壓電路，其特征在于，所述控制電路包括：誤差放大器EA、比較器Comp1、脈寬調(diào)制電路、邏輯運算單元、電平移動電路LVL、第一驅(qū)動器DR1和第二驅(qū)動器DR2；所述DR1由VIN提供電源，所述DR2由BAT提供電源；
所述Comp1的第一輸入端輸入VIN電壓、第二輸入端輸入第一參考電壓VR1，所述EA的第一輸入端輸入VO電壓、第二輸入端輸入第二參考電壓VR2，所述EA的輸出端與所述脈寬調(diào)制電路相連；所述邏輯運算單元的輸入端分別與Comp1的輸出端和脈寬調(diào)制電路的輸出端相連，所述邏輯運算單元的輸出端分別與第一支路和第二支路相連；所述第一支路包括LVL和DR1，所述LVL分別與BAT和VIN相連，所述DR1的輸入端與LVL的輸出端相連，所述DR1的輸出端作為控制電路的第一輸出端DRV1；所述第二支路包括DR2，所述DR2的輸出端作為控制電路的第二輸出端DRV2；
在所述VIN電壓高于所述第一參考電壓時，所述Comp1輸出有效信號，所述邏輯運算單元向第一支路輸出脈沖調(diào)制信號、向第二支路輸出無效信號，所述第一支路根據(jù)所述脈沖調(diào)制信號控制MN1交替導(dǎo)通和截止、所述第二支路控制MN2關(guān)斷；在所述VIN電壓低于所述第一參考電壓時，所述Comp1輸出無效信號，所述邏輯運算單元向第一支路輸出無效信號、向第二支路輸出脈沖調(diào)制信號，所述第一支路控制MN1關(guān)斷、所述第二支路根據(jù)所述脈沖調(diào)制信號控制MN2交替導(dǎo)通和截止。
4.如權(quán)利要求3所述的升壓電路，其特征在于，所述邏輯運算單元包括反相器INV1、第一與門AND1和第二與門AND，所述INV1的輸入端與所述Comp1的輸出端相連，所述AND1的輸入端分別與Comp1的輸出端和脈沖調(diào)制電路的輸出端相連，所述AND2的輸入端分別與INV1的輸出端和脈沖調(diào)制電路的輸出端相連，所述AND1的輸出端作為邏輯運算單元的第一輸出端與第一支路相連，所述AND2的輸出端作為邏輯運算單元的第二輸出端與第二支路相連。
5.如權(quán)利要求3所述的升壓電路，其特征在于，所述第一參考電壓VR1為所述第一驅(qū)動器DR1與所述第一開關(guān)MN1均正常工作時的最低工作電壓。
6.如權(quán)利要求3所述的升壓電路，其特征在于，所述LVL的輸入信號D1與輸出信號DI1有效性相同，在所述D1與DI1均有效時，所述D1的電壓值為BAT的電壓值，所述D11的電壓值為VIN的電壓值。
7.如權(quán)利要求3所述的升壓電路，其特征在于，所述LVL包括：第三NMOS晶體管MN3、第四NMOS晶體管MN4、第一PMOS晶體管MP1、第二PMOS晶體管MP2和反相器，所述反相器由BAT供電，所述LVL的輸入端分別與MN3的柵極、反相器的輸入端相連，所述反相器的輸出端與MN4的柵極相連，所述MN3的漏極分別與MP1的漏極、MP2的柵極相連，所述MN4的漏極分別與MP1的柵極、MP2的漏極相連并作為LVL的輸出端，所述MP1和MP2的襯體和源極均連接至VIN，所述MN3和MN4的襯體和源極均接地。
8.如權(quán)利要求7所述的升壓電路，其特征在于，所述反相器包括：第三PMOS晶體管MP3和第五NMOS晶體管MN5，所述MP3和MN5的柵極相連并與所述LVL的輸入端相連，所述MP3和MN5的漏極相連并作為反相器的輸出端，所述MP3的襯體和源極接BAT，所述MN5的襯體和源極接地。
9.如權(quán)利要求7所述的升壓電路，其特征在于，所述MN3的漏極經(jīng)第一電阻R1與所述MP1的漏極相連，所述MN4的漏極經(jīng)第二電阻R2與所述MP2的漏極相連。
10.如權(quán)利要求3所述的升壓電路，其特征在于，所述第一驅(qū)動器DR1包括：第一級反相器和第二級反相器，所述第一級反相器和第二級反相器均由VIN供電，所述第一級反相器的輸入端為所述DR1的輸入端，所述第一級反相器的輸出端與所述第二級反相器的輸入端相連，所述第二級反相器的輸出端為所述DR1的輸出端。
11.如權(quán)利要求10所述的升壓電路，其特征在于，所述第一級反相器包括：第四PMOS晶體管MP4和第六NMOS晶體管MN6，所述第二級反相器包括第五PMOS晶體管MP5和第七NMOS晶體管MN7，所述MP4的柵極與MN6的柵極相連并作為第一級反相器的輸入端，所述MP4的漏極與所述MN6的漏極相連并連接至所述MP5的柵極與所述MN7的柵極的連接點，所述MP5的漏極與所述MN7的漏極相連并作為DR1的輸出端，所述MP4與MP5的襯體和源極均與VIN相連，所述MN6和MN7的襯體和源極均接地。