專利名稱：利用多級(jí)數(shù)字式延遲線技術(shù)的減小抖動(dòng)鎖相環(huán)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及數(shù)字式定時(shí)電路，更具體地講，涉及能夠從一個(gè)或多個(gè)遭受抖動(dòng)的輸入信號(hào)恢復(fù)時(shí)鐘信號(hào)的數(shù)字式鎖相環(huán)。
在數(shù)字網(wǎng)絡(luò)應(yīng)用中，需要為SONET(同步光纖網(wǎng))，OC-N和STS-N接口電路，以及T1或E1一次群速率數(shù)字傳輸鏈路提供定時(shí)參考。這些定時(shí)信號(hào)必須滿足有關(guān)的標(biāo)準(zhǔn)，例如，為STRATUM 3E3和4E時(shí)鐘和SONET最小時(shí)鐘(SMC)所推薦的標(biāo)準(zhǔn)BELLCORE GR-1244-CORE和GR-253-CORE。這些規(guī)定對(duì)于抖動(dòng)和穩(wěn)定性有嚴(yán)格的要求。
提供這種定時(shí)信號(hào)的通常方法是使用一個(gè)鎖相環(huán)(PLL)。PLL一般包括一個(gè)將輸入信號(hào)與環(huán)路的除以一個(gè)適當(dāng)因數(shù)的輸出比較的相位檢測(cè)器；一個(gè)消除高頻波動(dòng)的環(huán)路濾波器；和一個(gè)其頻率受到適當(dāng)控制從而能消除由相位檢測(cè)器檢測(cè)出的相位差的可控振蕩器。
早已知道，在環(huán)路中使用了VCO(壓控振蕩器)作為可控振蕩器。第4,577,163號(hào)美國(guó)專利披露了一種鎖相環(huán)，在這種鎖相環(huán)中，用一個(gè)DCO(數(shù)控振蕩器)代替VCO，用因數(shù)K除DCO的輸出，并反饋到相位檢測(cè)器。在4,577,163號(hào)專利中，用時(shí)鐘信號(hào)Fclk給DCO同步。由于DCO不能響應(yīng)小于一個(gè)時(shí)鐘周期的相移，因此Fclk是這種類型的鎖相環(huán)中的精確性的限制因素。為了滿足BELLCORE和SMC規(guī)定，必須使用具有5GHz或更高頻率的本機(jī)振蕩器。這樣的高頻本機(jī)振蕩器是高成本，高能耗的，并且易于發(fā)射出電磁干擾(EMI)。
第5,218,314號(hào)美國(guó)專利公開了一種鎖相環(huán)，這個(gè)鎖相環(huán)中的本機(jī)振蕩器向一個(gè)抽頭延遲線提供信號(hào)。根據(jù)受輸入信號(hào)影響的相位比較，從延遲線的一個(gè)抽頭獲得輸出信號(hào)。這種安排的問題在于，它沒有為參考信號(hào)提供抖動(dòng)抑止。實(shí)際問題是由于傳輸媒介的固有特性，輸入信號(hào)將遭受抖動(dòng)，并且為了滿足BELLOCRE規(guī)定，必須實(shí)質(zhì)上抑止這種抖動(dòng)。
第5,602,884號(hào)美國(guó)專利公開了一種利用一個(gè)用20MHz時(shí)鐘定時(shí)的DCO和一個(gè)抽頭延遲線的組合的鎖相環(huán)，其內(nèi)容被引入本文作為參考。由于DCO直接控制抽頭延遲線，可以把無抖動(dòng)精度保持到一個(gè)時(shí)鐘周期的幾分之一。這個(gè)分?jǐn)?shù)是由抽頭延遲線的每個(gè)抽頭的延遲時(shí)間限定的。使用帶有64個(gè)抽頭的抽頭延遲線，典型未濾波本征輸出抖動(dòng)是0.04峰-峰UI(單位間隔(Unit Interval))。為了滿足SMC規(guī)定，必須使用帶有1024個(gè)抽頭的抽頭延遲線。
利用抽頭延遲線的慣用方法是使用固定的延遲抽頭，其中將一系列的具有相同的延遲時(shí)間的相同的緩沖器或相同的倒相器串聯(lián)連接在一起。由于硬件的大小和電能消耗，不能將20MHz本機(jī)振蕩器參考時(shí)鐘(50毫微秒)容易地分割成50微微秒或更小的延遲段。一個(gè)50毫微秒的時(shí)段中可以安排1000個(gè)50微微秒延遲段。例如，在Mitel公司制造的產(chǎn)品號(hào)為MT9042的多中繼系統(tǒng)同步器中的64個(gè)抽頭需要大約2k個(gè)門。而對(duì)于一個(gè)50微微秒延遲段使用相同的解決方式將需要大約150k個(gè)門，而其電能消耗在400mA至900mA之間。
具有固定延遲抽頭的抽頭延遲線的根本缺點(diǎn)在于，僅能通過線性增加抽頭的數(shù)量來提高延遲分辨率，從而增大所需門數(shù)量和電能消耗。
本發(fā)明的目的是要提供一種消除了上述現(xiàn)有技術(shù)問題的鎖相環(huán)。
根據(jù)本發(fā)明的第一方面，提供一種用于從至少一個(gè)遭受抖動(dòng)的輸入信號(hào)恢復(fù)穩(wěn)定時(shí)鐘信號(hào)的數(shù)字式鎖相環(huán)，鎖相環(huán)包括a)一個(gè)接收至少一個(gè)輸入信號(hào)的數(shù)字式輸入電路；
b)一個(gè)用于產(chǎn)生希望頻率的輸出和代表輸出信號(hào)的時(shí)間誤差的控制信號(hào)的數(shù)控振蕩器；c)一個(gè)用于向數(shù)控振蕩器提供時(shí)鐘信號(hào)的穩(wěn)定本機(jī)振蕩器；d)多個(gè)抽頭延遲線，抽頭延遲線包括多個(gè)延遲裝置，多個(gè)抽頭延遲線的延遲總和小于數(shù)控振蕩器的一個(gè)時(shí)鐘周期；多個(gè)抽頭延遲線包括一個(gè)用于接收數(shù)控振蕩器的輸出信號(hào)的粗抽頭延遲線；和一個(gè)用于接收粗抽頭延遲線的輸出信號(hào)的細(xì)抽頭延遲線，細(xì)抽頭延遲線包括多個(gè)與粗延遲線之一成正比的延遲裝置；和一個(gè)用于接收來自輸入電路的至少一個(gè)輸入信號(hào)和來自第二抽頭延遲線裝置的輸出信號(hào)，以產(chǎn)生控制數(shù)控振蕩器的數(shù)字輸入信號(hào)的數(shù)字式相位比較器，其中數(shù)控振蕩器是一種當(dāng)達(dá)到溢出條件時(shí)產(chǎn)生輸出信號(hào)，在剛一到達(dá)溢出條件，余項(xiàng)就產(chǎn)生控制信號(hào)的加法型比率乘法器。
根據(jù)本發(fā)明的第二方面，提供了一種從至少兩個(gè)遭受抖動(dòng)的輸入信號(hào)恢復(fù)穩(wěn)定時(shí)鐘信號(hào)的方法，包括步驟用一個(gè)穩(wěn)定振蕩器產(chǎn)生本機(jī)時(shí)鐘信號(hào)；用本機(jī)時(shí)鐘信號(hào)給一個(gè)數(shù)控振蕩器同步；將數(shù)控振蕩器的第一輸出饋送到第一抽頭延遲線；將第一抽頭延遲線的輸出饋送到第二抽頭延遲線；其中第二抽頭延遲線具有與第一抽頭延遲線的正比關(guān)系；用代表第一輸出中定時(shí)誤差的數(shù)控振蕩器的第二輸出控制第一和第二抽頭延遲線，以產(chǎn)生具有大于穩(wěn)定振蕩器的一個(gè)時(shí)鐘周期的精確度的時(shí)鐘信號(hào)；用一個(gè)把它自身輸出與至少一個(gè)輸入信號(hào)進(jìn)行比較的數(shù)字式相位比較器控制數(shù)控振蕩器；和其中建立一個(gè)與至少兩個(gè)輸入信號(hào)有恒定相位關(guān)系，從而使輸入信號(hào)之間轉(zhuǎn)換時(shí)發(fā)生的任何相位躍變最小的虛擬參考信號(hào)。
下面參照附圖對(duì)本發(fā)明進(jìn)行更詳細(xì)的說明，其中


圖1表示現(xiàn)有技術(shù)鎖相環(huán)；圖2是本發(fā)明鎖相環(huán)的方框圖；圖3是數(shù)控振蕩器的詳細(xì)方框圖；圖4顯示數(shù)控振蕩器的輸出；圖5是相位檢測(cè)電路的方框圖；圖6顯示數(shù)控振蕩器的定時(shí)序列；圖7表示到多路復(fù)用器電路的輸入信號(hào)；圖8表示多級(jí)延遲線；圖9表示串聯(lián)連接的多級(jí)延遲線；圖10顯示本發(fā)明的標(biāo)定測(cè)量電路。
圖1示出了一個(gè)現(xiàn)有技術(shù)鎖相環(huán)，其包括一個(gè)用于接收參考信號(hào)in的相位檢測(cè)器1，一個(gè)環(huán)路濾波器2，一個(gè)用于以希望的頻率產(chǎn)生輸出信號(hào)和代表輸出信號(hào)中時(shí)間誤差的控制信號(hào)的數(shù)控振蕩器3，一個(gè)用于接收數(shù)控振蕩器3的輸出信號(hào)的抽頭延遲線4，該抽頭延遲線4從一個(gè)由控制信號(hào)確定的抽頭產(chǎn)生一個(gè)輸出信號(hào)，和一個(gè)用于產(chǎn)生相位檢測(cè)器1的第二輸入的反饋信號(hào)的分頻電路5。環(huán)路濾波器2的功能是濾除控制信號(hào)中的高頻波動(dòng)。相位檢測(cè)器1保證數(shù)控振蕩器3產(chǎn)生與輸入信號(hào)in同步的輸出。
這種現(xiàn)有技術(shù)的鎖相環(huán)沒有提供消除輸入信號(hào)in在輸出級(jí)的固有抖動(dòng)的適當(dāng)裝置，例如在SONET系統(tǒng)上存在的抖動(dòng)，除非使用帶有大量小抽頭(1024或更多抽頭級(jí)別)的抽頭延遲線，這如前面所討論的，是不實(shí)用的。
參考圖2，根據(jù)本發(fā)明的鎖相環(huán)包括一個(gè)數(shù)字式相位檢測(cè)器1，和一個(gè)對(duì)各多級(jí)抽頭延遲線10，20和30饋送信號(hào)的數(shù)控振蕩器3。每個(gè)抽頭延遲線實(shí)際上是由一對(duì)分別連接到輸出電路40，50和60，并且分別為E1，T1和STS-3/OC-3提供不同頻率的時(shí)鐘信號(hào)范圍的多級(jí)抽頭延遲線組成的(見圖8)。用8除19.44MHz(STS-3/OC-3速率除以8)時(shí)鐘，以產(chǎn)生2.43MHz的參考頻率。
通過一個(gè)多路復(fù)用器8將2.43MHz和輸出電路時(shí)鐘連接到相位檢測(cè)器1的一個(gè)輸入端。相位檢測(cè)器1的另一個(gè)輸入端連接到MTIE電路7，下面將對(duì)MTIE電路7的功能進(jìn)行更詳細(xì)的說明。MTIE電路接收一個(gè)用于接收一次和二次輸入PRI，SEC的多路復(fù)用器的輸出。PRI和SEC可以是，例如，希望從其產(chǎn)生本機(jī)接口電路的定時(shí)信號(hào)的第一和第二輸入T1鏈路。
控制方框6具有控制裝置的操作的狀態(tài)機(jī)的作用。振蕩器9是一個(gè)具有標(biāo)稱50毫微秒循環(huán)周期的穩(wěn)定的20MHz晶體振蕩器。193/256方框12把DCO 3的輸出乘以193/256，以產(chǎn)生T1接口的定時(shí)信號(hào)。1215/1024方框14將輸出乘以1215/1024，以產(chǎn)生STS3/OC3接口的定時(shí)信號(hào)。
圖3中更詳細(xì)地示出了DCO 3。它包括一個(gè)產(chǎn)生希望的輸出頻率的求和率乘法器(adding rate multiplier)16。將一個(gè)輸入字(DCOin)饋入加法器16。DCO由來自穩(wěn)定振蕩器的20MHz信號(hào)同步。隨著把輸入字DCOin反復(fù)地加到加法器的初始值P，加法器周期性地溢出，并且所得的進(jìn)位信號(hào)構(gòu)成了DCO的輸出信號(hào)。如果在溢出時(shí)存在余項(xiàng)，那么它出現(xiàn)在寄存器18中，并且代表DCO輸出的定時(shí)誤差(圖4)。以下述的方式將這個(gè)余項(xiàng)(restterm)用于控制多級(jí)抽頭延遲線。
DCO為E1產(chǎn)生一16.384MHz的主頻率，為T1產(chǎn)生12.352MHz的主頻率，為STS3/OC3產(chǎn)生19.44MHz的主頻率。DCO產(chǎn)生的頻率是由下式給出的Fgen＝(P/Q)×Fclk/2其中Q是加法器容量，P是加法器的初始值(P小于Q)，F(xiàn)clk等于DCO的時(shí)鐘頻率。
當(dāng)DCO以20MHz的時(shí)鐘頻率操作時(shí)，根據(jù)香農(nóng)定理(Shannontheorem)，可以產(chǎn)生的最大頻率是10MHz，即，用2除抽樣頻率。從顯示DCO改變?cè)跁r(shí)鐘脈沖前沿的狀態(tài)的圖6可以知道這種情況。但是，通過用一個(gè)25ns脈沖代替DCO輸出中的每個(gè)邊緣，DCO輸出頻率2倍頻。通過兩組多級(jí)抽頭延遲線調(diào)節(jié)這個(gè)信號(hào)(16.384，12.352MHz，或19.44MHz)的相位。因此，輸出之和具有兩倍于Fgen的頻率。
如SONET最小時(shí)鐘標(biāo)準(zhǔn)GR-253，R5-118中所述，“初始分頻偏移，如T1.105.09中定義的，應(yīng)當(dāng)小于0.05ppm”，其中ppm是百萬分之一，因此，將Q值設(shè)定為26位，它等于67,108,864。產(chǎn)生8.192MHz的中心頻率所需的P值是具有小于0.05ppm的54,975,581。
DCO的分辨率是由Q值確定的，Q值在一個(gè)實(shí)際實(shí)施例中是67108864，因此，分辨率是0.5×1/67108864×20MHz＝0.149Hz。產(chǎn)生頻率的分辨率僅如設(shè)定數(shù)P與最低有效位之間的比率一樣好。由于這個(gè)比率是1/54975581，因此，有關(guān)中心頻率的相對(duì)精度是0.018ppm。因此，DCO產(chǎn)生的最高頻率16.384MHz具有0.018ppm精度的0.38Hz的分辨率。
圖4示出了DCO的輸出。DCO的輸出延遲了寄存器18中余項(xiàng)指示的定時(shí)誤差terr。如前面指出的，將DCO的輸出饋入到多級(jí)抽頭延遲線對(duì)(圖9)。每個(gè)多級(jí)抽頭延遲線包括第一(粗)抽頭延遲線，和第二(細(xì))抽頭延遲線。第一粗抽頭延遲線包括多個(gè)延遲元件，其總延遲量是一個(gè)DCO時(shí)鐘周期。將第一(粗)抽頭延遲線輸出饋送到第二(細(xì))抽頭延遲線。第二(細(xì))抽頭延遲線包括多個(gè)延遲元件，其總延遲量等于第一(粗)抽頭延遲線的一個(gè)元件的延遲。
當(dāng)通過多級(jí)抽頭延遲線饋送并且從一給定抽頭取得DCO信號(hào)時(shí)，DCO信號(hào)中的邊緣將在DCO時(shí)鐘的兩個(gè)邊緣之間某一位置。
必須從延遲線抽出信號(hào)的點(diǎn)是由當(dāng)DCO產(chǎn)生一個(gè)邊緣時(shí)它的余項(xiàng)確定的。余項(xiàng)指示邊緣產(chǎn)生中的延遲。
余項(xiàng)越小，邊緣產(chǎn)生越準(zhǔn)時(shí)。這可以從下面簡(jiǎn)單的說明中看到。如果加法器容量是8，并且相加的字是4，那么每次余數(shù)是零時(shí)加法器溢出，指示進(jìn)位脈沖是一次。但是，例如，如果相加項(xiàng)是3，那么加法器將過早溢出，即，當(dāng)寄存器中有一個(gè)1的余數(shù)時(shí)，并且因此這個(gè)余數(shù)代表定時(shí)誤差。當(dāng)DCO中加法器16到達(dá)溢出條件時(shí)，進(jìn)位觸發(fā)輸出信號(hào)，并因此產(chǎn)生DCO輸出信號(hào)中的一個(gè)邊緣Fgen。DCO的電容量Q代表DCO運(yùn)行的系統(tǒng)時(shí)鐘的一個(gè)周期。在產(chǎn)生邊緣Fgen時(shí)DCO具有一個(gè)余項(xiàng)，并且該項(xiàng)R代表時(shí)間誤差terr，這個(gè)時(shí)間誤差是系統(tǒng)時(shí)鐘的時(shí)鐘周期tclk的分?jǐn)?shù)。
terr＝(R/P)·tclk。
在圖4中，示出了具有Q＝10的DCO的輸出和余項(xiàng)。在P＝8時(shí)，DCO產(chǎn)生系統(tǒng)時(shí)鐘頻率的4/5的頻率。
可以容易地看到，DCO輸出信號(hào)的頻率是正確的，但是邊緣太遲。余項(xiàng)越大，邊緣越遲。第一邊緣的余項(xiàng)為6。這意味著邊緣延遲了6/8＝0.75時(shí)鐘周期。當(dāng)余項(xiàng)是0時(shí)，邊緣準(zhǔn)時(shí)。
來自DCO的邊緣必須在時(shí)間上超前上面公式中的項(xiàng)terr。這可以通過將邊緣延遲t達(dá)到，t是terr的補(bǔ)數(shù)。
tdel＝(1-R/P)tclk延遲計(jì)算使用了一定數(shù)量的延遲元件與一個(gè)時(shí)鐘周期“配合”的假設(shè)。但是，由于溫度、電壓和方法的變化，這是十分不規(guī)則的。因此，延遲線提供一個(gè)適合于根據(jù)執(zhí)行方法的最壞條件的最大長(zhǎng)度。也要執(zhí)行一種測(cè)量，以計(jì)算配合于一個(gè)單一系統(tǒng)時(shí)鐘周期的延遲元件的數(shù)量。因此，一個(gè)環(huán)形振蕩器22包括一串以小的延遲倒相串聯(lián)連接在一起的粗抽頭延遲線的延遲元件。
在圖10中，環(huán)形振蕩器22的輸出頻率饋入到一個(gè)計(jì)數(shù)器32中，計(jì)數(shù)器32以20MHz/4096或4，882.8Hz的速率計(jì)算來自環(huán)形振蕩器的脈沖。環(huán)形振蕩器的運(yùn)行頻率從最慢5MHz到最快20MHz變化。這個(gè)延遲并不精確地標(biāo)定多級(jí)抽頭延遲線的延遲。使用一個(gè)預(yù)先計(jì)算的換算器(scalar)34補(bǔ)償兩個(gè)延遲中的差。將13位的計(jì)數(shù)器的輸出饋入到預(yù)計(jì)算換算器。換算器的輸出確定一個(gè)完整系統(tǒng)周期中的延遲元件的數(shù)量。
將這個(gè)數(shù)量與余項(xiàng)組合，以計(jì)算應(yīng)當(dāng)如前面所述的那樣使用的精確抽頭。
DCO提供的余項(xiàng)遠(yuǎn)大于能夠處理的抽頭延遲；我們的方法使用了13位的余項(xiàng)；6位用于粗抽頭延遲線，3位用于細(xì)抽頭延遲線，4位用于第三(超細(xì))抽頭延遲線(19.44MHz使用的)。抽頭的數(shù)量保證了整個(gè)溫度和電壓范圍上的足夠的相位精度，同時(shí)電路的尺寸仍保留在可接受的程度。
DCO的輸出包括一個(gè)時(shí)鐘(基本上是8.192MHz)和一個(gè)余項(xiàng)。余項(xiàng)直接用于驅(qū)動(dòng)一對(duì)多級(jí)抽頭延遲線，以產(chǎn)生一個(gè)16.834MHz時(shí)鐘，這個(gè)時(shí)鐘驅(qū)動(dòng)分頻器產(chǎn)生C8，C4，C2，GCI_FP 8，ST_FP8和ST_FP2信號(hào)。
在加法器級(jí)可以把DCO擴(kuò)展，例如，額外的11位。加入的11位總是指示原始DCO產(chǎn)生的許多完整周期。如果采用完整DCO的內(nèi)容加上擴(kuò)展，并且執(zhí)行乘以193/256或1215/1024，那么可以把結(jié)果用于一個(gè)頻率的精確產(chǎn)生，這個(gè)頻率是193/256×8.192MHz＝6.17MHz，和1215/1024×8.192MHz＝9.72MHz。這些頻率又可以用于分別產(chǎn)生T1所需的頻率12.352MHz和19.44MHz。19.44MHz時(shí)鐘通過一個(gè)頻率乘法器70乘以8，產(chǎn)生STS3/OC3(155.5MHz)時(shí)鐘。
每個(gè)12.352MHz和19.44MHz時(shí)鐘使用一對(duì)多級(jí)抽頭延遲線。
利用移位和相加功能執(zhí)行乘以193193等于128＋64＋1。利用移位和相加功能執(zhí)行乘以12151215等于1024＋128＋64－1。但是，僅對(duì)輸出有效的少數(shù)位進(jìn)行這些計(jì)算。由于用于T1，E1和STS3/OC3的延遲線的精度需要有限的相位精確性，所以DCO的較低位沒有意義。(由于不僅相位精度具有最小的質(zhì)量，而且頻率也具有最小質(zhì)量，并且這加上了額外的位，所以DCO自身當(dāng)然很長(zhǎng)。)從乘法得到的最高有效位是沒有意義的，因?yàn)樗鼈兇碚麄€(gè)周期。
現(xiàn)在參考圖5更詳細(xì)地說明相位檢測(cè)器。如圖5中所示，它包括對(duì)VIR IN和FB IN的兩個(gè)邊緣檢測(cè)器，一個(gè)可逆循環(huán)滑動(dòng)計(jì)數(shù)器，和一個(gè)抽取器。相位檢測(cè)器接收兩個(gè)輸入時(shí)鐘信號(hào)，第一輸入信號(hào)VIR_IN連接到MTIE的輸出端，第二輸入信號(hào)FB_IN是來自多級(jí)抽頭延遲線的反饋時(shí)鐘信號(hào)。
在FB_IN的下降邊，計(jì)數(shù)器計(jì)遞減計(jì)數(shù)一次，而在VIR_IN的下降邊，它遞增計(jì)數(shù)一次。由于FB_IN輸入時(shí)鐘信號(hào)具有50％的占空因數(shù)，因此在鎖定時(shí)FB_IN的上升邊與VIR_IN的下降邊對(duì)準(zhǔn)。
抽取器是一個(gè)積分和轉(zhuǎn)儲(chǔ)電路(integrate and dump circuit)。它用一個(gè)通過一個(gè)12.352MHz時(shí)鐘同步的累加器積分循環(huán)滑動(dòng)計(jì)數(shù)。當(dāng)累加的值已經(jīng)被閂鎖并且饋送到限制器之后，用每個(gè)FB_IN的下降邊使這個(gè)累加器清零。
限制器限制相位對(duì)準(zhǔn)速度。對(duì)于T1應(yīng)用，限制器把相位檢測(cè)器的輸出值限制在+2089，-2089的范圍；對(duì)于SONET應(yīng)用，限制在+48，-48的范圍。比例積分濾波器積分來自相位檢測(cè)器/限制器的受限相位值。由于相位檢測(cè)器和限制器運(yùn)行在12.352MHz，而PI-濾波器運(yùn)行在20MHz，因而限制器輸出值被閂鎖。輸入值是比例部分P。積分器以1.544MHz的速率累加P值。使用C1.5輸出允許積分器操作。在空轉(zhuǎn)模式中，它停止。在正常模式中，P與I之和是饋向DCO的輸出值。這代表中心頻率的偏移。
由于在PLL鎖定時(shí)P的平均值是0，因而積分器輸出代表頻率偏移。因此，積分器的范圍，頻率鎖定范圍，定義了頻率偏移的限度。每32msec將積分器的輸出存儲(chǔ)在兩個(gè)保持存儲(chǔ)寄存器之一中。
當(dāng)把PLL切換到保持模式時(shí)，選擇最老的值作為PI-濾波器的輸出。在保持模式期間，其余的寄存器保持每32ms裝載I值，但是由于P值是0，因而積分器不改變。
現(xiàn)在參考圖7更詳細(xì)地說明MTIE電路，圖7示出了對(duì)多路復(fù)用器電路的輸入信號(hào)，主參考和次參考PRI，SEC。MTIE建立一個(gè)虛擬參考，這個(gè)虛擬參考具有對(duì)主參考PRI恒定的相位關(guān)系。事實(shí)上相位差可以是零，從而盡管實(shí)際相位差是不重要的，但虛擬參考的相位與主參考相同。次參考SEC的相位移動(dòng)了Δφ，并連續(xù)地監(jiān)視這個(gè)偏移量。
將次參考延遲等于Δφ的量，以便使延遲的次參考與虛擬參考同相。因此，當(dāng)由于主參考的惡化需要轉(zhuǎn)換參考時(shí)，因?yàn)閺拇螀⒖紝?dǎo)出的相位與從主參考導(dǎo)出的以前的參考保持同相，所以觀察不到相位躍變。
偏移量是在轉(zhuǎn)換發(fā)生之前通過測(cè)量當(dāng)前虛擬參考與尚未選定的參考之間的相位差距確定的。
一個(gè)重要的特征是把再生時(shí)鐘(對(duì)于E1是16.384MHz，對(duì)于T1是12.3352MHz，或?qū)τ赟TS/OC3是19.44MHz)作為抽樣時(shí)鐘。如果使用20MHz時(shí)鐘，那么將得到穩(wěn)定狀態(tài)的抽樣不精確度，并且它將引入相對(duì)于參考的50毫微秒的最大值的低頻漂移。盡管根據(jù)規(guī)定這是可以接受的，但最好是能夠獲得更好的操作特性。
每當(dāng)完成一次測(cè)量時(shí)，把測(cè)量結(jié)果存儲(chǔ)在寄存器中。在轉(zhuǎn)換時(shí)，可以使用測(cè)量值驅(qū)動(dòng)產(chǎn)生新參考相移的計(jì)數(shù)器。在這個(gè)計(jì)數(shù)器中，利用新參考開始計(jì)數(shù)并在0位置產(chǎn)生一個(gè)新的參考脈沖。這個(gè)過程的要點(diǎn)在于，如果檢測(cè)到新參考脈沖并且計(jì)數(shù)器尚未達(dá)到0位置，那么正好在開始新計(jì)數(shù)循環(huán)的同時(shí)產(chǎn)生虛擬參考；如果這種機(jī)構(gòu)不存在，那么可能發(fā)生循環(huán)滑動(dòng)。
保護(hù)從一個(gè)參考到另一個(gè)參考的轉(zhuǎn)換。在選擇了新的參考輸入之后，電路在它能夠切換回到以前的參考信號(hào)之前等待虛擬參考的三個(gè)周期。這是測(cè)量將要使用的參考與當(dāng)前虛擬參考之間的相位差的機(jī)構(gòu)的最大設(shè)定時(shí)間。因此參考輸入之間的快速切換不會(huì)中斷MTIE電路的功能。
對(duì)于STS3/OC3，T1，E1和8kHz參考，MTIE電路的行為是相同的。
因此，MTIE電路抽樣參考時(shí)鐘，并且確定未使用的外部和使用的內(nèi)部參考之間的相位關(guān)系。把相位關(guān)系作為簡(jiǎn)單的計(jì)數(shù)值存儲(chǔ)起來。在重新安排時(shí)，使用該值把新參考邊緣延遲到對(duì)于MTIE來說更為正確的位置。一個(gè)簡(jiǎn)單的可遞減裝載的計(jì)數(shù)器執(zhí)行這一功能。
如果這個(gè)遞減計(jì)數(shù)器在重安排之后達(dá)到0位置，那么給出了內(nèi)部參考信號(hào)VIR(虛擬內(nèi)部參考)。當(dāng)對(duì)外部參考進(jìn)行邊緣的新檢測(cè)時(shí)，計(jì)數(shù)器再次開始遞減計(jì)數(shù)。如果計(jì)數(shù)器尚未達(dá)到0，但是已經(jīng)檢測(cè)到一個(gè)外部參考邊緣(它基本上是過早的并指出抖動(dòng)，小或大的)，計(jì)數(shù)器被直接復(fù)位，以再次開始計(jì)數(shù)，同時(shí)給出VIR。這是可以接受的；MTIE似乎以這種方式通過了抖動(dòng)，這當(dāng)然是允許的。
例如，可以把上述鎖相環(huán)用于對(duì)T1和CEPT數(shù)字式傳輸鏈路，ST-BUS時(shí)鐘和幀脈沖源，以及多中繼T1，E1和STS-3/OC3系統(tǒng)的同步化和定時(shí)控制。
除了提供2.048MHz，1.544MHz，8kHz，或19.44MHz一次速率的同步PLL輸出之外，PLL也可以提供，例如，對(duì)于返回幀同步和ATM的3.088MHz，4.096MHz，8.192MHz，16.384MHz，19.44MHz和155.52MHz速率的附加高速輸出時(shí)鐘。
現(xiàn)在參考圖8和圖9更詳細(xì)地說明多級(jí)抽頭延遲線電路。在圖8中，多級(jí)抽頭延遲線實(shí)際上是由兩個(gè)多級(jí)抽頭延遲線和許多由這些線驅(qū)動(dòng)的三態(tài)總線構(gòu)成的。使用兩個(gè)線使得能夠從一個(gè)抽頭轉(zhuǎn)換到另一個(gè)，而不會(huì)遇到危險(xiǎn)的定時(shí)問題。一個(gè)多級(jí)抽頭延遲線接收用一個(gè)抽頭抽取的脈沖，而另一個(gè)抽頭全為0，但是正在從一個(gè)抽頭切換到另一個(gè)。
如果根本沒有脈沖通過，那么沒有三態(tài)緩沖器被激活。為了將總線保持到一個(gè)固定值，額外的三態(tài)緩沖器(有關(guān)數(shù)據(jù)輸入是0)主動(dòng)地將總線下拉。
多級(jí)抽頭延遲線從用于產(chǎn)生16.384MHz和12.352MHz時(shí)鐘的DCO接收9個(gè)最高有效位。對(duì)于12.352MHz，將9位縮小193/256的比率。抽頭延遲的粒度是憑借延遲元件的精度如何計(jì)算的，在最好情況下等于50毫微秒/29＝97微微秒。
由于電路必須操作在所有溫度范圍，處理過程和電壓變化((美國(guó))軍用標(biāo)準(zhǔn))，因而標(biāo)稱、最好情況和最壞情況延遲是很重要的。因而使用了校準(zhǔn)測(cè)量電路(圖10)來調(diào)節(jié)抽頭地址分辨率。將抽頭延遲設(shè)計(jì)為用于因數(shù)4的范圍。
多級(jí)抽頭延遲線被設(shè)計(jì)為在最慢情況下接收來自DCO的7個(gè)最高有效位。因此，線的最小粒度＝50毫微秒/27＝390微微秒，這對(duì)于E1和T1保證了在整個(gè)溫度和電壓范圍內(nèi)的足夠相位精度。
對(duì)于19.44MHz時(shí)鐘，多級(jí)抽頭延遲線精確地具有如同對(duì)于16.384MHz和12.352MHz一樣的行為，只是它從DCO接收13位，以滿足STS3/OC3時(shí)鐘的SONET最小時(shí)鐘標(biāo)準(zhǔn)。在最慢情況下的延遲線粒度等于50毫微秒/211＝24微微秒。
如圖9中所示，多級(jí)抽頭延遲線是由串聯(lián)連接的兩級(jí)(對(duì)于STS3/OC3 19.44MHz是三級(jí))抽頭延遲線構(gòu)成的。第一級(jí)是由64個(gè)串聯(lián)延遲元件構(gòu)成的粗抽頭延遲線，在標(biāo)稱模式下，每個(gè)元件等于系統(tǒng)時(shí)鐘周期(50毫微秒)的1/32＝1.5625毫微秒。設(shè)計(jì)粗抽頭延遲線以保證在全部溫度和電壓操作范圍內(nèi)有足夠的抽頭數(shù)，配合到一個(gè)系統(tǒng)時(shí)鐘周期中。最大抽頭數(shù)是64，其最小延遲/抽頭＝781微微秒，最小抽頭數(shù)是16，對(duì)應(yīng)于最大延遲/抽頭＝3.125毫微秒。
每個(gè)延遲元件利用一個(gè)三態(tài)緩沖器進(jìn)行“或”連線。三態(tài)緩沖器一般不具有驅(qū)動(dòng)一條線上64個(gè)緩沖器的力量，因而將它們組織成16個(gè)組，并且一起組成“或”門。
粗抽頭延遲線接收抽頭地址的6個(gè)最高有效位(對(duì)于E1和T1是9位，對(duì)于STS3/OC3是13位)。粗抽頭延遲線接收一個(gè)分支到一個(gè)預(yù)定抽頭的脈沖。該預(yù)定抽頭用6位地址解碼。粗抽頭延遲線的分辨率是由一個(gè)延遲元件確定的。
第二級(jí)是細(xì)抽頭延遲線。該細(xì)抽頭延遲線是用一串8個(gè)延遲元件構(gòu)成的，每個(gè)延遲元件等于粗延遲元件的1/8，在標(biāo)稱模式下是1.5625毫微秒/8＝195微微秒，在最好情況下是97.6微微秒，或在最壞情況下是390微微秒。設(shè)計(jì)延遲元件使其在全部溫度和電壓操作范圍內(nèi)具有與粗延遲元件的固定比率(1/8)，因?yàn)樗鼈冎g的任何失配都將表現(xiàn)為輸出時(shí)鐘的抖動(dòng)?，F(xiàn)實(shí)中，在最壞情況下兩個(gè)延遲元件之間存在著～25微微秒的失配，這在輸出中產(chǎn)生一個(gè)最大為200微微秒的抖動(dòng)。細(xì)抽頭延遲線接收粗抽頭延遲線的輸出脈沖。利用最低有效位選擇細(xì)延遲線的一個(gè)抽頭；在E1和T1時(shí)鐘情況下，使用3個(gè)最低有效位。
在STS3/OC3中，細(xì)抽頭延遲線接收粗抽頭延遲線接收[127]位的抽頭地址的[64]位。細(xì)抽頭延遲線的分辨率是由一個(gè)延遲元件確定的。
兩級(jí)抽頭延遲線產(chǎn)生與一個(gè)帶有一個(gè)等于195微微秒并且具有小誤差(emn)的延遲元件的512單級(jí)抽頭延遲線相同的分辨率。該誤差可以從下面的公式計(jì)算emn=emis[Σr=0m-n-12rbr+1]]]>其中“m”是全部抽頭地址位，“n”是粗抽頭地址位，“br”是位地址，emis是粗元件與細(xì)元件之間的失配誤差。
抽頭延遲線的兩個(gè)級(jí)足以滿足E1和T1的ACCUNET規(guī)定，但是不能滿足STS3/OC3的SMC規(guī)定，因此增加了第三級(jí)抽頭延遲線。
在STS3/OC3時(shí)鐘中，第三級(jí)抽頭延遲線是由一串16個(gè)延遲元件構(gòu)成的，每個(gè)元件等于細(xì)延遲元件的1/16加上一個(gè)固定延遲量。任意兩個(gè)連續(xù)延遲元件之間的延遲差在標(biāo)稱模式下是195微微秒/16＝12.2微微秒。第三級(jí)抽頭延遲線接收13位抽頭地址的4個(gè)最低有效位。第三抽頭延遲線接收來自把脈沖分支到一個(gè)已經(jīng)從4位地址解碼的預(yù)定抽頭的細(xì)抽頭延遲線的輸出脈沖。測(cè)量粗元件與細(xì)元件之間的延遲失配，并且通過抽頭延遲線控制電路裝載到第三抽頭延遲線。在最壞情況下，三級(jí)抽頭延遲線的總粒度等于24微微秒，這對(duì)于SMC規(guī)定已經(jīng)足夠了。
鎖相環(huán)具有四種操作模式，即，正常和人工模式，保持模式，空轉(zhuǎn)模式，和自動(dòng)模式。
在人工模式操作中，利用一個(gè)2-1多路復(fù)用器完成輸入?yún)⒖歼x擇，并且以RSEL腳提供選擇控制。如表2中所示，對(duì)于人工模式操作，RSEL＝0，選擇PRI作為主參考輸入，而RSEL＝1，選擇SEC作為主參考輸入。
表2
有四種可能的輸入頻率可以選擇為主參考時(shí)鐘。它們是8kHz，1.544MHz，2.048MHz，和19.44MHz。如表3中所示，頻率選擇是由FSEL1和FSEL2的邏輯電平控制的。選擇輸入頻率的這種變化，以允許從T1，E1，幀脈沖參考源，或STS-3/OC-3參考產(chǎn)生所有必要的T1，E1和SMC。
表3
在正常自動(dòng)模式操作中，REFSEL輸入(圖2)被設(shè)定為0，以使?fàn)顟B(tài)機(jī)能夠根據(jù)LOSS1和LOSS2輸入的狀態(tài)選擇參考輸入。如果丟失PRI參考信號(hào)(LOSS1＝高，LOSS2＝低)，那么PLL立即進(jìn)入保持模式，并在那里停留一段由連接到保護(hù)時(shí)間輸入(Gti，Gto)的RC時(shí)間常數(shù)控制的預(yù)定時(shí)間。
在超過保護(hù)時(shí)間之后，如果主參考繼續(xù)在丟失，那么參考將被切換到SEC。在主參考信號(hào)的非常短的中斷期間，由連接到Gti輸入的RC電路確定的時(shí)間常數(shù)提供了PRI與SEC之間自動(dòng)轉(zhuǎn)換上的滯后?？梢岳靡粋€(gè)RC網(wǎng)絡(luò)的階躍響應(yīng)預(yù)測(cè)保護(hù)時(shí)間tgi。 RC電路上的電容器電壓是以指數(shù)曲線描述的。當(dāng)電容器電壓達(dá)到Gti的正向閾值時(shí)，產(chǎn)生一個(gè)邏輯高電平。這致使?fàn)顟B(tài)機(jī)從PRI的保持狀態(tài)移動(dòng)到使用SEC作為輸入?yún)⒖嫉臓顟B(tài)。
狀態(tài)機(jī)繼續(xù)監(jiān)視LOSS1輸入，并且一旦主參考成為如LOSS1輸入指示的功能，把參考切換回到PRI。有關(guān)LOSS1或LOSS2輸入的邏輯高電平指示沒有外部參考可用。在這些環(huán)境下，鎖相環(huán)將被切換到保持狀態(tài)(在幀滑動(dòng)的規(guī)定速率內(nèi))，直到有一個(gè)全功能參考輸入可用。
鎖相環(huán)的保持選擇給用戶提供了在丟失輸入?yún)⒖夹盘?hào)時(shí)保持輸出信號(hào)完整性的能力。保持性能規(guī)定為8kHz參考輸入的滑動(dòng)速率(即，60秒中的滑動(dòng)量)。對(duì)于T1和E1輸出，滑動(dòng)速率被作為輸入?yún)⒖碱l率的函數(shù)來測(cè)量。在表4中列出了在60秒的觀察周期中測(cè)量的結(jié)果。
表4參考輸入頻率幀脈沖滑動(dòng)的％8kHz8％1.544MHz58％2.048MHz58％19.44MHz58％如前面指出的，鎖相環(huán)使用自身產(chǎn)生的頻率來進(jìn)行有關(guān)參考輸入的數(shù)據(jù)的抽樣。這樣做的原因是，這取得了同步抽樣，給出了固有抖動(dòng)的最好的性能。如果使用了20MHz時(shí)鐘，那么精確度將降低，特別是在低頻漂移方面。
電路實(shí)際上異步于外部世界，在其內(nèi)部也是異步的。用一個(gè)D-觸發(fā)器抽樣所有在電路接口的主方框以異步方式發(fā)生的點(diǎn)，以掩蓋之。
它檢測(cè)輸入信號(hào)的邊緣，并決定兩個(gè)計(jì)數(shù)器是遞增計(jì)數(shù)還是遞減計(jì)數(shù)，并且在內(nèi)計(jì)數(shù)器的情況下，決定何時(shí)復(fù)位。這個(gè)問題取決于兩個(gè)元件的關(guān)系。
E1分頻器采用產(chǎn)生的16MHz時(shí)鐘，并把它分割成正確的頻率，包括FP2和FP8脈沖。復(fù)位是僅有的異步細(xì)節(jié)。由于電路的其它部分也被復(fù)位，所以這不會(huì)產(chǎn)生問題。
T1分頻器采用CLK12時(shí)鐘(來自抽頭延遲)，并把它分割成正確頻率。但是，存在一個(gè)有關(guān)E1，T1與FP8脈沖之間的相位關(guān)系的形式問題。T1電路在FP8脈沖附近被復(fù)位，以保證正確的相位關(guān)系。但是，這絕不意味著只要一次復(fù)位T1相位，它就應(yīng)當(dāng)在復(fù)位發(fā)生的地方總是處于正確的相位位置；因而復(fù)位是在正確的時(shí)刻，并且對(duì)于T1分頻器應(yīng)必須無需復(fù)位而進(jìn)入相同的位置沒有任何差異。
因而上述鎖相環(huán)提供了一種便宜的恢復(fù)時(shí)鐘信號(hào)的方法；例如，在E1，T1或STS3/OC-3環(huán)境下，滿足了ACCUNET和SONET最小時(shí)鐘規(guī)定。這種鎖相環(huán)特別適合于大規(guī)模地集成到單芯片中。
盡管在這里是參考優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行說明的，但是不能把本說明解釋為對(duì)本發(fā)明的限制。熟悉本領(lǐng)域的人員在參考了本發(fā)明的說明后，應(yīng)當(dāng)知道對(duì)披露的實(shí)施例的各種改進(jìn)。因此，附屬中將包括所有落入本發(fā)明范圍內(nèi)的任何這種改進(jìn)或?qū)嵤├?br> 權(quán)利要求
1.一種用于從遭受抖動(dòng)的至少一個(gè)輸入信號(hào)恢復(fù)穩(wěn)定的時(shí)鐘信號(hào)的數(shù)字式鎖相環(huán)，包括接收所述至少一個(gè)輸入信號(hào)的數(shù)字式輸入電路；用于以希望的頻率產(chǎn)生一個(gè)輸出信號(hào)和一個(gè)代表所述輸出信號(hào)中的時(shí)間誤差的控制信號(hào)的數(shù)控振蕩器；用于向所述數(shù)控振蕩器提供時(shí)鐘信號(hào)的穩(wěn)定的本機(jī)振蕩器；多個(gè)抽頭延遲線裝置，所述抽頭延遲線裝置包括多個(gè)延遲裝置，所述多個(gè)抽頭延遲線裝置的延遲總和小于所述數(shù)控振蕩器的一個(gè)時(shí)鐘周期；所述多個(gè)抽頭延遲線裝置包括一個(gè)用于接收所述數(shù)控振蕩器的輸出信號(hào)的粗抽頭延遲線；和一個(gè)用于接收所述粗抽頭延遲線的輸出信號(hào)的細(xì)抽頭延遲線，所述細(xì)抽頭延遲線包括多個(gè)與所述粗抽頭延遲線之一成正比的延遲裝置；用于接收來自所述輸入電路的所述至少一個(gè)輸入信號(hào)和來自所述多個(gè)抽頭延遲線裝置的所述輸出信號(hào)，以產(chǎn)生控制所述數(shù)控振蕩器的數(shù)字輸入信號(hào)的數(shù)字式相位比較器；和其中所述數(shù)控振蕩器是一種當(dāng)達(dá)到溢出條件時(shí)產(chǎn)生所述輸出信號(hào)，在剛一達(dá)到所述溢出條件，余項(xiàng)就產(chǎn)生所述控制信號(hào)的加法類型比率乘法器。
2.根據(jù)權(quán)利要求1所述的數(shù)字式鎖相環(huán)，其中每個(gè)所述抽頭延遲線裝置包括一對(duì)抽頭延遲線，以允許以兩倍于數(shù)控振蕩器的輸出頻率的輸出頻率產(chǎn)生一種頻率。
3.根據(jù)權(quán)利要求1所述的數(shù)字式鎖相環(huán)，其中所述振蕩器是根據(jù)一種混合編碼方案編碼的。
4.根據(jù)權(quán)利要求1所述的數(shù)字式鎖相環(huán)，其中數(shù)字式輸入是二進(jìn)制編碼的。
5.根據(jù)權(quán)利要求1所述的數(shù)字式鎖相環(huán)，其中所述輸入數(shù)字電路和所述相位比較器被從所述鎖相環(huán)再生的信號(hào)同步。
6.一種用于從遭受抖動(dòng)的至少一個(gè)輸入信號(hào)恢復(fù)穩(wěn)定的時(shí)鐘信號(hào)的數(shù)字式鎖相環(huán)，包括接收所述至少一個(gè)輸入信號(hào)的數(shù)字式輸入電路；用于以希望的頻率產(chǎn)生一個(gè)輸出信號(hào)和一個(gè)代表所述輸出信號(hào)中時(shí)間誤差的控制信號(hào)的數(shù)控振蕩器；用于向所述數(shù)控振蕩器提供時(shí)鐘信號(hào)的穩(wěn)定的本機(jī)振蕩器；多個(gè)抽頭延遲線，每個(gè)所述抽頭延遲線包括多個(gè)延遲裝置，所述多個(gè)抽頭延遲線的延遲總和小于所述數(shù)控振蕩器的一個(gè)時(shí)鐘周期，所述多個(gè)抽頭延遲線包括一個(gè)用于接收所述數(shù)控振蕩器的輸出信號(hào)的第一粗抽頭延遲線，和一個(gè)用于接收所述第一粗抽頭延遲線的輸出信號(hào)的第二細(xì)抽頭延遲線，所述第二細(xì)抽頭延遲線包括多個(gè)與所述第一粗抽頭延遲線之一成正比的延遲裝置；用于接收來自所述輸入電路的所述至少一個(gè)輸入信號(hào)和來自所述多個(gè)抽頭延遲線的所述輸出信號(hào)，以產(chǎn)生控制所述數(shù)控振蕩器的數(shù)字輸入信號(hào)的數(shù)字式相位比較器；和其中所述數(shù)字式輸入電路具有兩個(gè)用于分別接收第一和第二輸入信號(hào)的輸入端，所述輸入信號(hào)中的任意一個(gè)可以用作所述數(shù)控振蕩器的參考信號(hào)，用于連續(xù)地監(jiān)視所述第一和第二輸入信號(hào)之間的相移的裝置，和用于在從一個(gè)輸入信號(hào)轉(zhuǎn)換到另一個(gè)時(shí)，從所述另一個(gè)輸入信號(hào)產(chǎn)生一個(gè)虛擬參考信號(hào)，其相位實(shí)際上移動(dòng)了等于所述第一和第二輸入信號(hào)之間的所述相移的量，以便使輸入信號(hào)之間轉(zhuǎn)換的相位階躍最小的裝置。
7.根據(jù)權(quán)利要求6所述的數(shù)字式鎖相環(huán)，進(jìn)一步包括一個(gè)用于連續(xù)地監(jiān)視和控制鎖相環(huán)的狀態(tài)的狀態(tài)機(jī)。
8.根據(jù)權(quán)利要求6所述的數(shù)字式鎖相環(huán)，其中所述數(shù)控振蕩器以與數(shù)控振蕩器的輸出頻率成比例的頻率產(chǎn)生信號(hào)。
9.根據(jù)權(quán)利要求6所述的鎖相環(huán)，進(jìn)一步包括一個(gè)具有多個(gè)粗延遲線和一個(gè)延時(shí)倒相器的環(huán)形振蕩器。
10.一種從至少兩個(gè)遭受抖動(dòng)的輸入信號(hào)恢復(fù)穩(wěn)定的時(shí)鐘信號(hào)的方法，包括步驟用一個(gè)穩(wěn)定振蕩器產(chǎn)生本機(jī)時(shí)鐘信號(hào)；用所述本機(jī)時(shí)鐘信號(hào)給一個(gè)數(shù)控振蕩器同步；將所述數(shù)控振蕩器的第一輸出饋入到第一抽頭延遲線；將所述第一抽頭延遲線的輸出饋入到第二抽頭延遲線；其中所述第二抽頭延遲線與所述第一抽頭延遲線有比例關(guān)系；用代表所述第一輸出中的定時(shí)誤差的所述數(shù)控振蕩器的第二輸出控制所述第一和第二抽頭延遲線，以產(chǎn)生具有比所述穩(wěn)定振蕩器的一個(gè)時(shí)鐘周期更大精度的時(shí)鐘信號(hào)；用一個(gè)將其自身的輸出與所述至少一個(gè)輸入信號(hào)比較的數(shù)字式相位比較器控制所述數(shù)控振蕩器；和其中產(chǎn)生一個(gè)與所述至少兩個(gè)輸入信號(hào)有恒定的相位關(guān)系的虛擬參考信號(hào)，從而使在所述輸入信號(hào)之間轉(zhuǎn)換時(shí)發(fā)生的任何相位階躍最小。
11.根據(jù)權(quán)利要求10所述的方法，其中被一個(gè)由所述鎖相環(huán)恢復(fù)的時(shí)鐘信號(hào)同步的電路抽樣所述輸入信號(hào)。
12.一種多個(gè)抽頭延遲線，每個(gè)都是由多個(gè)延遲裝置構(gòu)成，所述多個(gè)抽頭延遲線包括用于接收輸入信號(hào)的第一抽頭延遲線；和用于接收所述第一抽頭延遲線的輸出信號(hào)的第二抽頭延遲線，所述第二抽頭延遲線包括多個(gè)與所述第一抽頭延遲線的一個(gè)延遲裝置成正比的延遲裝置。
13.根據(jù)權(quán)利要求12所述的多個(gè)抽頭延遲線，進(jìn)一步包括第三抽頭延遲線，所述第三抽頭延遲線包括多個(gè)與所述第二抽頭延遲線的一個(gè)延遲裝置成正比的延遲裝置。
14.一種在數(shù)字式鎖相環(huán)中使用的多級(jí)抽頭延遲線，每級(jí)具有多個(gè)延遲裝置，所述多級(jí)抽頭延遲線包括分層延遲線的多個(gè)級(jí)，在第一級(jí)之后的每一級(jí)具有多個(gè)與前面一級(jí)中的一個(gè)延遲裝置成正比的延遲裝置。
全文摘要
一種用于從遭受抖動(dòng)的至少一個(gè)輸入信號(hào)恢復(fù)穩(wěn)定的時(shí)鐘信號(hào)的數(shù)字式鎖相環(huán)(PLL)。PLL具有一個(gè)用于產(chǎn)生一個(gè)希望的輸出信號(hào)的數(shù)控振蕩器,和一個(gè)用于提供時(shí)鐘信號(hào)的穩(wěn)定的本機(jī)振蕩器。提供了多個(gè)分層的多級(jí)延遲線,以產(chǎn)生穩(wěn)定的T1,E1,和STS3/OC3定時(shí)參考所需的輸出頻率。
文檔編號(hào)H03L7/099GK1334644SQ0111619
公開日2002年2月6日 申請(qǐng)日期2001年5月30日 優(yōu)先權(quán)日2000年5月31日
發(fā)明者黑澤姆·阿布德爾－馬圭德, 西蒙J·斯基爾斯茲坎 申請(qǐng)人:米特爾公司