專利名稱：可變分頻方法和可變分頻器的制作方法
技術領域：
本發(fā)明涉及一種可變分頻方法和可變分頻器，通過根據(jù)外部控制信號確定的分頻數(shù)，對輸入時鐘信號進行分頻，并輸出分頻時鐘信號，作為輸出時鐘信號。
背景技術：
作為這類可變分頻器，傳統(tǒng)上使用具有輸入時鐘信號的兩種分頻數(shù)并能夠根據(jù)外部控制信號切換分頻數(shù)的可變分頻器。
圖13示出了非專利參考文獻1中所公開的傳統(tǒng)可變分頻器的略圖。可變分頻器100包括時鐘輸入端101、時鐘輸出端102和控制信號輸入端103，并按照根據(jù)從控制信號輸入端103輸入的控制信號M而確定的分頻數(shù)，對來自時鐘輸入端101的輸入時鐘信號進行分頻，并從時鐘輸出端102輸出分頻時鐘信號，作為輸出時鐘信號。
在此現(xiàn)有技術中，可變分頻器100由模塊100A和100B構成。模塊100A包括D觸發(fā)器(DFF)104到106和或非電路(NOR)107和108，模塊100B包括T觸發(fā)器(TFF)109到111和或電路(OR)112到114。應當注意，在非專利參考文獻2中，對TFF和DFF的功能進行了描述，因此這里省略對其的詳細描述。
在模塊100A中，將來自時鐘輸入端101的輸入時鐘信號施加到DFF 104到106的時鐘端(ck)。通過已經(jīng)接收到此輸入時鐘信號的DFF104到106的操作，在點P1獲得1/4或1/5分頻信號，并由模塊100B中的TFF 109到111對1/4或1/5分頻信號進一步進行分頻。
或門112對來自TFF 109和110的輸出進行或操作，或門113對來自TFF 111的輸出和來自控制信號輸入端103的控制信號M進行或操作，或門114對來自或門112和113的輸出進行或操作，并將或門114的輸出施加到模塊100A的或非門108。因此，當控制信號M為電平“0”時，模塊100A在32分頻期間只進行一次5分頻，并在其余操作中進行4分頻，從而實現(xiàn)33分頻。當控制信號M為電平“1”時，模塊100A在整個32分頻期間進行4分頻，從而實現(xiàn)32分頻。
圖14示出了專利參考文獻1中所公開的傳統(tǒng)可變分頻器的略圖?？勺兎诸l器200包括時鐘輸入端201、時鐘輸出端202和控制信號輸入端203，并按照根據(jù)從控制信號輸入端203輸入的控制信號(外部控制信號)M而確定的分頻數(shù)，對從時鐘輸入端201輸入的時鐘信號進行分頻，并從時鐘輸出端202輸出分頻時鐘信號，作為輸出時鐘信號。
在此現(xiàn)有技術中，可變分頻器200包括低速時鐘分頻器(1/2分頻器)204、反相/同相單元205、固定分頻器(1/2分頻器)206、連接器件207和反饋分頻器(1/2分頻器)208，并且反相/同相單元205和固定分頻器206形成信號處理器210。反相/同相單元205具有輸入端210a和控制端210b，輸入端(信號處理器210的輸入端)210a通過低速時鐘分頻器204與時鐘輸入端201相連，并且在控制端(信號處理器210的控制端)210b和固定分頻器206的輸出(信號處理器210的輸出端)210c之間形成反饋路徑209。連接器件207和反饋分頻器208設置在反饋路徑209上。圖15示出了反相/同相單元205的真值表。
當控制信號M為電平“0”時，連接器件207關斷反饋路徑209，從而將固定分頻器206的輸出210c與反相/同相單元205的控制端210b斷開。在這種情況下，反相/同相單元205的控制端210b的電平變?yōu)椤?”，并且根據(jù)如圖15所示的真值表，反相/同相單元205通過輸入時鐘信號，而不對其進行反相，并將該信號作為分頻前的時鐘信號提供給固定分頻器206。
圖16示出了斷開反饋路徑209時的時序圖。圖16(a)表示施加到時鐘輸入端201的時鐘信號(主時鐘)；圖16(b)表示施加到反相/同相單元205的輸入端210a的輸入時鐘信號；圖16(c)表示從反相/同相單元205輸出的分頻前的時鐘信號(施加到固定分頻器206的分頻前的時鐘信號)；圖16(d)表示來自固定分頻器206的輸出時鐘信號；以及圖16(e)表示反相/同相單元205的控制端210b的信號電平。
在此現(xiàn)有技術中，低速時鐘分頻器204對來自時鐘輸入端201的時鐘信號進行2分頻，并將低速時鐘信號作為輸入時鐘信號施加到反相/同相單元205的輸入端210a。如時序圖所示，當控制信號M為電平“0”時，可變分頻器200產(chǎn)生在將輸入時鐘信號的兩個時鐘脈沖提供給反相/同相單元205的輸入端210a時(即在將四個主時鐘提供給時鐘輸入端201時)具有一個脈沖的輸出時鐘信號，從而作為1/4分頻器進行操作。
當控制信號M為電平“1”時，連接器件207接通反饋路徑209，從而將固定分頻器206的輸出210c與反相/同相單元205的控制端210b相連。圖17示出了當連接反饋路徑209時的時序圖。應當注意，在此時序圖中，使施加到反相/同相單元205的輸入端210a的信號通過反相/同相單元205、固定分頻器206和反饋路徑209返回到反相/同相單元205的輸入端210a的延遲時間Td稍大于輸入時鐘信號的脈沖寬度Tck。
當如圖17(b)所示，輸入時鐘信號在點t1上升時，反相/同相單元205通過此輸入時鐘信號的前沿，而不對其進行反相。因此，分頻前的時鐘信號上升(圖17(c)所示的點t1)，并提供給固定分頻器206。固定分頻器206接收此分頻前的時鐘信號的前沿(轉變點)，并使輸出時鐘信號上升(圖17(d)所示的點t1)。
此輸出時鐘信號的前沿通過反饋路徑209返回反相/同相單元205的控制端210b。即，將來自固定分頻器206的輸出信號的前沿施加到反饋分頻器208上，并且反饋分頻器208接收來自固定分頻器206的輸出信號的前沿，并使要施加到反相/同相單元205的控制端210b上的反饋信號上升。對于反相/同相單元205的控制端210b，輸入反饋信號的前沿(圖17(e)所示的點t3)，其比施加到反相/同相單元205的輸入端210a上的輸入時鐘信號的前沿(第一時鐘脈沖的前沿圖17(b)中的點t1)滯后延遲時間Td(即大于輸入時鐘信號的脈沖寬度Tck的延遲時間)。
在控制端210b的反饋信號為高時，反相/同相單元205對來自輸入端210a的輸入時鐘信號進行反相。在這種情況下，當?shù)椒聪?同相單元205的控制端210b的反饋信號上升時(圖17(e)所示的點t3)，到反相/同相單元205的輸入端210a的輸入時鐘信號已經(jīng)下降。因此，反相/同相單元205反相來自輸入端210a的輸入時鐘信號，并使分頻前的時鐘信號上升(圖17(c)所示的點t3)。之后，分頻前的時鐘信號是通過反相來自輸入端210a的輸入時鐘信號而獲得的信號。
因此，在圖17(c)所示的點t3和點t4之間，產(chǎn)生脈沖寬度小于輸入時鐘信號的脈沖寬度Tck(正常脈沖寬度)的時鐘脈沖(小脈沖)。之后，在點t5和t6之間，產(chǎn)生具有正常脈沖寬度的脈沖。固定分頻器206接收來自反相/同相單元205的分頻前的時鐘信號的小脈沖PS1的前沿，并使輸出時鐘信號下降(圖17(d)所示的點t3)。當在產(chǎn)生小脈沖PS1之后產(chǎn)生具有正常脈沖寬度的時鐘脈沖時(圖17(c)所示的點t5)，固定分頻器206接收此時鐘脈沖的前沿，并使輸出時鐘信號上升(圖17(d)所示的點t5)。
將此輸出時鐘信號的前沿施加到反饋分頻器208上，到反相/同相單元205的控制端210b的反饋信號下降。對于反相/同相單元205的控制端210b，輸入反饋信號的后沿(圖17(e)所示的點t7)，其比施加到反相/同相單元205的輸入端210a上的輸入時鐘信號的后沿(第二時鐘脈沖的后沿圖17(b)中的點t5)滯后延遲時間Td(即大于輸入時鐘信號的脈沖寬度Tck的延遲時間)。
在控制端210b的反饋信號為低時，反相/同相單元205通過來自輸入端210a的輸入時鐘信號，而不對其進行反相。在這種情況下，當反相/同相單元205的控制端210b的反饋信號下降時(圖17(e)所示的點t7)，到反相/同相單元205的輸入端210a的輸入時鐘信號已經(jīng)上升。因此，反相/同相單元205通過來自輸入端210a的輸入時鐘信號，而不對其進行反相，并使分頻前的時鐘信號上升(圖17(c)所示的點t7)。之后，分頻前的時鐘信號是通過來自輸入端210a的輸入時鐘信號而不對其進行反相而獲得的信號。
因此，在圖17(c)所示的點t7和點t8之間，產(chǎn)生小脈沖PS2，并在之后的點t9和t10之間，產(chǎn)生具有正常脈沖寬度的脈沖。固定分頻器206接收來自反相/同相單元205的分頻前的時鐘信號的小脈沖PS2的前沿，并使輸出時鐘信號下降(圖17(d)所示的點t7)。之后，固定分頻器206接收來自反相/同相單元205的、具有正常脈沖寬度的時鐘脈沖的前沿，并使輸出時鐘信號上升(圖17(d)所示的點t9)。
通過之后重復相同的操作，可變分頻器200產(chǎn)生如果控制信號M處于電平“1”、則在將輸入時鐘信號的三個時鐘脈沖提供給反相/同相單元205的輸入端210a時(即在將六個主時鐘提供給時鐘輸入端201時)具有兩個脈沖的輸出時鐘信號，從而作為1/3分頻器進行操作。
專利參考文獻1U.S.P.No.5,969,548非專利參考文獻1Boku Iwata，“CMOS Analog Circuit DesignTechniques”，Triceps，1998年1月13日，第236和237頁，圖16和17非專利參考文獻2“HANDBOOK OF LOGIC CIRCUITS”，J.D.LENK，第123～125頁，Reston Publishing Company，Inc.，1972年發(fā)明內(nèi)容本發(fā)明要解決的問題[現(xiàn)有技術1的問題]現(xiàn)有技術1的可變分頻器100具有大量分支點，所以如圖13中的虛線所示的路徑C形成了關鍵路徑(具有較大容性負載且需要較大驅動電流的路徑)，這難以實現(xiàn)較低的功率消耗。
現(xiàn)有技術2的可變分頻器200具有較少數(shù)量的分支點，并不會產(chǎn)生如關鍵路徑等具有較大容性負載的路徑，所以能夠實現(xiàn)低功率消耗。但是，使用作為低速時鐘分頻器204的輸出的輸入時鐘信號的上升沿和下降沿進行分頻。因此，如果輸入時鐘信號的占空比不是50％，則在輸出時鐘信號中產(chǎn)生抖動Tj(圖18)，這惡化了噪聲性能。
現(xiàn)有技術2的可變分頻器200通過低速時鐘分頻器204對高頻時鐘信號(主時鐘)進行2分頻，形成低速輸入時鐘信號。在這種情況下，通過接收主時鐘的第一前沿，使輸入時鐘信號上升，以及通過接收第二前沿，使輸入時鐘信號下降。
在低速時鐘分頻器204中，難以使通過接收主時鐘的前沿使輸入時鐘信號上升之前的操作時間等于使輸入時鐘信號下降之前的操作時間。由于上升/下降操作時間之間的這種差別，輸入時鐘信號的占空比變得高于或低于作為理想值的50％。通常，非常難以將高頻信號的占空比精確地設置為50/50，甚至將大約40/60的比例評估為相對良好。
圖18示出了輸入時鐘信號的占空比(ON duty)為50％或更大的情況。在這種情況下，與前沿(圖18(a)所示的點t1)同步地產(chǎn)生輸出時鐘信號的第一時鐘脈沖，但并未與時鐘信號的前沿(圖18(a)所示的點t5)同步地產(chǎn)生第二時鐘脈沖，所以發(fā)生抖動Tj。當輸入時鐘信號的占空比(ON duty)為50％或更小時，類似地發(fā)生抖動Tj。
做出本發(fā)明來解決上述問題，并且其目的在于提供一種可變分頻方法和可變分頻器，通過實質(zhì)上消除出現(xiàn)在輸出時鐘信號中的抖動，能夠實現(xiàn)低功率消耗，還能夠防止噪聲性能的惡化。
解決問題的手段為了實現(xiàn)上述目的，本發(fā)明具有信號處理器，其通過根據(jù)施加到控制端上的信號的電平，反相/不反相輸入時鐘信號，來形成分頻前的時鐘信號，根據(jù)具有比分頻前的時鐘信號中的預定脈沖寬度大的脈沖寬度的時鐘脈沖中的轉變點，按照預定的分頻數(shù)，對分頻前的時鐘信號進行分頻，所述轉變點對應于輸入時鐘信號一個方向上的轉變點，并從輸出端輸出分頻信號，作為輸出時鐘信號；以及連接器件，其根據(jù)外部控制信號，連接/斷開形成在信號處理器的輸出端和控制端之間并用作返回控制端的信號路徑的反饋路徑，其中使施加到信號處理器的輸入端上的信號通過反饋路徑返回到控制端的延遲時間大于輸入時鐘信號的脈沖寬度。
在本發(fā)明中，根據(jù)外部控制信號，連接或斷開形成在信號處理器的輸出端和控制端之間的反饋路徑。在以下描述中應當注意的是，為了解釋方便，將信號處理器的初始反相/同相狀態(tài)設置為同相狀態(tài)，并且分頻數(shù)是2。
在斷開反饋路徑時，信號處理器直接根據(jù)輸入時鐘信號，形成分頻前的時鐘信號，而不對輸入時鐘信號進行反相，并通過對此分頻前的時鐘信號進行2分頻，獲得輸出時鐘信號。按照這種方式，本發(fā)明的可變分頻器作為1/2分頻器進行操作。
在連接反饋路徑時，信號處理器最初直接根據(jù)輸入時鐘信號，形成分頻前的時鐘信號，而不對輸入時鐘信號進行反相。信號處理器接收此分頻前的時鐘信號的第一前沿(與輸入時鐘信號的前沿相對應的轉變點)，并使輸出時鐘信號上升。此輸出時鐘信號的前沿通過反饋路徑返回到控制端。
對于信號處理器的控制端，返回輸出時鐘信號的前沿，其比施加到信號處理器的輸入端上的輸入時鐘信號的前沿(第一時鐘脈沖的前沿)滯后輸入時鐘信號的脈沖寬度。在返回控制端的信號(反饋信號)為高時，信號處理器反相輸入時鐘信號。因此，在分頻前的時鐘信號中，產(chǎn)生小于輸入時鐘脈沖的脈沖寬度(正常脈沖寬度)的時鐘脈沖(小脈沖)，并在其后產(chǎn)生具有正常脈沖寬度的時鐘脈沖。
如果確定大于預定脈沖寬度的時鐘脈沖大于小脈沖的脈沖寬度，信號處理器使分頻前的時鐘信號的小脈沖無效，使其后產(chǎn)生的具有正常脈沖寬度的時鐘脈沖有效，接收此具有正常脈沖寬度的時鐘脈沖的前沿，并使輸出時鐘信號下降。此輸出信號的后沿通過反饋路徑返回信號處理器的控制端。
對于信號處理器的控制端，返回輸出時鐘信號的后沿，其比施加到信號處理器的輸入端上的輸入時鐘信號的后沿(第二時鐘脈沖的后沿)滯后大于輸入時鐘信號的脈沖寬度的延遲時間。在返回控制端的信號(反饋信號)為低時，信號處理器直接根據(jù)輸入時鐘信號，形成分頻前的時鐘信號，而不對輸入時鐘信號進行反相。因此，在分頻前的時鐘信號中，產(chǎn)生小于輸入時鐘信號的脈沖寬度(正常脈沖寬度)的時鐘脈沖(小脈沖)，并在其后產(chǎn)生具有正常脈沖寬度的時鐘脈沖。
按照與上述相同的方式，信號處理器使分頻前的時鐘信號的小脈沖無效，使其后產(chǎn)生的具有正常脈沖寬度的時鐘脈沖有效，接收此具有正常脈沖寬度的時鐘脈沖的前沿(與輸入時鐘信號的前沿相對應的轉變點)，并使輸出時鐘信號上升。按照這種方式，本發(fā)明的可變分頻器作為1/3分頻器進行操作。在此分頻操作期間，信號處理器通過接收具有正常脈沖寬度的時鐘信號的前沿，即與輸入時鐘信號的前沿相對應的轉變點(與輸入時鐘信號一個方向上的轉變點相對應的轉變點)，來形成輸出時鐘信號。因此，即使輸入時鐘信號的占空比高于或低于作為理想值的50％，也不會產(chǎn)生抖動。
應當注意，在本發(fā)明中，信號處理器可以由反相/同相單元和固定分頻器形成。在這種情況下，可以將“從來自反相/同相單元的分頻前的時鐘信號中只提取大于預定脈沖寬度的時鐘脈沖，作為有效時鐘信號”的功能賦予固定分頻器，或者可以將“只輸出大于預定脈沖寬度的時鐘脈沖，作為分頻前的時鐘信號”的功能賦予反相/同相單元。
而且，在本發(fā)明中，使延遲時間(施加到信號處理器的輸出端上的信號通過反饋路徑返回控制端的時間)大于輸入時鐘脈沖的脈沖寬度。但是，可以作為在施加到輸入端上的信號通過反饋路徑返回輸入端的路由中所產(chǎn)生的總延遲時間，自然地產(chǎn)生此延遲時間，或者可以通過在此路由中有意地形成延遲電路等，確保此延遲時間。
本發(fā)明的效果在本發(fā)明中，通過根據(jù)施加到控制端上的信號的電平，反相/不反相施加到輸入端上的輸入時鐘信號，來形成分頻前的時鐘信號，根據(jù)具有比分頻前的時鐘信號中的預定脈沖寬度大的脈沖寬度的時鐘脈沖中的轉變點，按照預定的分頻數(shù)，對分頻前的時鐘信號進行分頻，所述轉變點對應于輸入時鐘信號一個方向上的轉變點，并輸出分頻信號，作為輸出時鐘信號。這使其能夠實現(xiàn)低功率消耗，實質(zhì)上消除出現(xiàn)在輸出時鐘信號中的抖動，并防止噪聲性能的惡化。


圖1是示出了本發(fā)明第一實施例(實施例1)的可變分頻器的示意圖；圖2是示出了在反饋路徑中形成具有兩個串聯(lián)反相器的延遲電路的示例的視圖；圖3是示出了在實施例1中、斷開反饋路徑時的操作的時序圖；圖4是示出了在實施例1中、連接反饋路徑時的操作的時序圖；圖5是示出了在實施例1中、使延遲時間稍大于輸入時鐘信號的周期時的操作的時序圖；圖6是示出了本發(fā)明第二實施例(實施例2)的可變分頻器的示意圖；圖7是示出了實施例2中的反相/同相單元(異或電路)的真值表的視圖；圖8是示出了在實施例2中、斷開反饋路徑時的操作的時序圖；圖9是示出了在實施例2中、連接反饋路徑時的操作的時序圖；圖10是示出了本發(fā)明第三實施例(實施例3)的可變分頻器的示意圖；圖11是示出了在實施例3中、連接反饋路徑時的操作的時序圖；圖12是示出了本發(fā)明第四實施例(實施例4)的可變分頻器的示意圖；圖13是示出了非專利參考文獻1中所公開的傳統(tǒng)可變分頻器(現(xiàn)有技術1)的輪廓的視圖；圖14是示出了專利參考文獻2中所公開的傳統(tǒng)可變分頻器(現(xiàn)有技術2)的概況的視圖；圖15是示出了現(xiàn)有技術2中的反相/同相單元的真值表的視圖；圖16是示出了在現(xiàn)有技術2中、斷開反饋路徑時的操作的時序圖；
圖17是示出了在現(xiàn)有技術2中、連接反饋路徑時的操作的時序圖；以及圖18是用于解釋在現(xiàn)有技術2中、當輸入時鐘信號的占空比不是50％時在輸出時鐘信號中發(fā)生抖動的情形的時序圖。
具體實施例方式
下面，將參照附圖，對本發(fā)明進行詳細描述。
圖1是示出了本發(fā)明第一實施例(實施例1)的可變分頻器的示意圖。可變分頻器300包括時鐘輸入端301、時鐘輸出端302和控制信號輸入端303，按照根據(jù)從控制信號輸入端303輸入的控制信號(外部控制信號)M而確定的分頻數(shù)，對來自時鐘輸入端301的輸入時鐘信號進行分頻，并從時鐘輸出端302輸出此分頻時鐘信號，作為輸出時鐘信號。
在實施例1中，可變分頻器300包括反相/同相單元304、固定分頻器305和連接器件306，并且反相/同相單元304和固定分頻器305形成信號處理器310。反相/同相單元304具有輸入端310a和控制端310b，并通過根據(jù)施加到控制端(信號處理器310的控制端)310b上的信號的電平，反相/不反相輸入時鐘信號，輸出施加到輸入端(信號處理器310的輸入端)310a上的輸入時鐘信號，作為分頻前的時鐘信號。在本實施例中，如果施加到控制端310b上的信號為電平“0”，則不進行反相，而如果為電平“1”，則進行反相。
固定分頻器305從反相/同相單元304接收分頻前的時鐘信號，并且從分頻前的時鐘信號中，只提取大于預定脈沖寬度(稍后要描述的小脈沖的脈沖寬度)的時鐘脈沖，作為有效時鐘信號，按照預定的分頻數(shù)，對此有效時鐘信號進行分頻，并將所述信號作為輸出時鐘信號提供給時鐘輸出端302。在本實施例中，輸入時鐘信號的占空比為50％，以及固定分頻器305的分頻數(shù)為2。
將連接器件306插入到形成在固定分頻器305的輸出(信號處理器310的輸出端)310c和反相/同相單元304的控制端310b之間的反饋路徑307中。在本實施例中，如果來自控制信號輸入端303的控制信號M為電平“0”，則關斷反饋路徑307，而如果控制信號M為電平“1”，則接通反饋路徑307。在反饋路徑307斷開時，反相/同相單元304的控制端310b的電平為電平“0”。
而且，在本實施例中，使施加到反相/同相單元304的輸入端310a上的信號通過反相/同相單元304、固定分頻器305和反饋路徑307返回反相/同相單元304的控制端310b的時間(延遲時間)Td大于輸入時鐘信號的脈沖寬度(Tck/2)(Td＞Tck/2)。
在本實施例中，假定作為反相/同相單元304、固定分頻器305和反饋路徑307中的總延遲時間，自然地產(chǎn)生延遲時間Td。應當注意，如果反相/同相單元304、固定分頻器305和反饋路徑307中的總延遲時間小于Tck/2，則通過有意地在反相/同相單元304、固定分頻器305和反饋路徑307的路由中形成延遲電路，確保延遲時間Td。例如，如圖2所示，將具有兩個串聯(lián)反相器INV的延遲電路308插入反饋路徑307中。
當控制信號M為電平“0”時，連接器件306關斷反饋路徑307，從而將固定分頻器305的輸出310c與反相/同相單元304的控制端310b斷開。在這種情況下，反相/同相單元304的控制端310b變?yōu)殡娖健?”，所以反相/同相單元304通過輸入時鐘信號，而未對其進行反相，并將該信號作為分頻前的時鐘信號提供給固定分頻器305。
圖3示出了斷開反饋路徑307時的時序圖。圖3(a)表示施加到反相/同相單元304的輸入端310a上的輸入時鐘信號；圖3(b)表示從反相/同相單元304輸出的分頻前的時鐘信號(施加到固定分頻器305上的分頻前的時鐘信號)；圖3(c)表示來自固定分頻器305的輸出時鐘信號；以及圖3(d)表示反相/同相單元304的控制端310b的信號電平。應當注意，在此時序圖中，省略了在分頻前的時鐘信號和輸出時鐘信號之間所產(chǎn)生的時間差。
當輸入時鐘信號在圖3(a)所示的點t1上升時(當產(chǎn)生時鐘脈沖時)，反相/同相單元304通過此輸入時鐘信號的前沿，而不對其進行反相。因此，分頻前的時鐘信號上升(圖3(b)所示的點t1)，并施加到固定分頻器305上。由于此分頻前的時鐘信號的時鐘脈沖的脈沖寬度(t1和t2之間的脈沖寬度)為Tck/2或更大，即大于稍后要描述的小脈沖的脈沖寬度，固定分頻器305使此時鐘脈沖有效，接收其前沿，并使輸出時鐘信號上升(圖3(c)所示的點t1)。
當輸入時鐘信號在圖3(a)所示的點t3再次上升時(當產(chǎn)生時鐘脈沖時)，反相/同相單元304按照與上述相同的方式，通過輸入時鐘信號的前沿，而不對其進行反相。因此，分頻前的時鐘信號上升(圖3(b)所示的點t3)，并施加到固定分頻器305上。由于此分頻前的時鐘信號的時鐘脈沖的脈沖寬度(t3和t4之間的脈沖寬度)為Tck/2或更大，即大于稍后要描述的小脈沖的脈沖寬度，固定分頻器305使此時鐘脈沖有效，接收其前沿，并使輸出時鐘信號下降(圖3(c)所示的點t3)。
通過之后重復相同的操作，可變分頻器300產(chǎn)生在施加輸入時鐘信號的兩個時鐘脈沖時具有一個脈沖的輸出時鐘信號，從而作為1/2分頻器進行操作。
當控制信號M為電平“1”時，連接器件306接通反饋路徑307，從而將固定分頻器305的輸出310c與反相/同相單元304的控制端310b相連。
圖4示出了連接反饋路徑307時的時序圖。當輸入時鐘信號在圖4(a)所示的點t1上升時(當產(chǎn)生時鐘脈沖時)，反相/同相單元304通過此輸入時鐘信號的前沿，而不對其進行反相。因此，分頻前的時鐘信號上升(圖4(b)所示的點t1)，并施加到固定分頻器305上。由于此分頻前的時鐘信號的時鐘脈沖的脈沖寬度(t1和t2之間的脈沖寬度)為Tck/2或更大，即大于稍后要描述的小脈沖的脈沖寬度，固定分頻器305使此時鐘脈沖有效，接收其前沿(與輸入時鐘信號的前沿相對應的轉變點)，并使輸出時鐘信號上升(圖4(c)所示的點t1)。
此輸出時鐘信號的前沿通過反饋路徑307返回反相/同相單元304的控制端310b。對于反相/同相單元304的控制端310b，返回輸出時鐘信號的前沿(圖4(d)所示的點t3)，其比施加到反相/同相單元304的輸入端310a上的輸入時鐘信號的前沿(第一時鐘脈沖的前沿圖4(a)中的點t1)滯后延遲時間Td，即滯后大于輸入時鐘信號的脈沖寬度Tck/2的延遲時間。圖4示出了延遲時間Td為Tck/2＜Td＜Tck的示例。
當返回控制端310b的信號(反饋信號)為高時，反相/同相單元304對來自輸入端310a的輸入時鐘信號進行反相。在這種情況下，當反相/同相單元304的控制端310b的反饋信號上升時(圖4(d)所示的點t3)，反相/同相單元304的輸入端310a的輸入時鐘信號已經(jīng)下降。因此，反相/同相單元304對來自輸入端310a的輸入時鐘信號進行反相，并使分頻前的時鐘信號上升(圖4(b)所示的點t3)。之后，分頻前的時鐘信號是通過反相來自輸入端310a的輸入時鐘信號而獲得的信號。
因此，在圖4(d)所示的點t3和點t4之間，產(chǎn)生脈沖寬度小于輸入時鐘信號的脈沖寬度Tck/2(正常脈沖寬度)的時鐘脈沖(小脈沖)PS1。之后，在點t5和t6之間，產(chǎn)生具有正常脈沖寬度的脈沖。
在來自反相/同相單元304的分頻前的時鐘信號中，固定分頻器305使小脈沖PS1無效，而使其后產(chǎn)生的具有正常脈沖寬度的時鐘脈沖有效。固定分頻器305接收此具有正常脈沖寬度的時鐘脈沖的前沿，并使輸出時鐘信號下降(圖4(c)所示的點t5)。
此輸出時鐘信號的后沿通過反饋路徑307返回反相/同相單元304的控制端310b。對于反相/同相單元304的控制端310b，返回輸出時鐘信號的后沿(圖4(d)所示的點t7)，其比施加到反相/同相單元304的輸入端310a上的輸入時鐘信號的后沿(第二時鐘脈沖的后沿圖4(a)中的點t5)滯后延遲時間Td，即滯后大于輸入時鐘信號的脈沖寬度Tck/2的延遲時間。
當返回控制端310b的信號(反饋信號)為低時，反相/同相單元304通過來自輸入端310a的輸入時鐘信號，而不對其進行反相。在這種情況下，當反相/同相單元304的控制端310b的反饋信號下降時(圖4(d)所示的點t7)，反相/同相單元304的輸入端310a的輸入時鐘信號已經(jīng)上升。因此，反相/同相單元304通過來自輸入端310a的輸入時鐘信號，而不對其進行反相，并使分頻前的時鐘信號上升(圖4(b)所示的點t7)。之后，分頻前的時鐘信號是通過不反相地通過來自輸入端310a的輸入時鐘信號而獲得的信號。
因此，在圖4(d)所示的點t7和點t8之間，產(chǎn)生小脈沖PS2，并在點t9和t10之間，產(chǎn)生具有正常脈沖寬度的脈沖。在來自反相/同相單元304的分頻前的時鐘信號中，固定分頻器305使小脈沖PS2無效，而使其后產(chǎn)生的具有正常脈沖寬度的時鐘脈沖有效。固定分頻器305接收此具有正常脈沖寬度的時鐘脈沖的前沿(與輸入時鐘信號的前沿相對應的轉變點)，并使輸出時鐘信號上升(圖4(c)所示的點t9)。
通過之后重復相同的操作，可變分頻器300產(chǎn)生在施加輸入時鐘信號的三個時鐘脈沖時具有一個脈沖的輸出時鐘信號，從而作為1/3分頻器進行操作。在此分頻操作期間，固定分頻器305通過接收具有正常脈沖寬度的時鐘脈沖的前沿，即與輸入時鐘信號的前沿相對應的轉變點(與輸入時鐘信號一個方向上的轉變點相對應的轉變點)，形成輸出時鐘信號(圖4(b)中的點t1和t9)。因此，即使輸入時鐘信號的占空比高于或低于50％，也不會發(fā)生抖動。這使其能夠實質(zhì)上消除發(fā)生在輸出時鐘信號中的抖動，并防止噪聲性能的惡化。而且，從圖1所示的結構可知，可變分頻器300具有較少的分支點，并不會產(chǎn)生具有大容性負載的路徑作為關鍵路徑，所以能夠實現(xiàn)低功率消耗。
應當注意，在圖1中，將“從來自反相/同相單元304的分頻前的時鐘信號中只提取大于小脈沖PS的脈沖寬度的時鐘脈沖，作為有效時鐘信號”的功能(此后稱為小脈沖輸入無效功能)賦予固定分頻器305。但是，也可以將“只輸出大于小脈沖PS脈沖寬度的時鐘脈沖，作為分頻前的時鐘信號”的功能賦予反相/同相單元304。即，也可以將“不輸出等于或小于小脈沖PS的脈沖寬度的時鐘脈沖，作為分頻前的時鐘信號”的功能(此后稱為小脈沖輸出禁止功能)賦予反相/同相單元304。在這種情況下，可以將或不將小脈沖輸出無效功能賦予固定分頻器305。
反相/同相單元304的小脈沖輸出禁止功能或固定分頻器305的小脈沖輸入無效功能也可以利用反相/同相單元304或固定分頻器305的速度響應特性來實現(xiàn)。即，如果將反相/同相單元304或固定分頻器305的最小操作脈沖寬度設計為大于小脈沖PS的脈沖寬度，則可以通過防止反相/同相單元304或固定分頻器305響應于小于此最小操作脈沖寬度的小脈沖PS進行操作，來獲得小脈沖輸出禁止功能或小脈沖輸入無效功能。
在這種情況下，小脈沖PS的脈沖寬度越小，操作余量越大，所以可以通過調(diào)整延遲時間Td，使小脈沖PS的寬度盡可能地小。在本實施例中，當延遲時間Td是輸入時鐘信號的脈沖寬度Tck/2的整數(shù)倍時，操作余量最大。
而且，圖4示出了延遲時間Td稍大于輸入時鐘信號的脈沖寬度Tck/2的示例，但仍能與延遲時間Td的數(shù)值無關地實現(xiàn)相同的操作，只要延遲時間Td大于輸入時鐘脈沖的脈沖寬度Tck/2。圖5示出了延遲時間Td稍大于輸入時鐘信號的周期Tck時的時序圖。同樣，在圖5所示的示例中，當控制信號M為電平“0”時(當斷開反饋路徑307時)，可變分頻器300作為1/2分頻器進行操作，而當控制信號M為電平“1”時(當連接反饋路徑307時)，作為1/3分頻器進行操作。
應當注意，在圖1所示的可變分頻器300中，固定分頻器305的分頻數(shù)是2，但分頻數(shù)當然不局限于2。在將1/3分頻器或1/5分頻器用作固定分頻器305時，可以實現(xiàn)1/3或1/4分頻或1/5或1/6分頻。在將1/N電路用作固定分頻器305時，可以實現(xiàn)1/N或1/(N+1)分頻器。
圖6是示出了本發(fā)明第二實施例(實施例2)的可變分頻器的示意圖。可變分頻器400利用異或電路(EX-OR)作為反相/同相單元404，并利用具有兩個串聯(lián)TFF(405a和405b)的1/4分頻器作為固定分頻器405。
在反相/同相單元404中，與EX-OR的一個輸入相連的端子410a是輸入端(信號處理器410的輸入端)，以及與另一輸入相連的端子410b是控制端(信號處理器410的控制端)。輸入端410a與時鐘輸入端401相連，以及反饋路徑407形成在控制端410b和固定分頻器405的輸出(信號處理器410的輸出端)410c之間。將連接器件406插入反饋路徑407中。圖7示出了反相/同相單元(異或電路)404的真值表。
當控制信號M為電平“0”時，連接器件406關斷反饋路徑407，從而將固定分頻器405的輸出410c與反相/同相單元404的控制端410b斷開。在這種情況下，反相/同相單元404的控制端410b變?yōu)殡娖健?”，所以反相/同相單元404通過基于圖7所示的真值表的異或操作，通過輸入時鐘信號，而未對其進行反相，并將該信號作為分頻前的時鐘信號提供給固定分頻器405。
圖8示出了斷開反饋路徑407時的時序圖。圖8(a)表示施加到反相/同相單元404的輸入端410a上的輸入時鐘信號；圖8(b)表示從反相/同相單元404輸出的分頻前的時鐘信號(施加到固定分頻器405上的分頻前的時鐘信號)；圖8(c)表示來自固定分頻器405的輸出時鐘信號；以及圖8(d)表示反相/同相單元404的控制端410b的信號電平。應當注意，在此時序圖中，省略了在分頻前的時鐘信號和輸出時鐘信號之間所產(chǎn)生的時間差。
從此時序圖可知，當控制信號M為電平“0”時，可變分頻器400產(chǎn)生在施加輸入時鐘信號的四個時鐘脈沖時具有一個脈沖的輸出時鐘信號，從而作為1/4分頻器進行操作。
當控制信號M為電平“1”時，連接器件406接通反饋路徑407，從而將固定分頻器405的輸出410c與反相/同相單元404的控制端410b相連。
圖9示出了連接反饋路徑407時的時序圖。應當注意，在此時序圖中，施加到反相/同相單元404的輸入端410a上的信號通過反相/同相單元404、固定分頻器405和反饋路徑407返回反相/同相單元404的控制端410b的延遲時間Td稍大于輸入時鐘信號的周期Tck((3/2)·Tck＞Td＞Tck)。還應當注意，固定分頻器405具有小脈沖輸入無效功能。
從此時序圖可知，當控制信號M為電平“1”時，可變分頻器400產(chǎn)生在施加輸入時鐘信號的五個時鐘脈沖時具有一個脈沖的輸出時鐘信號，從而作為1/5分頻器進行操作。在此分頻操作期間，固定分頻器405通過接收具有正常脈沖寬度的時鐘脈沖的前沿，即與輸入時鐘信號的前沿相對應的轉變點(與輸入時鐘信號一個方向上的轉變點相對應的轉變點)，形成輸出時鐘信號(圖9(b)中的點t1和t13)。因此，即使輸入時鐘信號的占空比高于或低于50％，也不會發(fā)生抖動。這使其能夠實質(zhì)上消除發(fā)生在輸出時鐘信號中的抖動，并防止噪聲性能的惡化。而且，從圖6所示的結構可知，可變分頻器400具有較少的分支點，并不會產(chǎn)生具有大容性負載的路徑作為關鍵路徑，所以能夠實現(xiàn)低功率消耗。
應當注意，在本實施例中，使用其中兩個TFF串聯(lián)連接的固定分頻器405，但也可以通過將串聯(lián)TFF的數(shù)量分別增加為“3”、“4”、“5”和“6”，來實現(xiàn)能夠切換其分頻數(shù)(例如1/8或1/9、1/16或1/17、1/32或1/33和1/64或1/65)的可變分頻器。
還應當注意，在本實施例中，將小脈沖輸入無效功能賦予固定分頻器405，但也可以將小脈沖輸出禁止功能賦予反相/同相單元404。
圖10是示出了本發(fā)明第三實施例(實施例3)的可變分頻器的示意圖?？勺兎诸l器500利用選擇器作為反相/同相單元504，利用具有(一個)TFF的差分電路作為固定分頻器505，并利用反饋控制電路作為連接器件506。
在可變分頻器500中，時鐘輸入端501由第一時鐘輸入端501a和第二時鐘輸入端501b構成，將作為時鐘輸入信號的一個差分信號施加到第一時鐘輸入端501a上，而將另一差分信號施加到第二時鐘輸入端501b上。而且，反相/同相單元504的輸入端(信號處理器510的輸入端)510a由第一輸入端510a1和第二輸入端510a2構成，將來自第一時鐘輸入端501a的一個差分信號施加到第一輸入端510a1上，而將來自第二時鐘輸入端501b的另一差分信號施加到第二輸入端510a2上。
根據(jù)施加到控制端(信號處理器510的控制端)510b上的信號的電平，反相/同相單元(選擇器)504反相/不反相施加到輸入端510a上的時鐘輸入信號(差分信號)，并輸出該信號，作為分頻前的時鐘信號(差分信號)。在本實施例中，當施加到控制端510b上的信號為電平“1”時，反相/同相單元504按照圖10中虛線所示，對輸入/輸出路徑進行切換。當施加到控制端510b上的信號變?yōu)殡娖健?”時，反相/同相單元504恢復原始路徑。
將連接器件(反饋控制電路)506插入到形成在固定分頻器505的輸出(信號處理器510的輸出端)510c(510c1和510c2)和反相/同相單元504的控制端510b之間的反饋路徑507中，并產(chǎn)生與來自固定分頻器505的輸出時鐘信號(差分信號)的輸出結果相對應的反饋信號。在本實施例中，當差分信號之間的電平差較大時，連接器件506產(chǎn)生電平為“1”的反饋信號，而當差分信號之間的電平差較小時，產(chǎn)生電平為“0”的信號。
同樣，當來自控制信號輸入端503的控制信號M為電平“0”時，連接器件(反饋控制電路)506關斷反饋路徑507，而當控制信號M為電平“1”時，接通反饋路徑507。當反饋路徑507接通時，連接器件(反饋控制電路)506將與來自固定分頻器505的輸出時鐘信號(差分信號)的輸出結果相對應的反饋信號施加到反相/同相單元504的控制端510b上。當反饋路徑507斷開時，反相/同相單元504的控制端510b的電平變?yōu)殡娖健?”。
當控制信號M為電平“0”時，連接器件(反饋控制電路)506關斷反饋路徑507，從而將固定分頻器505的輸出510c與反相/同相單元504的控制端510b斷開。在這種情況下，反相/同相單元504的控制端510b變?yōu)殡娖健?”，所以反相/同相單元504通過輸入時鐘信號(差分信號)，而未對其進行反相，并將該信號作為分頻前的時鐘信號提供給固定分頻器505。固定分頻器505對分頻前的時鐘信號進行分頻，以獲得輸出時鐘信號(差分信號)。按照這種方式，可變分頻器500作為1/2分頻器進行操作。
當控制信號M為電平“1”時，連接器件(反饋控制電路)506接通反饋路徑507，從而將固定分頻器505的輸出510c與反相/同相單元504的控制端510b相連。
圖11示出了連接反饋路徑507時的時序圖。圖11(a)表示施加到反相/同相單元504的輸入端510a上的輸入時鐘信號(差分信號)；圖11(b)表示從反相/同相單元504輸出的分頻前的時鐘信號(差分信號)；圖11(c)表示來自固定分頻器505的輸出時鐘信號(差分信號)；以及圖11(d)表示通過反饋路徑507施加到反相/同相單元504的控制端510b上的反饋信號。
應當注意，在此時序圖中，省略了在分頻前的時鐘信號和輸出時鐘信號之間所產(chǎn)生的時間差。而且，使施加到反相/同相單元504的輸入端510a上的信號通過反相/同相單元504、固定分頻器505和反饋路徑507返回反相/同相單元504的控制端510b的延遲時間Td大于輸入時鐘信號的脈沖寬度Tck/2。此外，固定分頻器505具有小脈沖輸入無效功能。
從此時序圖可知，當控制信號M為電平“1”時，可變分頻器500作為1/3分頻器進行操作。在此分頻操作期間，固定分頻器505通過接收具有正常脈沖寬度的時鐘脈沖的前沿，即與輸入時鐘信號的前沿相對應的轉變點(與輸入時鐘信號一個方向上的轉變點相對應的轉變點)，形成輸出時鐘信號(圖11(b)中的點t1和t9)。因此，即使輸入時鐘信號的占空比高于或低于50％，也不會發(fā)生抖動。這使其能夠實質(zhì)上消除發(fā)生在輸出時鐘信號中的抖動，并防止噪聲性能的惡化。而且，從圖10所示的結構可知，可變分頻器500具有較少的分支點，并不會產(chǎn)生具有大容性負載的路徑作為關鍵路徑，所以能夠實現(xiàn)低功率消耗。
圖12是示出了本發(fā)明第四實施例(實施例4)的可變分頻器的示意圖?？勺兎诸l器600利用單相開關作為反相/同相單元604，利用具有(一個)TFF的單相電路作為固定分頻器605，并利用單相開關作為連接器件606。
除了時鐘輸入端601、時鐘輸出端602和控制信號輸入端603以外，可變分頻器600包括反相時鐘輸入端608，輸入具有與輸入時鐘信號相反相位的信號(反相輸入時鐘信號)。將來自時鐘輸入端601的輸入時鐘信號施加到反相/同相單元604的第一輸入端(信號處理器610的第一輸入端)610a1上，并將來自反相時鐘輸入端608的反相輸入時鐘信號施加到反相/同相單元604的第二輸入端(信號處理器610的第二輸入端)610a2上。
當施加到控制端(信號處理器610的控制端)610b上的信號為電平“0”時，反相/同相單元604將開關路徑閉合到第一輸入端610a1上，并輸出來自第一輸入端610a1的輸入時鐘信號，作為分頻前的時鐘信號。當施加到控制端610b上的信號為電平“1”時，反相/同相單元604將開關路徑閉合到第二輸入端610a2上，并輸出來自第二輸入端610a2的反相輸入時鐘信號，作為分頻前的時鐘信號。
即，在實施例4中，反相/同相單元604根據(jù)施加到控制端610b上的信號的電平，反相/不反相來自輸入端610a1的時鐘輸入信號，并將該信號作為分頻前的時鐘信號輸出到固定分頻器605。按照這種方式，可以獲得與圖1所示的可變分頻器300相同的操作，并且可以根據(jù)控制信號M的電平，將分頻數(shù)切換為1/2或1/3分頻器。
應當注意，在第三和第四實施例中，當然可以通過改變固定分頻器的分頻數(shù)來實現(xiàn)具有任意分頻數(shù)的可變分頻器。代替將小脈沖輸入無效功能賦予固定分頻器，也可以將小脈沖輸出禁止功能賦予反相/同相單元。
在這類可變分頻器中，假定功率消耗幾乎由按照主時鐘(具有最高頻率的信號)進行操作的電路數(shù)確定。因此，在比較實施例1和現(xiàn)有技術2(專利參考文獻1)時，對比文件2的功率消耗可能會略小。但是，在實施例1和對比文件2的技術上，消耗電力最多的模塊是最初對主時鐘進行2分頻的分頻器，所以因為速度相同，這些部分中的功率消耗相同。因此，即使存在差別，只是在“反相/同相單元”之間產(chǎn)生較小的差別。應當注意，通過如圖10所示的可變分頻器500那樣，簡單地通過選擇器來形成反相/同相單元504，并使用如線路門等不消耗功率的模塊，可以獲得與現(xiàn)有技術2的技術實質(zhì)上相同的功率消耗。
工業(yè)應用性本發(fā)明的可變分頻器可以根據(jù)外部控制信號的電平來切換分頻數(shù)?？梢詫⒋丝勺兎诸l器與高頻振蕩電路或程序計數(shù)器電路進行組合，并適合于實現(xiàn)頻率合成器。
權利要求
1.一種可變分頻方法，其特征在于包括信號處理步驟，通過根據(jù)施加到控制端上的信號的電平，反相/不反相施加到輸入端的輸入時鐘信號，來形成分頻前的時鐘信號，根據(jù)具有比分頻前的時鐘信號中的預定脈沖寬度大的脈沖寬度的時鐘脈沖中的轉變點，按照預定的分頻數(shù)，對分頻前的時鐘信號進行分頻，所述轉變點對應于輸入時鐘信號一個方向上的轉變點，并從輸出端輸出分頻信號，作為輸出時鐘信號；連接/斷開步驟，根據(jù)外部控制信號，連接/斷開形成在輸出端和控制端之間并用作返回控制端的信號路徑的反饋路徑；以及延遲步驟，使施加到輸入端上的信號通過反饋路徑返回到控制端的延遲時間大于輸入時鐘信號的脈沖寬度。
2.根據(jù)權利要求1所述的可變分頻方法，其特征在于所述信號處理步驟包括以下步驟通過根據(jù)施加到控制端上的信號的電平，反相/不反相輸入時鐘信號，輸出施加到輸入端上的輸入時鐘信號，作為分頻前的時鐘信號；以及從分頻前的時鐘信號中，只提取大于預定脈沖寬度的時鐘脈沖，作為有效時鐘脈沖，以及通過根據(jù)有效時鐘信號中的時鐘脈沖的轉變點，按照預定的分頻數(shù)，對有效時鐘信號進行分頻，輸出有效時鐘信號，作為輸出時鐘信號，所述轉變點對應于輸入時鐘信號一個方向上的轉變點。
3.根據(jù)權利要求1所述的可變分頻方法，其特征在于所述信號處理步驟包括以下步驟通過根據(jù)施加到控制端上的信號的電平，反相/不反相施加到輸入端上的輸入時鐘信號，只輸出大于預定脈沖寬度的時鐘脈沖，作為分頻前的時鐘信號；以及通過根據(jù)分頻前的時鐘信號中的時鐘脈沖的轉變點，按照預定的分頻數(shù)，對分頻前的時鐘信號進行分頻，輸出分頻前的時鐘信號，作為輸出時鐘信號，所述轉變點對應于輸入時鐘信號一個方向上的轉變點。
4.根據(jù)權利要求1所述的可變分頻方法，其特征在于所述延遲步驟確保信號通過反饋路徑時的延遲時間。
5.一種可變分頻器，其特征在于包括包括輸入端、控制端和輸出端的信號處理器，其通過根據(jù)施加到控制端上的信號的電平，反相/不反相施加到輸入端的輸入時鐘信號，來形成分頻前的時鐘信號，根據(jù)具有比分頻前的時鐘信號中的預定脈沖寬度大的脈沖寬度的時鐘脈沖中的轉變點，按照預定的分頻數(shù)，對分頻前的時鐘信號進行分頻，所述轉變點對應于輸入時鐘信號一個方向上的轉變點，并從輸出端輸出分頻信號，作為輸出時鐘信號；以及連接器件，其根據(jù)外部控制信號，連接/斷開形成在所述信號處理器的輸出端和控制端之間并用作返回控制端的信號路徑的反饋路徑，其中使施加到信號處理器的輸入端上的信號通過反饋路徑返回到控制端的延遲時間大于輸入時鐘信號的脈沖寬度。
6.根據(jù)權利要求5所述的可變分頻器，其特征在于所述信號處理器包括反相/同相單元，其通過根據(jù)施加到控制端上的信號的電平，反相/不反相輸入時鐘信號，輸出施加到輸入端上的輸入時鐘信號，作為分頻前的時鐘信號；以及固定分頻器，其從分頻前的時鐘信號中，只提取大于預定脈沖寬度的時鐘脈沖，作為有效時鐘脈沖，以及通過根據(jù)有效時鐘信號中的時鐘脈沖的轉變點，按照預定的分頻數(shù)，對有效時鐘信號進行分頻，輸出有效時鐘信號，作為輸出時鐘信號，所述轉變點對應于輸入時鐘信號一個方向上的轉變點。
7.根據(jù)權利要求5所述的可變分頻器，其特征在于所述信號處理器包括反相/同相單元，其通過根據(jù)施加到控制端上的信號的電平，反相/不反相施加到輸入端上的輸入時鐘信號，只輸出大于預定脈沖寬度的時鐘脈沖，作為分頻前的時鐘信號；以及固定分頻器，其通過根據(jù)分頻前的時鐘信號中的時鐘脈沖的轉變點，按照預定的分頻數(shù)，對分頻前的時鐘信號進行分頻，輸出分頻前的時鐘信號，作為輸出時鐘信號，所述轉變點對應于輸入時鐘信號一個方向上的轉變點。
8.根據(jù)權利要求5所述的可變分頻器，其特征在于在所述反饋路徑上形成使延遲時間大于輸入時鐘信號的脈沖寬度的延遲裝置。
全文摘要
在固定分頻器(305)的輸出(310c)和反相/同相單元(304)的控制端(310b)之間，形成反饋路徑(307)。將連接器件(306)設置在反饋路徑(307)上。根據(jù)來自外部的控制信號M的電平，連接/斷開反饋路徑(307)，從而切換分頻數(shù)。將提供給反相/同相單元(304)的輸入端(310a)的信號通過反饋路徑(307)返回控制端(310b)的時間設置為大于輸入時鐘信號的脈沖寬度。在固定分頻器(305)中提供小脈沖輸入無效功能。或者，在反相/同相單元(304)中提供小脈沖輸出禁止功能。固定分頻器(305)根據(jù)信號中具有正常脈沖寬度的時鐘脈沖的前沿(與輸入時鐘信號的前沿相對應的轉變點)，對來自反相/同相單元(304)的分頻前的時鐘信號進行分頻。
文檔編號H03K23/66GK1748367SQ200480003990
公開日2006年3月15日 申請日期2004年5月17日 優(yōu)先權日2003年5月20日
發(fā)明者原田充, 山岸明洋 申請人:日本電信電話株式會社