專利名稱：動(dòng)態(tài)多重輸入優(yōu)先權(quán)多任務(wù)器及其選擇信號(hào)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種優(yōu)先權(quán)多任務(wù)器模式，且特別是關(guān)于一種較傳統(tǒng)動(dòng)態(tài)多任務(wù)器(MUXs)執(zhí)行速度快的動(dòng)態(tài)多重輸入優(yōu)先權(quán)多任務(wù)器及其選擇具優(yōu)先權(quán)輸入資料信號(hào)的方法，其中該多重輸入優(yōu)先權(quán)多任務(wù)器無(wú)需一選擇信號(hào)產(chǎn)生邏輯電路，即可確保選擇輸入信號(hào)間的互斥。
背景技術(shù)：
集成電路(IC)，特別是那些執(zhí)行同步管線(pipeline)架構(gòu)的集成電路，通常會(huì)使用大量的緩存器(registers)。緩存器邏輯在某一周期時(shí)間內(nèi)會(huì)保持元件及/或電路的輸出信號(hào)，以使這些輸出信號(hào)可被其它元件/電路所接收。在一包含管線式微處理器的時(shí)脈系統(tǒng)中，其所使用的緩存器是用以閂鎖(latch)及保持(hold)一給定管線階段(stage)的輸出信號(hào)，以使該給定管線階段產(chǎn)生一新的輸出信號(hào)時(shí)，使后續(xù)的輸入電路可以在運(yùn)算期間中接收先前產(chǎn)生的輸出信號(hào)。
在現(xiàn)有設(shè)計(jì)中，通常是在復(fù)雜的邏輯運(yùn)算電路后接續(xù)一用以閂鎖及保持運(yùn)算電路輸出的緩存器。因此，緩存器的“速度”通常是以它的資料-輸出時(shí)間(data-to-output time)來(lái)衡量，也就是以該緩存器所需的設(shè)定時(shí)間及其時(shí)脈-輸出時(shí)間(clock-to-output time)的總和。而系統(tǒng)的整個(gè)操作速度由邏輯運(yùn)算電路的延遲(delay)時(shí)間與緩存器的速度所限制。
為了增加速度，目前的邏輯設(shè)計(jì)者的作法都是將優(yōu)先權(quán)多任務(wù)器(multiplexer；簡(jiǎn)稱MUX)電路以邏輯運(yùn)算功能與其相對(duì)應(yīng)的緩存器大量結(jié)合而成。為更進(jìn)一步增加速度，優(yōu)先權(quán)多任務(wù)器電路更包含使用一動(dòng)態(tài)多重輸入多任務(wù)器階段，通過(guò)較現(xiàn)有邏輯運(yùn)算結(jié)構(gòu)快速的動(dòng)態(tài)電路手段，來(lái)達(dá)成速度增加的目的。在一般情形下，M個(gè)資料信號(hào)其中一個(gè)的選定，是在M-1個(gè)選擇信號(hào)的其中一個(gè)觸發(fā)時(shí)，而一選擇信號(hào)產(chǎn)生邏輯即是用以確保一選擇信號(hào)的觸發(fā)使用是具有排他性的，即使是在該動(dòng)態(tài)邏輯運(yùn)算器的狀態(tài)是由一配置于NOR型態(tài)結(jié)構(gòu)的所有選擇輸入信號(hào)狀態(tài)所觸發(fā)的情況下。
如上所述，該選擇信號(hào)產(chǎn)生邏輯的使用是確保選擇信號(hào)的排他性，以在任一給定時(shí)間下，僅能有一個(gè)選擇信號(hào)被主張使用。但這種情形卻會(huì)在邏輯運(yùn)算以及整體系統(tǒng)上造成延遲與速度降低，同時(shí)在這類的邏輯電路上也會(huì)造成布線區(qū)域的浪費(fèi)。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足與缺陷，提供一種動(dòng)態(tài)多重輸入優(yōu)先權(quán)多任務(wù)器，根據(jù)本發(fā)明的具體實(shí)施例所提供的動(dòng)態(tài)優(yōu)先權(quán)多任務(wù)器，包含一運(yùn)算元件互補(bǔ)對(duì)以及多重運(yùn)算接腳。其中，該運(yùn)算元件互補(bǔ)對(duì)對(duì)應(yīng)于一用以定義運(yùn)算周期的時(shí)脈信號(hào)，而該些運(yùn)算接腳則以一由高至低的優(yōu)先順序配置方式串聯(lián)耦接于一頂端節(jié)點(diǎn)與一底端節(jié)點(diǎn)之間。該運(yùn)算元件互補(bǔ)對(duì)包含一對(duì)該頂端節(jié)點(diǎn)預(yù)先充電的上拉運(yùn)算元件，以及一在運(yùn)算期間將底端節(jié)點(diǎn)拉至低位準(zhǔn)狀態(tài)的下拉運(yùn)算元件。每一較高優(yōu)先順序的運(yùn)算接腳用以接收一對(duì)應(yīng)選擇信號(hào)以及一對(duì)應(yīng)資料信號(hào)，且具有一對(duì)應(yīng)傳輸元件。當(dāng)觸發(fā)一選擇信號(hào)時(shí)，會(huì)由一較低優(yōu)先順序的運(yùn)算接腳致能(enable)一對(duì)應(yīng)資料信號(hào)的運(yùn)算執(zhí)行以及禁能(disable)一對(duì)應(yīng)傳輸元件禁行運(yùn)算。該較低優(yōu)先順序的運(yùn)算接腳包括一用以接收最低優(yōu)先順序資料信號(hào)的資料下拉元件，其中該資料下拉元件耦接于一較高順序運(yùn)算接腳的傳輸元件與該底端節(jié)點(diǎn)之間。
在一具體實(shí)施例中，每一較高優(yōu)先權(quán)的運(yùn)算接腳包含一對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)、一預(yù)充電元件、一資料下拉元件、一下拉傳輸元件及一下拉選擇元件。其中，具有最高優(yōu)先權(quán)的運(yùn)算接腳所對(duì)應(yīng)的運(yùn)算節(jié)點(diǎn)為一頂端節(jié)點(diǎn)，該預(yù)充電元件對(duì)應(yīng)于一時(shí)脈信號(hào)且預(yù)充電一對(duì)應(yīng)選擇節(jié)點(diǎn)，該資料下拉元件耦接于一對(duì)應(yīng)選擇節(jié)點(diǎn)與一對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)之間且用以接收一對(duì)應(yīng)資料信號(hào)，該下拉傳輸元件耦接于連續(xù)運(yùn)算接腳的連續(xù)運(yùn)算節(jié)點(diǎn)之間，而該下拉選擇元件耦接于一對(duì)應(yīng)選擇節(jié)點(diǎn)及一底端節(jié)點(diǎn)之間，用以接收一對(duì)應(yīng)選擇信號(hào)，致能一對(duì)應(yīng)資料信號(hào)的運(yùn)算執(zhí)行以及在選定時(shí)，禁能(disable)一較低優(yōu)先順序運(yùn)算接腳的運(yùn)算執(zhí)行，反之，在未選定時(shí)，致能(enable)該較低優(yōu)先順序運(yùn)算接腳的運(yùn)算執(zhí)行。此外，可提供一對(duì)應(yīng)該時(shí)脈信號(hào)的額外預(yù)充電元件，以對(duì)底端節(jié)點(diǎn)預(yù)先充電。再者，亦可提供一強(qiáng)力的下拉運(yùn)算元件，每一該下拉運(yùn)算元件耦接于連續(xù)運(yùn)算節(jié)點(diǎn)之間且用以接收一對(duì)應(yīng)資料信號(hào)。另外，尚可提供一維持元件，其中每一維持元件耦接于一對(duì)應(yīng)選擇節(jié)點(diǎn)。而額外提供的預(yù)充電元件亦會(huì)對(duì)每一個(gè)運(yùn)算節(jié)點(diǎn)預(yù)先充電。
根據(jù)本發(fā)明的具體實(shí)施例所提供的多重輸入優(yōu)先權(quán)多任務(wù)器，包含一第一P通道元件、復(fù)數(shù)個(gè)第二P通道元件、一第三P通道元件、一第一N通道元件及復(fù)數(shù)個(gè)第二、第三及第四個(gè)N通道元件。其中，第一P通道元件具有一接收時(shí)脈信號(hào)的閘極，一耦接至電壓源的源極以及一耦接至第一運(yùn)算節(jié)點(diǎn)的汲極。每一第二P通道元件具有一接收時(shí)脈信號(hào)的閘極，一耦接至電壓源的源極以及一耦接至對(duì)應(yīng)選擇節(jié)點(diǎn)的汲極。第三P通道元件具有一接收時(shí)脈信號(hào)的閘極，一耦接至電壓源的源極以及一耦接至底端節(jié)點(diǎn)的汲極。第一N通道元件具有一耦接至底端節(jié)點(diǎn)的源極，一接收時(shí)脈信號(hào)的閘極以及一耦接至一共同節(jié)點(diǎn)的源極。每一第二N通道元件具有一耦接至對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)的汲極，一接收對(duì)應(yīng)資料信號(hào)的閘極以及一耦接至對(duì)應(yīng)選擇節(jié)點(diǎn)的源極，但該最后的第二N通道元件，其源極耦接于底端節(jié)點(diǎn)。每一第三N通道元件具有一耦接至對(duì)應(yīng)選擇節(jié)點(diǎn)的汲極，一接收對(duì)應(yīng)選擇信號(hào)的閘極以及一耦接至底端節(jié)點(diǎn)的源極。每一第四N通道元件具有一耦接到對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)的汲極，一耦接到對(duì)應(yīng)選擇節(jié)點(diǎn)的閘極以及一耦接到對(duì)應(yīng)的第二N通道元件汲極的源極。
該多重輸入優(yōu)先權(quán)多任務(wù)器更包含復(fù)數(shù)個(gè)第五N通道元件，其中每一第五N通道元件的汲極耦接至一對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)，閘極接收一對(duì)應(yīng)資料信號(hào)及源極耦接至一對(duì)應(yīng)第四N通道元件的源極。該多重輸入優(yōu)先權(quán)多任務(wù)器更包含復(fù)數(shù)個(gè)第四P通道元件，每一第四P通道元件的閘極接收時(shí)脈信號(hào)，源極耦接至電壓源及汲極耦接至對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)。該多重輸入優(yōu)先權(quán)多任務(wù)器更包含一耦接至選擇節(jié)點(diǎn)的維持元件。
依據(jù)本發(fā)明所提供的種動(dòng)態(tài)多重選擇具優(yōu)先權(quán)輸入資料信號(hào)的方法，包含以傳輸元件依優(yōu)先順序分離動(dòng)態(tài)運(yùn)算接腳，其中該些動(dòng)態(tài)運(yùn)算接腳依序耦接于一輸出運(yùn)算節(jié)點(diǎn)以及一底端節(jié)點(diǎn)之間。接著產(chǎn)生一時(shí)脈信號(hào)以定義一每一運(yùn)算接腳預(yù)充電及每一傳輸元件預(yù)啟動(dòng)的運(yùn)算期間，之后提供每一資料信號(hào)至相對(duì)應(yīng)的運(yùn)算接腳，在運(yùn)算期間中通過(guò)選定一對(duì)應(yīng)運(yùn)算接腳去計(jì)算一資料信號(hào)，以及在該選定的運(yùn)算接腳并非一最低優(yōu)先順序接腳狀況下，停止一對(duì)應(yīng)傳輸元件的運(yùn)作以禁止一較低優(yōu)先順序運(yùn)算接腳的運(yùn)算執(zhí)行。
上述的方法可包含耦接一最低優(yōu)先順序運(yùn)算接腳于該底端節(jié)點(diǎn)與一最末傳輸元件之間，提供一最低優(yōu)先順序資料信號(hào)至該最低優(yōu)先順序的運(yùn)算接腳，預(yù)充電該底端節(jié)點(diǎn)，以及在無(wú)較高優(yōu)先順序的運(yùn)算接腳可選擇的狀況下，依照一默認(rèn)值選定該最低優(yōu)先順序的資料信號(hào)。該方法可包括提供一運(yùn)算節(jié)點(diǎn)予每一運(yùn)算接腳，其中一輸出運(yùn)算節(jié)點(diǎn)提供給一最高優(yōu)先順序的運(yùn)算接腳作為運(yùn)算節(jié)點(diǎn)，以及在緊鄰的運(yùn)算節(jié)點(diǎn)之間提供一傳輸元件。該方法可包括在每一運(yùn)算接腳的對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)與對(duì)應(yīng)選擇節(jié)點(diǎn)間耦接一資料元件，提供一對(duì)應(yīng)資料信號(hào)至該資料元件，以相對(duì)應(yīng)的選擇節(jié)點(diǎn)控制每一運(yùn)算接腳的傳輸元件，在該底端節(jié)點(diǎn)與每一運(yùn)算節(jié)點(diǎn)的相對(duì)應(yīng)選擇節(jié)點(diǎn)之間耦接一選擇元件，提供一對(duì)應(yīng)選信號(hào)至該選擇元件，以及預(yù)充電每一選擇節(jié)點(diǎn)。該方法更可包括以一對(duì)應(yīng)資料信號(hào)控制耦接于緊鄰運(yùn)算節(jié)點(diǎn)間的第二資料元件。該方法更可包括預(yù)充電每一運(yùn)算接腳的每一運(yùn)算節(jié)點(diǎn)。該方法更可包括周期性產(chǎn)生高位準(zhǔn)的時(shí)脈信號(hào)以初始化每一運(yùn)算周期。


圖1為一優(yōu)先權(quán)多任務(wù)階段100的概略圖，其表示第一現(xiàn)有實(shí)施例；圖2為一優(yōu)先權(quán)多任務(wù)階段200的概略圖，其表示第二現(xiàn)有實(shí)施例；圖3為一動(dòng)態(tài)M個(gè)輸入多任務(wù)選擇階段300的概略圖，其表示一組合圖1緩存器與圖2的優(yōu)先權(quán)多任務(wù)階段的現(xiàn)有動(dòng)態(tài)結(jié)構(gòu)；圖4為依據(jù)本發(fā)明的較佳實(shí)施例的一種動(dòng)態(tài)多重輸入優(yōu)先權(quán)多任務(wù)階段的示意圖；圖5顯示圖4中具有額外可靠元件的多任務(wù)選擇階段中接腳編號(hào)X的一實(shí)施例示意圖，其中接腳編號(hào)X可表示1至M-1中的任一階段；圖6為一依據(jù)一般時(shí)脈波型計(jì)時(shí)的連鎖階段的簡(jiǎn)化方塊圖，其中包含至少一階段是根據(jù)圖4的多輸入優(yōu)先權(quán)多任務(wù)階段實(shí)作而成。
圖中符號(hào)說(shuō)明101 輸出緩存器103 多任務(wù)器組201 譯碼選擇產(chǎn)生邏輯203 M:1多任務(wù)器303 選擇信號(hào)產(chǎn)生邏輯601 第一階段603 第二階段605 第N階段S1～SM 選擇信號(hào)D1～DM 資料信號(hào)P1～PM 上拉運(yùn)算元件N1～NM 資料元件NN1～NNM選擇元件SB1～SBM選擇節(jié)點(diǎn)
E1～EM 運(yùn)算節(jié)點(diǎn)NNN1～NNNM 傳輸元件NR1～NRM強(qiáng)下拉元件PE1～PEM預(yù)充電元件K1～KM 維持元件具體實(shí)施方式
以下的說(shuō)明，是在一特定實(shí)施例及其必要條件下而提供，可使一般熟悉此技術(shù)者能夠明了以實(shí)施本發(fā)明。然而，各種對(duì)該較佳實(shí)施例所作的修改，對(duì)熟悉此項(xiàng)技術(shù)者而言為顯而易見(jiàn)，并且，在此所討論的一般原理，亦可應(yīng)用至其它實(shí)施例。因此，本發(fā)明并不限于此處所展示與敘述的特定實(shí)施例，而是具有與此處所揭露的原理與新穎特征相符的最大范圍。
本發(fā)明的發(fā)明人認(rèn)識(shí)到在復(fù)雜的邏輯電路中暫存輸出的需求中，速度與尺寸大小是最為關(guān)鍵的因素。因此，發(fā)明人即研發(fā)一種動(dòng)態(tài)多重輸入優(yōu)先權(quán)多任務(wù)器，其不僅可較現(xiàn)有動(dòng)態(tài)多任務(wù)器的執(zhí)行速度快，且不需要現(xiàn)有所使用的一選擇產(chǎn)生邏輯電路，以下將參考圖1至圖5圖標(biāo)以詳細(xì)說(shuō)明之。
圖1為一優(yōu)先權(quán)多任務(wù)選擇階段100的第一現(xiàn)有技術(shù)概略圖。優(yōu)先權(quán)多任務(wù)選擇階段100包含一輸出緩存器101，其位于M-1個(gè)2:1多任務(wù)器組103之前，其中，該些多任務(wù)器依據(jù)M-1個(gè)選擇信號(hào)S1～SM-1的優(yōu)先順序來(lái)選擇M個(gè)資料信號(hào)D1～DM中的其中一個(gè)，其中M為一大于1的正整數(shù)。多任務(wù)器103則分別以103(1)、103(2)...103(M-1)的符號(hào)標(biāo)示，其中該第一且為最高優(yōu)先權(quán)的多任務(wù)器103(1)提供一選擇資料信號(hào)SD至該緩存器101的輸出端。該第一多任務(wù)器103(1)接收該第一選擇信號(hào)S1作為其選擇輸入信號(hào)，而以該第一資料信號(hào)D1作為其第一資料輸入以及以第二多任務(wù)器103(2)的輸出信號(hào)作為其第二資料輸入；該第二多任務(wù)器103(2)接收該第二選擇信號(hào)S2作為其選擇輸入信號(hào)，而以該第二資料信號(hào)D2作為其第一資料輸入以及以第三多任務(wù)器103(3)的輸出信號(hào)作為其第二資料輸入；依此類推至最末的多任務(wù)器103(M-1)，該多任務(wù)器103(M-1)接收該最末選擇信號(hào)SM-1作為其選擇輸入信號(hào)，而以該第二至最末的資料信號(hào)DM-1作為其第一資料輸入以及以最末或第M個(gè)資料信號(hào)DM作為其第二資料輸入。在此例子中，第一選擇信號(hào)S1有一最高優(yōu)先權(quán)而SM-1有一最低優(yōu)先權(quán)，因此在S1觸發(fā)時(shí)，第一資料信號(hào)D1被提供作為選擇資料信號(hào)SD，但在S2觸發(fā)時(shí)且S1禁能(disable)時(shí)，第二資料信號(hào)D2被提供作為選擇資料信號(hào)SD，依此類推，第M個(gè)資料信號(hào)DM的選擇使用，僅會(huì)在所有M-1個(gè)選擇信號(hào)S1～SM-1皆禁能的狀態(tài)下時(shí)才會(huì)發(fā)生。
圖2為一優(yōu)先權(quán)多任務(wù)選擇階段200的第二現(xiàn)有技術(shù)概略圖。多任務(wù)選擇階段200包含一譯碼選擇產(chǎn)生邏輯201、一M:1多任務(wù)器203及一輸出緩存器101。其中，該譯碼選擇產(chǎn)生邏輯201用以接收M-1個(gè)選擇信號(hào)S1至SM-1，及使M個(gè)選擇信號(hào)SELECT_1，SELECT_2，...，SELECT_M當(dāng)中之一對(duì)應(yīng)選擇信號(hào)傳送至M:1多任務(wù)器203的選擇輸入端。該譯碼選擇產(chǎn)生邏輯201的操作是用以觸發(fā)SELECT_X信號(hào)(其中X為1～M的整數(shù)值)，該SELECT_X信號(hào)對(duì)應(yīng)于在選擇信號(hào)S1至SM-1當(dāng)中觸發(fā)使用的一最高優(yōu)先權(quán)選擇信號(hào)，其中S1為具有最高優(yōu)先權(quán)，而SM-1為具有最低優(yōu)先權(quán)。因此，如果S1觸發(fā)時(shí)，則譯碼選擇產(chǎn)生邏輯201僅會(huì)觸發(fā)SELECT_1信號(hào)；如果在S2觸發(fā)且S1禁能時(shí)，僅會(huì)有SELECT_2信號(hào)觸發(fā)；依此類推，如果S1至SM-1信號(hào)中沒(méi)有一個(gè)信號(hào)被觸發(fā)，則譯碼選擇產(chǎn)生邏輯201就會(huì)觸發(fā)具有最低優(yōu)先權(quán)的SELECT_M信號(hào)。由此，多任務(wù)器203接收M個(gè)資料信號(hào)D1～DM作為其本身的資料輸入，而以對(duì)應(yīng)于SELECT_1～SELECT_M中被觸發(fā)使用的輸入資料信號(hào)來(lái)作為其傳輸至緩存器101的選擇資料信號(hào)。
圖3為一動(dòng)態(tài)M個(gè)輸入多任務(wù)選擇階段300的示意圖，其表示一組合緩存器101與優(yōu)先權(quán)多任務(wù)階段200的現(xiàn)有動(dòng)態(tài)結(jié)構(gòu)實(shí)施例。熟悉該技術(shù)領(lǐng)域者皆知，動(dòng)態(tài)電路的執(zhí)行速度較快于傳統(tǒng)的邏輯運(yùn)算結(jié)構(gòu)，因此基于速度的考量，可使用該動(dòng)態(tài)電路于一邏輯電路中。一多任務(wù)選擇階段300包含一P通道元件P0、一N通道元件N0、一M輸入多任務(wù)器301及一選擇信號(hào)產(chǎn)生邏輯303。一時(shí)脈脈沖(clockpulse)信號(hào)PH1PLS會(huì)被提供至P0及N0的閘極(gate)，其中P0的源極(source)偶接至一電壓源VDD，N0的源極耦接至一共同或一參考節(jié)點(diǎn)，如接地點(diǎn)(GND)。P0的汲極(drain)耦接至一運(yùn)算節(jié)點(diǎn)TOP，而N0的汲極則耦接至一稱之為BOT的較低或底端節(jié)點(diǎn)。該多任務(wù)器301是在TOP與BOT點(diǎn)之間形成且包含M個(gè)N通道資料元件N1～NM以及另外的M個(gè)N通道選擇元件NN1至NNM。每一資料元件N1至NM的汲極耦接至TOP，而源極則耦接至選擇元件NN1至NNM中的對(duì)應(yīng)選擇元件的汲極，其中選擇元件NN1至NNM的源極耦接至BOT。元件N1至NM的閘極分別接收M個(gè)D1～DM的資料信號(hào)，而元件NM1至NNM的閘極則分別接收由選擇信號(hào)產(chǎn)生邏輯303所提供的M個(gè)S1～SM的選擇信號(hào)。
時(shí)脈脈沖信號(hào)PH1PLS的初始值為一低位準(zhǔn)狀態(tài)以導(dǎo)通P0進(jìn)而預(yù)充電TOP至高位準(zhǔn)狀態(tài)，此時(shí)，N0關(guān)閉。而根據(jù)PH1PLS的上升邊緣(edge)可初始化一運(yùn)算周期，由此，P0會(huì)關(guān)閉而N0會(huì)導(dǎo)通以拉低BOT至一低位準(zhǔn)狀態(tài)。該多任務(wù)器301為一邏輯運(yùn)算或骨牌(domino)階段以提供一輸出信號(hào)TOP形成于TOP節(jié)點(diǎn)上。額外說(shuō)明的是，在多任務(wù)器301上所形成的節(jié)點(diǎn)及信號(hào)，除非另外有致能說(shuō)明，否則通常是使用相同名稱。舉例而言，TOP信號(hào)是提供至一用以儲(chǔ)存TOP運(yùn)算狀態(tài)的后續(xù)階段(未繪示)中，直到PH1PLS下一個(gè)運(yùn)算邊緣為止。。在類似譯碼選擇產(chǎn)生邏輯201的操作上，當(dāng)PH1PLS信號(hào)為一高位準(zhǔn)狀態(tài)時(shí)，選擇信號(hào)產(chǎn)生邏輯303會(huì)在選擇信號(hào)S1～SM中僅觸發(fā)其中的一個(gè)信號(hào)，且該對(duì)應(yīng)的資料信號(hào)會(huì)決定TOP信號(hào)的狀態(tài)，其中在PH1PLS信號(hào)的上升邊緣中TOP經(jīng)計(jì)算而成為一低位準(zhǔn)信號(hào)。當(dāng)一信號(hào)SX(表示選擇信號(hào)S1至SM當(dāng)中之一，其中“X”為整數(shù)1至M)經(jīng)致能而為一高位準(zhǔn)狀態(tài)并據(jù)此而導(dǎo)通該對(duì)應(yīng)元件NNX時(shí)，且假設(shè)該對(duì)應(yīng)資料元件DX也同樣經(jīng)致能而呈現(xiàn)高位準(zhǔn)狀態(tài)并據(jù)此而導(dǎo)通元件NX時(shí)，TOP信號(hào)會(huì)經(jīng)由元件NX與NNX而被拉低為一低位準(zhǔn)信號(hào)。反之，假設(shè)資料信號(hào)DX是一低位準(zhǔn)狀態(tài)，則TOP信號(hào)會(huì)在PH1PLS為高位準(zhǔn)的運(yùn)算期間中維持一高位準(zhǔn)狀態(tài)。因此，一輸入資料信號(hào)DX是依據(jù)一對(duì)應(yīng)選擇信號(hào)SX的致能而被選擇以進(jìn)行計(jì)算。而選擇信號(hào)產(chǎn)生邏輯303的工作即是確保選擇信號(hào)的致能使用是互斥的(亦即在PH1PLS為高位準(zhǔn)狀態(tài)時(shí)，在S1～SM的選擇信號(hào)中僅能致能其中一個(gè))，因?yàn)檫壿嬤\(yùn)算TOP在一NOR型組態(tài)中的狀態(tài)是由多重選擇輸入信號(hào)的狀態(tài)所決定。假如有任一選擇輸入資料信號(hào)是高位準(zhǔn)狀態(tài)，則無(wú)論資料信號(hào)的狀態(tài)是否被選擇，該TOP信號(hào)都會(huì)被驅(qū)動(dòng)為一低位準(zhǔn)信號(hào)。
在PH1PLS為一高位準(zhǔn)狀態(tài)時(shí)的運(yùn)算期間中，選擇信號(hào)產(chǎn)生邏輯303必須確保在選擇信號(hào)S1至SM中僅有一個(gè)會(huì)被致能使用。但這樣的需求會(huì)在邏輯運(yùn)算中增加延遲時(shí)間，此不但減緩了整個(gè)系統(tǒng)的速度也潛藏著降低整體系統(tǒng)的性能。且熟悉此技術(shù)者皆知，布線區(qū)域的浪費(fèi)亦會(huì)在互斥的選擇信號(hào)產(chǎn)生邏輯上產(chǎn)生負(fù)擔(dān)。
圖4為根據(jù)本發(fā)明的一較佳實(shí)施例的一動(dòng)態(tài)多重輸入優(yōu)先權(quán)多任務(wù)階段400的示意圖。其中，多任務(wù)階段400執(zhí)行一類似現(xiàn)有階段100-300的功能，即根據(jù)M-1個(gè)選擇信號(hào)S1至SM-1來(lái)計(jì)算M個(gè)資料輸入信號(hào)D1至DM。然而，多任務(wù)階段400卻比現(xiàn)有動(dòng)態(tài)多任務(wù)器要快且不需要選擇產(chǎn)生邏輯(如201，303)以及可實(shí)現(xiàn)一優(yōu)先權(quán)選擇功能。PH1PLS時(shí)脈脈沖信號(hào)提供至P通道元件P0及N通道元件N0的閘極，其中P0的源極偶合至VDD，汲極偶合至運(yùn)算點(diǎn)TOP；N0的源極偶合至GND，汲極偶合至BOT點(diǎn)，于此近似于動(dòng)態(tài)M輸入多任務(wù)階段300。多任務(wù)階段400包含M個(gè)運(yùn)算節(jié)點(diǎn)E1至EM，其中第一運(yùn)算節(jié)點(diǎn)E1同時(shí)為一輸出節(jié)點(diǎn)與一TOP節(jié)點(diǎn)。
多任務(wù)階段400分成M個(gè)“交錯(cuò)(staggered)”或“串接(cascaded)”接腳且耦接于BOT及TOP之間，其接腳編號(hào)1至M-1，且其中每一接腳包含一P通道上拉運(yùn)算元件PX、一N通道資料元件NX、一N通道選擇元件NNX、一N通道傳輸元件NNNX，以及一N通道強(qiáng)下拉元件NRX，其中“X”為1至M-1的整數(shù)用以表示多任務(wù)階段400的對(duì)應(yīng)接腳。對(duì)于起先的每一個(gè)M-1接腳而言，其上拉運(yùn)算元件PX具有一耦接至VDD的源極，一接收PH1PLS信號(hào)的閘極以及一耦接至對(duì)應(yīng)選擇節(jié)點(diǎn)SBX的汲極。每一資料元件NX具有一耦接至對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)EX、一耦接至對(duì)應(yīng)選擇節(jié)點(diǎn)SBX的源極以及一接收對(duì)應(yīng)輸入資料信號(hào)DX的閘極。每一選擇元件NNX具有一耦接至對(duì)應(yīng)選擇節(jié)點(diǎn)SBX的汲極、一耦接至BOT的源極以及一接收對(duì)應(yīng)選擇信號(hào)SX的閘極。每一傳輸元件NNNX具有一耦接至對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)EX的汲極、一耦接至下一序列階段EX+1的運(yùn)算節(jié)點(diǎn)的源極以及一耦接至對(duì)應(yīng)選擇節(jié)點(diǎn)SBX的閘極。每一N通道強(qiáng)下拉元件NRX具有一耦接至對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)EX的汲極、一耦接至下一序列階段EX+1的運(yùn)算節(jié)點(diǎn)的源極以及一接收對(duì)應(yīng)資料信號(hào)DX的閘極。對(duì)于最后或第M個(gè)接腳而言，包含一N通道元件NM，其具有一耦接至對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)EM的汲極、一耦接至BOT的源極以及一接收對(duì)應(yīng)資料信號(hào)DM的閘極。同樣的，一最末上拉P通道控制元件，其具有一耦接至VDD的源極、一接收PH1PLS信號(hào)的閘極以及一耦接至BOT的汲極。
在運(yùn)作上，在PH1PLS為低位準(zhǔn)的每一運(yùn)算周期之前，節(jié)點(diǎn)E1、SB1至SBM-1及BOT分別經(jīng)元件P0至PM而預(yù)充電至高位準(zhǔn)狀態(tài)，傳輸元件NNN1至NNNM-1則因此而導(dǎo)通，節(jié)點(diǎn)E2至EM也分別經(jīng)由傳輸元件NNN1至NNNM-1而預(yù)充電至高位準(zhǔn)狀態(tài)。接著通過(guò)PH1PLS的上升邊緣開(kāi)始初始化一運(yùn)算周期，節(jié)點(diǎn)BOT經(jīng)由元件N0的驅(qū)動(dòng)而至低位準(zhǔn)狀態(tài)。對(duì)于每一接腳編號(hào)X而言，如果對(duì)應(yīng)的選擇信號(hào)SX觸發(fā)時(shí)，則對(duì)應(yīng)的選擇元件NNX開(kāi)啟且對(duì)應(yīng)的選擇節(jié)點(diǎn)SBX驅(qū)動(dòng)至低位準(zhǔn)，進(jìn)而關(guān)閉了對(duì)應(yīng)的傳輸元件NNNX，因此當(dāng)接腳的選擇信號(hào)SX觸發(fā)而開(kāi)啟對(duì)應(yīng)的選擇元件NNX時(shí)，可通過(guò)較低優(yōu)先權(quán)接腳關(guān)閉對(duì)應(yīng)的傳輸元件NNNX以有效禁止運(yùn)算執(zhí)行。此方式提供一種交錯(cuò)或串接的特征，即一選定的較高優(yōu)先接腳可禁止后續(xù)較低優(yōu)先順序的接腳進(jìn)行運(yùn)算。如果對(duì)應(yīng)的資料信號(hào)DX為一低位準(zhǔn)信號(hào)，則強(qiáng)下拉元件NRX即會(huì)關(guān)閉且后續(xù)(即較低優(yōu)先權(quán))從節(jié)點(diǎn)EX+1至EM的所有路徑皆會(huì)禁能，而使對(duì)應(yīng)的運(yùn)算節(jié)點(diǎn)EX仍會(huì)保持在高位準(zhǔn)狀態(tài)。如果對(duì)應(yīng)資料信號(hào)DX為高位準(zhǔn)信號(hào)，則對(duì)應(yīng)資料元件NX會(huì)開(kāi)啟而驅(qū)動(dòng)運(yùn)算節(jié)點(diǎn)EX至一低位準(zhǔn)狀態(tài)。另一方面，如果在PH1PLS的上升邊緣時(shí)，對(duì)應(yīng)的選擇信號(hào)SX未被觸發(fā)，則選擇元件NNX關(guān)閉且對(duì)應(yīng)選擇節(jié)點(diǎn)SBX維持高電壓以使對(duì)應(yīng)的傳輸元件NNNX維持致能。致能較高優(yōu)先權(quán)傳輸元件提供一路徑給子序列(低優(yōu)先權(quán))點(diǎn)EX+1至EM以使子序列點(diǎn)EX+1至EM傳遞至第一優(yōu)先權(quán)運(yùn)算點(diǎn)E1或TOP。
在此實(shí)施例中，其中對(duì)應(yīng)的資料信號(hào)DX為觸發(fā)且下一運(yùn)算節(jié)點(diǎn)EX+1為下拉至低位準(zhǔn)狀態(tài)(由選擇元件NNX及資料元件DX+1都開(kāi)啟的狀態(tài)下)時(shí)，選擇節(jié)點(diǎn)SBX同時(shí)也會(huì)經(jīng)由元件NNNX及NX而拉降至低位準(zhǔn)狀態(tài)，潛在著不利于電路性能。因此強(qiáng)下拉元件NRX對(duì)于每一接腳有如可替代性的強(qiáng)行路徑，對(duì)于此條件下可提高電路的性能。該最末運(yùn)算節(jié)點(diǎn)EM在資料信號(hào)DM為高位準(zhǔn)的每一運(yùn)算周期初期總是呈現(xiàn)低位準(zhǔn)狀態(tài)。一般來(lái)說(shuō)，如果下一具較高優(yōu)先權(quán)的選擇信號(hào)SX-1不被觸發(fā)時(shí)，則每一運(yùn)算節(jié)點(diǎn)EX會(huì)被允許傳遞至下一具較高優(yōu)先權(quán)的運(yùn)算節(jié)點(diǎn)EX-1。在此行為模式下，多任務(wù)階段400即實(shí)現(xiàn)了動(dòng)態(tài)優(yōu)先權(quán)多任務(wù)功能。
圖5為一標(biāo)示接腳編號(hào)X的一多任務(wù)階段400實(shí)施例示意圖，其中“X”是表示1至M-1中的任一階段，該些階段包含額外的元件以使得電路更加可靠。在另一實(shí)施例中，一保持高位準(zhǔn)狀態(tài)的維持(keeper)元件是位于選擇節(jié)點(diǎn)SB1至SBM-1上。如圖所示，維持元件KX是耦接至節(jié)點(diǎn)SBX(其中維持元件K1是對(duì)應(yīng)節(jié)點(diǎn)SB1，維持元件K2是對(duì)應(yīng)節(jié)點(diǎn)SB2，其余依此類推)。在此例中，維持元件KX包含熟悉此技術(shù)者所知的交叉耦接反向器(cross-couple inverter)I1及I2(I1的輸出端耦接至I2的輸入端，而I1的輸入端耦接至I2的輸出端)，交叉耦接反向器I1及I2除非另外經(jīng)由選擇元件NNX下拉控制，否則其會(huì)維持對(duì)應(yīng)的選擇節(jié)點(diǎn)SBX觸發(fā)時(shí)的高位準(zhǔn)狀態(tài)。需注意的是，反向器I1具有的輸入端亦耦接至SBX，使得反向器I1會(huì)反向轉(zhuǎn)換SBX的狀態(tài)，而再由反向器I2進(jìn)行再一次反向回復(fù)為原狀態(tài)。在另一實(shí)施例中，預(yù)充電元件直接耦接至運(yùn)算節(jié)點(diǎn)E2至EM。如圖所示，第一P通道元件PEX除了它的汲極耦接到對(duì)應(yīng)的運(yùn)算節(jié)點(diǎn)EX外，其余皆類似于P通道元件PX的耦接方式以及對(duì)PH1PLS信號(hào)的反應(yīng)方式。第二P通道元件PEX+1則是類似于P通道元件PEX的耦接方式以及對(duì)PH1PLS信號(hào)反應(yīng)方式，而它的汲極則耦接對(duì)應(yīng)的運(yùn)算節(jié)點(diǎn)EX+1，其余依此類推。
多任務(wù)階段400也可使用如在連續(xù)的骨牌階段600的第一階段601且時(shí)脈偏好使用一般時(shí)脈波形CLK而不為脈沖時(shí)脈信號(hào)。參閱圖6，其中多個(gè)骨牌階段600的第一階段601是使用多任務(wù)階段400作為實(shí)現(xiàn)手段，且每一多個(gè)骨牌階段600的時(shí)脈CLK相似于607所顯示的形狀。第一階段601計(jì)算多個(gè)輸入資料信號(hào)DA及產(chǎn)生輸出信號(hào)DAO，其中輸出信號(hào)DAO變成多個(gè)輸入信號(hào)DB當(dāng)中的一個(gè)且傳輸至第二階段603以接著產(chǎn)生輸出信號(hào)DBO，依此繼續(xù)下去直到最后一個(gè)階段605(N個(gè)階段的第N個(gè))，以針對(duì)多個(gè)輸入資料信號(hào)DZ進(jìn)行運(yùn)算。不論在時(shí)脈脈沖或一般時(shí)脈波形下，第一階段輸入資料信號(hào)DA在時(shí)脈信號(hào)的運(yùn)算時(shí)期，如在時(shí)脈信號(hào)為高位準(zhǔn)時(shí)，必須保持著其狀態(tài)。脈沖式的時(shí)脈信號(hào)可以提供的優(yōu)點(diǎn)是其在維持輸入信號(hào)DA有效狀態(tài)所需的時(shí)間相對(duì)較短。
在另一實(shí)施例中，多任務(wù)階段400也可使用如在連續(xù)的兩個(gè)骨牌階段600的第一階段601且時(shí)脈使用一般時(shí)脈波形CLK或脈沖式時(shí)脈信號(hào)。參閱圖6，其中第一階段601是使用多任務(wù)階段400的實(shí)作方式，而介于中間的階段603則被刪除，以及最后階段605表示成閂鎖元件(latch)605。這兩個(gè)階段601及605一起則可實(shí)現(xiàn)具有優(yōu)先權(quán)多任務(wù)功能的緩存器。這里要再次說(shuō)明，在本技術(shù)領(lǐng)域中只需稍加思考本發(fā)明即可舉出其它的實(shí)施例。
盡管本發(fā)明已經(jīng)詳細(xì)地描述以及伴隨著本身的一些最佳具體實(shí)施例，然其它實(shí)施例及其它變化也是需要考慮的。舉例而言，P通道及N通道元件可為互補(bǔ)式金氧半導(dǎo)體(CMOS)形式的元件，其可以取代一適當(dāng)?shù)奶鎿Q及后備的元件。如雙極性晶體管(bipolar)元件或類似元件等。這里揭露的觀念及定義的具體實(shí)施例僅為設(shè)計(jì)或修改成其它電路的基礎(chǔ)，然與本發(fā)明目的相同且在相同領(lǐng)域的技術(shù)皆不脫離本發(fā)明的精神與范圍，也受本發(fā)明權(quán)利要求書(shū)所保護(hù)。
權(quán)利要求
1.一種動(dòng)態(tài)優(yōu)先權(quán)多任務(wù)器，其特征在于，包含一運(yùn)算元件互補(bǔ)對(duì)，對(duì)應(yīng)于一用以定義運(yùn)算周期的時(shí)脈信號(hào)，該互補(bǔ)對(duì)包含一上拉運(yùn)算元件用以在該運(yùn)算期間中預(yù)充電一頂端節(jié)點(diǎn)以及一下拉運(yùn)算元件用以在該運(yùn)算期間中將一底端節(jié)點(diǎn)拉至低位準(zhǔn)；復(fù)數(shù)個(gè)運(yùn)算接腳，以優(yōu)先順序配置方式串聯(lián)耦接于一頂端節(jié)點(diǎn)與一底端節(jié)點(diǎn)之間，每一較高優(yōu)先順序的運(yùn)算接腳用以接收多個(gè)對(duì)應(yīng)選擇信號(hào)中相對(duì)應(yīng)的某一者以及多個(gè)對(duì)應(yīng)資料信號(hào)中相對(duì)應(yīng)的某一者，且包含多個(gè)對(duì)應(yīng)傳輸元件中相對(duì)應(yīng)的某一者；其中當(dāng)觸發(fā)某一選擇信號(hào)時(shí)，會(huì)由一較低優(yōu)先順序的運(yùn)算接腳致能某一對(duì)應(yīng)資料信號(hào)的運(yùn)算執(zhí)行以及禁能一對(duì)應(yīng)傳輸元件運(yùn)算執(zhí)行；以及其中該較低優(yōu)先順序的運(yùn)算接腳包括一用以接收最低優(yōu)先順序資料信號(hào)的資料下拉元件，其中該資料下拉元件耦接于一較高順序運(yùn)算接腳的傳輸元件與該底端節(jié)點(diǎn)之間。
2.如權(quán)利要求1所述的動(dòng)態(tài)優(yōu)先權(quán)多任務(wù)器，其中，上述每一較高優(yōu)先順序的運(yùn)算接腳包含多個(gè)運(yùn)算節(jié)點(diǎn)中相對(duì)應(yīng)的運(yùn)算節(jié)點(diǎn)，其中該最高優(yōu)先順序的運(yùn)算接腳具有的對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)即為該頂端節(jié)點(diǎn)；一預(yù)充電元件，對(duì)應(yīng)于該時(shí)脈信號(hào)，用以預(yù)充電多個(gè)選擇節(jié)點(diǎn)中相對(duì)應(yīng)的一選擇節(jié)點(diǎn)；一資料下拉元件，耦接于該對(duì)應(yīng)選擇節(jié)點(diǎn)與一對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)之間，用以接收一對(duì)應(yīng)資料信號(hào)；一下拉傳輸元件，耦接于連續(xù)運(yùn)算接腳的連續(xù)運(yùn)算節(jié)點(diǎn)之間；及一下拉選擇元件，耦接于該對(duì)應(yīng)選擇節(jié)點(diǎn)與該底端節(jié)點(diǎn)之間，且用以接收一對(duì)應(yīng)選擇信號(hào)，其在選定該對(duì)應(yīng)選擇信號(hào)時(shí)，致能一對(duì)應(yīng)資料信號(hào)的演算并禁能一較低優(yōu)先順序運(yùn)算接腳的運(yùn)算執(zhí)行，而在未選定該對(duì)應(yīng)選擇信號(hào)時(shí)，致能該較低優(yōu)先順序運(yùn)算接腳的運(yùn)算執(zhí)行。
3.如權(quán)利要求2所述的動(dòng)態(tài)優(yōu)先權(quán)多任務(wù)器，其中，更包含下列元件的至少一種一額外預(yù)充電元件，對(duì)應(yīng)于該時(shí)脈信號(hào)及用以預(yù)充電該底端節(jié)點(diǎn)；以及復(fù)數(shù)個(gè)強(qiáng)下拉元件，每一該強(qiáng)下拉元件耦接于連續(xù)運(yùn)算節(jié)點(diǎn)之間，用以接收該對(duì)應(yīng)資料信號(hào)。
4.如權(quán)利要求2所述的動(dòng)態(tài)優(yōu)先權(quán)多任務(wù)器，其中，更包含下列元件的至少一種復(fù)數(shù)個(gè)維持元件，每一該維持元件耦接于該對(duì)應(yīng)選擇節(jié)點(diǎn)；以及復(fù)數(shù)個(gè)額外預(yù)充電元件，每一該額外預(yù)充電元件耦接至該對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)。
5.如權(quán)利要求2所述的動(dòng)態(tài)優(yōu)先權(quán)多任務(wù)器，其中，每一較高優(yōu)先順序運(yùn)算接腳的每一該預(yù)充電元件包含一P通道元件，且其中每一較高優(yōu)先順序運(yùn)算接腳的每一該資料下拉元件、傳輸元件及選擇元件皆包含一N通道元件。
6.如權(quán)利要求1所述的動(dòng)態(tài)優(yōu)先權(quán)多任務(wù)器，其中，該運(yùn)算元件互補(bǔ)對(duì)包含一P通道元件及一N通道元件。
7.一種多重輸入優(yōu)先權(quán)多任務(wù)器，其特征在于，包含一第一P通道元件，具有一接收一時(shí)脈信號(hào)的閘極，一耦接至一電壓源的源極以及一耦接至多個(gè)運(yùn)算節(jié)點(diǎn)中一第一運(yùn)算節(jié)點(diǎn)的汲極；復(fù)數(shù)個(gè)第二P通道元件，每一該第二P通道元件具有一接收該時(shí)脈信號(hào)的閘極，一耦接至該電壓源的源極以及一耦接至多個(gè)選擇節(jié)點(diǎn)中一對(duì)應(yīng)選擇節(jié)點(diǎn)的汲極；|第三P通道元件，具有一接收該時(shí)脈信號(hào)的閘極，一耦接至該電壓源的源極以及一耦接至一底端節(jié)點(diǎn)的汲極；|第一N通道元件，具有一耦接至該底端節(jié)點(diǎn)的汲極，一接收該時(shí)脈信號(hào)的閘極以及一耦接至一共同節(jié)點(diǎn)的源極；復(fù)數(shù)個(gè)第二N通道元件，每一該第二N通道元件具有一耦接至一對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)的汲極，一接收一對(duì)應(yīng)資料信號(hào)的閘極以及一源極，其中在每一該第二N通道元件中，除一最后的第二N通道元件的源極耦合至該底端節(jié)點(diǎn)，其余皆分別耦合至相對(duì)應(yīng)的一選擇節(jié)點(diǎn)；復(fù)數(shù)個(gè)第三N通道元件，每一該第三N通道元件具有一耦接至一對(duì)應(yīng)選擇節(jié)點(diǎn)的汲極，一接收該多個(gè)選擇信號(hào)中一對(duì)應(yīng)選擇信號(hào)的閘極以及一耦接至該底端節(jié)點(diǎn)的源極；以及復(fù)數(shù)個(gè)第四N通道元件，每一第四N通道元件具有一耦接到一對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)的汲極，一耦接到一對(duì)應(yīng)選擇節(jié)點(diǎn)的閘極以及一耦接到一對(duì)應(yīng)第二N通道元件的汲極的源極。
8.如權(quán)利要求7所述的多重輸入優(yōu)先權(quán)多任務(wù)器，其中，更包含復(fù)數(shù)個(gè)第五N通道元件，每一該第五N通道元件具有一汲極耦接至一對(duì)應(yīng)運(yùn)算點(diǎn)，一閘極接收一對(duì)應(yīng)資料信號(hào)及一源極耦接至一對(duì)應(yīng)該第四N通道元件的源極。
9.如權(quán)利要求7所述的多重輸入優(yōu)先權(quán)多任務(wù)器，其中，更包含復(fù)數(shù)個(gè)第四P通道元件，每一該第四P通道元件有一閘極接收該時(shí)脈信號(hào)，一源極耦接至該電壓源及一汲極耦接至該對(duì)應(yīng)運(yùn)算節(jié)點(diǎn)。
10.如權(quán)利要求7所述的多輸入優(yōu)先權(quán)多任務(wù)器，其中，更包含復(fù)數(shù)個(gè)維持元件，每一該維持元件耦接至該對(duì)應(yīng)選擇節(jié)點(diǎn)。
11.一種動(dòng)態(tài)多重選擇具優(yōu)先權(quán)輸入資料信號(hào)的方法，其特征在于，包含步驟以多個(gè)傳輸元件依優(yōu)先順序分離復(fù)數(shù)個(gè)動(dòng)態(tài)運(yùn)算接腳，并將該些動(dòng)態(tài)運(yùn)算接腳依序耦接于一輸出運(yùn)算節(jié)點(diǎn)以及一底端節(jié)點(diǎn)之間；產(chǎn)生一時(shí)脈信號(hào)以定義一每一運(yùn)算接腳預(yù)充電及每一傳輸元件預(yù)啟動(dòng)的多個(gè)運(yùn)算期間；提供多個(gè)資料信號(hào)的每一者至相對(duì)應(yīng)的復(fù)數(shù)個(gè)運(yùn)算接腳中的某一者；在一運(yùn)算期間中，通過(guò)選定一對(duì)應(yīng)運(yùn)算接腳去計(jì)算一資料信號(hào)；以及在該選定的運(yùn)算接腳并非一最低優(yōu)先順序接腳狀況下，停止一對(duì)應(yīng)傳輸元件的運(yùn)作以禁止一較低優(yōu)先順序運(yùn)算接腳的運(yùn)算執(zhí)行。
12.如權(quán)利要求11所述的方法，其中該分離與耦接步驟至少包含耦接一最低優(yōu)先順序運(yùn)算接腳于該底端節(jié)點(diǎn)與一最末傳輸元件之間；該提供步驟至少包含提供一最低優(yōu)先順序資料信號(hào)至該最低優(yōu)先順序的運(yùn)算接腳；其中該預(yù)充電每一該運(yùn)算接腳至少包含預(yù)充電該底端節(jié)點(diǎn)；以及在無(wú)較高優(yōu)先順序的運(yùn)算接腳可選擇的狀況下，依照一默認(rèn)值選定該最低優(yōu)先順序的資料信號(hào)。
13.如權(quán)利要求11所述的方法，其中，更包含提供多個(gè)運(yùn)算接腳的每一運(yùn)算接腳一個(gè)演算節(jié)點(diǎn)，其中一輸出運(yùn)算節(jié)點(diǎn)提供給一最高優(yōu)先順序的運(yùn)算接腳作為運(yùn)算節(jié)點(diǎn)；以及該分離步驟包含耦接一傳輸元件在緊鄰的運(yùn)算節(jié)點(diǎn)之間。
14.如權(quán)利要求13所述的方法，其中，更包含以一對(duì)應(yīng)資料信號(hào)控制耦接于緊鄰運(yùn)算節(jié)點(diǎn)間的一第二資料元件。
15.如權(quán)利要求13所述的方法，其中，更包含預(yù)充電每一運(yùn)算接腳的每一運(yùn)算節(jié)點(diǎn)。
全文摘要
一種動(dòng)態(tài)優(yōu)先權(quán)多任務(wù)器，包含運(yùn)算元件互補(bǔ)對(duì)及多重運(yùn)算接腳。該運(yùn)算元件互補(bǔ)對(duì)對(duì)應(yīng)于用以定義運(yùn)算周期的時(shí)脈信號(hào)，而運(yùn)算接腳則以優(yōu)先順序配置方式串聯(lián)耦接于頂端節(jié)點(diǎn)與底端節(jié)點(diǎn)之間。該運(yùn)算元件互補(bǔ)對(duì)包含對(duì)該頂端節(jié)點(diǎn)預(yù)先充電的上拉運(yùn)算元件，及在運(yùn)算期間將底端節(jié)點(diǎn)拉至低位準(zhǔn)狀態(tài)的下拉運(yùn)算元件。每一較高優(yōu)先順序的運(yùn)算接腳用以接收一對(duì)應(yīng)選擇信號(hào)以及一對(duì)應(yīng)資料信號(hào)，且具有對(duì)應(yīng)傳輸元件。當(dāng)觸發(fā)選擇信號(hào)時(shí)，會(huì)致能對(duì)應(yīng)資料信號(hào)的運(yùn)算執(zhí)行以及由較低優(yōu)先順序的運(yùn)算接腳禁能對(duì)應(yīng)傳輸元件運(yùn)算。該較低優(yōu)先順序的運(yùn)算接腳包括用以接收最低優(yōu)先順序資料信號(hào)的資料下拉元件，該資料下拉元件耦接于較高順序運(yùn)算接腳的傳輸元件與該底端節(jié)點(diǎn)間。
文檔編號(hào)H03K17/693GK1674440SQ200510066678
公開(kāi)日2005年9月28日 申請(qǐng)日期2005年4月26日 優(yōu)先權(quán)日2004年7月14日
發(fā)明者雷蒙·A·柏特拉姆 申請(qǐng)人:威盛電子股份有限公司