專利名稱：基于隨機投影的超寬帶模擬信號并行采樣系統(tǒng)的制作方法
技術領域：
本發(fā)明屬于信號處理技術領域，具體地說是一種涉及超寬帶模擬信號的并行數字采樣方法。

背景技術：
超寬帶信號由于具有高信息攜帶量、高抗干擾能力等優(yōu)點而在通信、超聲探測、雷達等領域得到普遍應用。同時超寬帶信號的數字化處理技術也越來越得到人們的重視。這就刺激了針對超寬帶信號的采樣技術的發(fā)展。由于傳統(tǒng)奈奎斯特采樣定理的限制，通常的由單個模數轉換器ADC所構造的采樣系統(tǒng)若應用于超寬帶信號的采樣時，其采樣率通常很高，很多情況下會達到109赫茲，即GHz的程度。這使得采用現有的單個ADC的采樣系統(tǒng)，包括flash，folded-flash和流水線體系結構等實現超寬帶信號的數字采樣將很困難，一般會耗費大量電路資源且需要高功率支持，同時這種采樣系統(tǒng)對所能處理的信號帶寬有很大限制。為了解決上述問題，人們主要將注意力轉移到并行ADC系統(tǒng)的設計上。
美國學者S.R.Velazquez等人于1998年在文章“Design of hybrid filter banks foranalog/digital conversion”中提出一種基于多通道濾波器組的并行ADC架構。這種架構采用混合濾波器組實現模擬信號的采樣。此系統(tǒng)包括并行模擬分析濾波器單元、低速ADC采樣單元、并行數字綜合濾波器單元。這個系統(tǒng)可以保證每個通道所需的采樣率都比較低。但由于系統(tǒng)中的模擬分析濾波器的傳遞函數在實際設計中不可能精確得到，導致完全重構或近似完全重構濾波器組的實現困難，加大了此系統(tǒng)的實現難度。為了解決以上困難，中國學者Lei Feng等人于2004年在文章“Anoversampled channelized UWB receiver”中提出一種基于過采樣多通道濾波器組的并行ADC系統(tǒng)。其結構和基于多通道濾波器組的并行ADC架構大體相同。不同之處僅在于并行模擬分析濾波器單元中的每個濾波器均是由一個頻移單元和同一個低通模擬濾波器組成，在綜合濾波器單元中除了具有綜合濾波器外又引入了沖擊序列相乘單元及疊加單元。此結構的優(yōu)勢在于濾波器的設計上得到一定程度的簡化，僅需要設計一個滿足一定要求的模擬低通濾波器和數字綜合濾波器即可。但此系統(tǒng)主要是針對沖擊序列形式的超寬帶模擬信號進行處理的，不具有一般性。且此系統(tǒng)中精確的沖擊序列形式的估計也是很困難的。之后，哥倫比亞學者S.Hoyos等人于2005年在文章“Ultra-Wideband analog-to-digital conversion via signal expansion”中提出了一種基于函數空間投影的并行ADC系統(tǒng)。此系統(tǒng)包括基函數產生模塊、空間投影及低速采樣模塊和量化模塊。該系統(tǒng)的優(yōu)點在于將原信號的高速采樣問題轉化為對多路投影系數的并行低速采樣問題，較大程度的降低了采樣率，并避免了復雜的模擬濾波器的設計。但此系統(tǒng)要求預先設計好一組基函數，而如何選擇最優(yōu)的基函數仍然是一個尚未解決的問題。而且精確的模擬基函數的設計仍然是很困難的。
上述的ADC采樣系統(tǒng)主要是從并行的角度引出的，且都是基于奈奎斯特采樣原理的。最近國際上出現的一種名為Compressed Sensing(CS)的理論為信號采樣技術提供了新的思路。美國學者S.Kirolos等人于2006年在文章“Analog-to-information conversion viarandom demodulation”里提出了AIC架構，它是一種基于CS理論的信號采樣系統(tǒng)。AIC架構可以實現在非并行情況下以遠低于傳統(tǒng)奈奎斯特采樣定理所決定的采樣率對信號采樣。但由于AIC架構要求待采樣信號在某個可測的變換域具有稀疏特性，因而在很大程度上限制了AIC采樣系統(tǒng)的應用范圍，使其不具有一般性。
發(fā)明的內容 本發(fā)明目的在于克服上述已有技術的不足，提供一種實現復雜度低、能夠針對一般超寬帶模擬信號普遍適用的基于隨機投影的超寬帶模擬信號并行采樣系統(tǒng)。
實現本發(fā)明目的的技術方案借鑒了背景技術中所述的基于函數空間投影的并行ADC系統(tǒng)和基于CS理論的AIC架構。為方便具體說明，令所估計的模擬超寬帶信號x(t)的奈奎斯特采樣間隔為T，本采樣系統(tǒng)的并行通路個數為M。整個系統(tǒng)包括函數產生模塊、并行采樣模塊和線性運算模塊，其中函數產生模塊采用偽隨機序列產生模塊，產生一組偽隨機序列輸入給并行采樣模塊；線性運算模塊采用M輸入M輸出的線性結構，將并行采樣模塊的輸出投影系數信號轉化為并行的數字采樣信號后輸出。
所述的偽隨機序列產生模塊由M個m序列發(fā)生器和一個時鐘周期為T的控制時鐘組成，該M個m序列發(fā)生器通過控制時鐘對偽隨機序列產生模塊產生的每一路偽隨機序列進行同步狀態(tài)控制，并行的產生M組偽隨機序列信號p1(t)～PM(t)送至輸出端。
所述的偽隨機序列產生模塊中的每路m序列發(fā)生器的序列循環(huán)周期均為M·T。
所述的并行采樣模塊中設有一個時鐘周期為M·T的同步控制時鐘和積分器狀態(tài)控制開關，該同步控制時鐘同時控制每一路積分器和模數轉換器的積分時間與采樣時間的同步狀態(tài)，使積分器積分完一個時間段M·T的時刻剛好是模數轉換器采樣的時刻；積分器狀態(tài)控制開關用于控制積分器的放電和重新積分的時間，使積分器每積分滿M·T的時間間隔，且采樣完成時產生放電，并重新積分。
所述的線性運算模塊由一個M×M的變換矩陣A確定，該A中的每個元素au，v(u，v∈{1，2...M})通過下式確定 式中B為另一個M×M的矩陣，detB表示B矩陣的行列式值，adjBu，v表示B矩陣的伴隨矩陣中坐標為(u，v)的元素； 所述B矩陣的每個元素bu，v(u，v∈{1，2...M})通過下式確定 式中|M·T|表示時間長度為M·T的積分間隔，pu(t)為偽隨機序列產生模塊所產生的第u路偽隨機信號，sinc(·)為一數學常用函數，其表達式為 本發(fā)明與傳統(tǒng)方法相比具有如下優(yōu)點。1)由于本發(fā)明的函數產生模塊采用由一組m序列發(fā)生器和一個控制時鐘組成的偽隨機序列產生模塊，其電路實現簡單，所產生的偽隨機序列信號穩(wěn)定，避免了傳統(tǒng)同類方法中的模擬基函數的選擇和設計的困難；2)由于本發(fā)明所產生的偽隨機序列信號僅含±1兩種簡單數值，信號穩(wěn)定，同時線性運算模塊為純數字電路可實現精確計算，所以輸出的數字采樣信號具有更高的精度和穩(wěn)定性；3)由于本發(fā)明除了要粗略的估計或確定輸入超寬帶模擬信號的帶寬及中心頻率特性進而計算奈奎斯特采樣間隔T和所需的通道數M外，無需了解輸入信號的其他先驗知識，因而具有普遍適用性；4)本發(fā)明實現途徑多，可以通過專用模數混合集成電路，或模擬積分器+可編程邏輯器件，如FPGA、或模擬積分器+通用數字處理器等方式實現。



圖1為本發(fā)明的系統(tǒng)框圖； 圖2為本發(fā)明偽隨機序列產生模塊結構框圖； 圖3為本發(fā)明并行采樣模塊結構框圖； 圖4為本發(fā)明線性運算模塊結構框圖； 圖5為本發(fā)明實驗仿真產生的一個超寬帶信號x(t)圖； 圖6為本發(fā)明實驗仿真產生的10個通路的偽隨機信號p1(t)～p10(t)圖； 圖7為本發(fā)明實驗仿真得到的10個通路低速數字投影系數信號y1～y10圖； 圖8為本發(fā)明實驗仿真得到的采樣系統(tǒng)的最終輸出信號x1～x10圖。

具體實施例方式 參照圖1，本發(fā)明的系統(tǒng)包括函數產生模塊、并行采樣模塊和線性運算模塊，該函數產生模塊采用M輸出的偽隨機序列產生模塊，產生M組偽隨機序列信號p1(t)～PM(t)通過一個M輸出的輸出端輸入給并行采樣模塊；并行采樣模塊實現將輸入超寬帶模擬信號x(t)并行的與輸入的M組偽隨機序列信號p1(t)～pM(t)相乘、積分和低速模數轉換后，輸出M組低速的數字投影系數信號y1～yM給線性運算模塊；線性運算模塊采用一種M輸入M輸出的線性結構，將并行采樣模塊的輸出投影系數信號y1～yM轉化為并行的數字采樣信號x1～xM后輸出。根據具體應用的需要，本并行采樣系統(tǒng)輸出的M路數字信號x1～xM可以直接作為超寬帶信號的并行采樣輸出進行后續(xù)處理，也可以通過現有的并串轉換電路轉換為串行輸出后再進行后續(xù)處理。
參照圖2，本發(fā)明的偽隨機序列產生模塊由M個m序列發(fā)生器MLFSR(1)～MLFSR(M)和一個時鐘周期為T的控制時鐘組成。該M個m序列發(fā)生器的種子值要預先確定，且要求它們所產生的偽隨機序列的循環(huán)周期為M·T。工作時，由一個控制時鐘對M個m序列發(fā)生器產生的每一路偽隨機序列進行同步狀態(tài)控制，產生M組偽隨機序列信號p1(t)～pM(t)送至輸出端。該M組偽隨機序列信號僅由+1/-1兩種數值組成。
參照圖3，本發(fā)明的并行采樣模塊由同步控制時鐘、積分器狀態(tài)控制開關、乘法器、積分器和模數轉換器組成，用于實現超寬帶模擬信號在一組完備的偽隨機空間上的投影并得到數字投影系數信號。該并行采樣模塊包括兩個輸入端和一個M輸出的輸出端，其中一個輸入端輸入偽隨機序列產生模塊所產生的M路輸出信號p1(t)～pM(t)，另一個輸入端輸入超寬帶模擬信號x(t)。工作時，輸入信號x(t)被并行的輸入到M個通路中，在每個通路中，例如第i個通路，x(t)首先通過一個乘法器與由另一輸入端所輸入的偽隨機信號pi(t)，i∈{1，2...M}相乘，所得輸出信號再通過一個積分器進行分段積分，其中分段積分間隔為M·T，最后通過一個低速的模數轉換器得到最終的輸出信號yi，i∈{1，2...M}送至輸出端。并行采樣模塊中的每個通路中的積分器和模數轉換器均由同一個時鐘周期為M·T的同步控制時鐘進行積分時間與采樣時間的同步控制，保證積分器積分完一個時間段M·T的時刻剛好是模數轉換器采樣的時刻。每個通路的積分器均由同一個積分器狀態(tài)控制開關進行積分狀態(tài)控制。積分器狀態(tài)控制開關用于控制積分器的放電和重新積分的時間，在其控制下積分器每次積分滿M·T的時間間隔并保證采樣完成時就會放電，并重新積分。另外，積分器狀態(tài)控制開關也由本模塊中的同步控制時鐘控制它的開關時間與積分器積分時間之間的同步狀態(tài)。并行采樣模塊輸出的每個通路信號的采樣率均降為傳統(tǒng)奈奎斯特采樣率的1/M。通路個數M越大，采樣率降低的越多。但過多的通路數會導致積分器積分結果誤差增大及第二階段所述的A矩陣的計算困難，實際應用中通路個數需根據電路設計要求合理確定。
參照圖4，本發(fā)明的線性運算模塊用于將并行采樣模塊的輸出投影系數信號通過線性運算轉化為并行的數字采樣信號。它是一個M輸入M輸出模塊，其中輸入端輸入并行采樣模塊的輸出投影系數信號y1～yM。此線性運算模塊可用一個M×M的變換矩陣A唯一確定。A中的每個元素au，v(u，v∈{1，2...M})通過下式確定 其中B為另一個M×M的矩陣，detB表示B矩陣的行列式值，adjBu，v表示B矩陣的伴隨矩陣中坐標為(u，v)的元素； 該B矩陣的每個元素bu，v(u，v∈{1，2...M})通過下式確定 其中|M·T|表示時間長度為M·T的積分間隔，pu(t)為偽隨機序列產生模塊所產生的第u路偽隨機信號，sinc(·)為一數學常用函數，其表達式為線性運算模塊的輸出信號x1～xM即為整個并行采樣系統(tǒng)的輸出信號。
上述線性運算模塊中的au，v值是預先計算好并存于此模塊中的，同時要求B矩陣可逆。由于B的元素bu，v中含有偽隨機函數pu(t)，B可逆的要求是以大概率可以得到滿足的。為驗證本發(fā)明的可行性，我們通過MATLAB仿真軟件模擬了一個實施實例 仿真條件 (1)假定經過一定的頻帶預處理后的超寬帶信號x(t)其最高頻率為2GHz，信號時域長度為2.5ns，如圖5所示。
(2)根據奈奎斯特采樣定律，為了不損失信息，其采樣率至少要4GHz，則選取采樣間隔 (3)設定并行通路個數M＝10，即用10個通路對此超寬帶信號進行并行采樣，因此每個通路的采樣率均可降至

即400MHz。
(4)設定10個m序列發(fā)生器用來產生10組偽隨機序列p1(t)～P10(t)，并確定一組固定的種子值使所產生的偽隨機序列可控。仿真所生成的10路偽隨機信號，如圖6所示。圖6中每一行代表一個通路，共有10行分別代表10個通路。每行數據中以黑白塊方式分別表示-1和+1，數值變換間隔為T＝0.25ns。
仿真結果如圖7、圖8所示。
圖7描述了并行采樣模塊中所得的10個通路的投影系數信號y1～y10。由于本例中所研究的超寬帶信號時間間隔剛好為M·T，即2.5ns，所以每個通路僅采樣到一個數據。圖7中顯示的10個離散數據分別代表10個通路的采樣數據。從仿真結果中可見，這10個通路的投影系數信號呈現隨機分布，這主要是由于超寬帶模擬信號在偽隨機空間投影的結果。
圖8描述了采樣系統(tǒng)的最終輸出信號x1～x10。通過與圖5所描述的超寬帶信號x(t)的對比發(fā)現，仿真得到的10路采樣信號x1～x10從數值上來看與對超寬帶信號x(t)的直接高速采樣結果保持一致，但本系統(tǒng)采樣率卻降低為直接采樣所需采樣率的1/10。
仿真實驗驗證，輸出信號x1～x10與對輸入模擬信號x(t)的直接高速采樣信號之間的最大相對誤差在10-8數量級。這個誤差是由于仿真中最高頻率估計時的精度選擇和積分過程的近似實現兩個方面引入的。但這個誤差相對于超寬帶信號采樣過程中將會引進的系統(tǒng)誤差和量化誤差來說是可以忽略不計的。另外，對輸入信號最高頻率估計時的精度需根據實際系統(tǒng)的設計要求設定。
本仿真實例顯示了本發(fā)明的可行性和有效性。
權利要求
1、一種基于隨機投影的超寬帶模擬信號并行采樣系統(tǒng)，包括函數產生模塊、并行采樣模塊和線性運算模塊，其特征在于函數產生模塊采用偽隨機序列產生模塊，產生一組偽隨機序列輸入給并行采樣模塊；線性運算模塊采用M輸入M輸出的線性結構，將并行采樣模塊的輸出投影系數信號轉化為并行的數字采樣信號后輸出，M為并行通路個數。
2、根據權利要求1所述的超寬帶模擬信號并行采樣系統(tǒng)，其特征在于偽隨機序列產生模塊由M個m序列發(fā)生器和一個時鐘周期為T的控制時鐘組成，該M個m序列發(fā)生器通過控制時鐘對偽隨機序列產生模塊產生的每一路偽隨機序列進行同步狀態(tài)控制，并行的產生M組偽隨機序列信號p1(t)～pM(t)送至輸出端，T為預先估計的超寬帶模擬信號的奈奎斯特采樣率。
3、根據權利要求2所述的超寬帶模擬信號并行采樣系統(tǒng)，其特征在于偽隨機序列產生模塊中的每路m序列發(fā)生器的序列循環(huán)周期均為M·T。
4、根據權利要求1所述的超寬帶模擬信號并行采樣系統(tǒng)，其特征在于并行采樣模塊中設有一個時鐘周期為M·T的同步控制時鐘和積分器狀態(tài)控制開關，該同步控制時鐘同時控制每一路積分器和模數轉換器的積分時間與采樣時間的同步狀態(tài)，使積分器積分完一個時間段M·T的時刻剛好是模數轉換器采樣的時刻；積分器狀態(tài)控制開關用于控制積分器的放電和重新積分的時間，使積分器每積分滿M·T的時間間隔，且采樣完成時產生放電，并重新積分。
5、根據權利要求1所述的超寬帶模擬信號并行采樣系統(tǒng)，其特征在于線性運算模塊由一個M×M的變換矩陣A確定，該A中的每個元素au，v(u，v∈{1，2...M})通過下式確定
式中B為另一個M×M的矩陣，detB表示B矩陣的行列式值，adjBu，v表示B矩陣的伴隨矩陣中坐標為(u，v)的元素；
所述B矩陣的每個元素bu，v(u，v∈{1，2...M})通過下式確定
式中|M·T|表示時間長度為M·T的積分間隔，pu(t)為偽隨機序列產生模塊所產生的第u路偽隨機信號，sinc(·)為一數學常用函數，其表達式為
全文摘要
本發(fā)明公開了一種基于隨機投影的超寬帶模擬信號的并行采樣系統(tǒng)，主要解決現有同類系統(tǒng)實現復雜、不適用處理普遍的超寬帶信號問題。本系統(tǒng)主要由函數產生模塊、并行采樣模塊和線性運算模塊組成。其中，函數產生模塊采用偽隨機序列產生模塊產生一組偽隨機序列輸入給并行采樣模塊；并行采樣模塊實現將輸入超寬帶模擬信號在完備的偽隨機空間上進行投影運算，并得到數字投影系數信號輸出給線性運算模塊；線性運算模塊采用M輸入M輸出的線性結構，將并行采樣模塊的輸出投影系數信號轉化為并行的數字采樣信號后輸出。本發(fā)明具有電路運算復雜度低，便于實現及適用范圍廣的優(yōu)點?？捎糜趯δM超寬帶信號進行數字化采樣處理。
文檔編號H03M1/12GK101247137SQ200810017778
公開日2008年8月20日 申請日期2008年3月24日 優(yōu)先權日2008年3月24日
發(fā)明者石光明, 陳旭陽, 犁 張, 王良君 申請人:西安電子科技大學