專利名稱：降低超越量的輸出級電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種輸出級電路，特別涉及的是一種降低超越量(over shoot) 的輸出級電路。
背景技術(shù)：
請參考圖1。圖1為背景技術(shù)的輸出級電路100的示意圖。輸出級電路100 包含輸入端、輸出端、反相器INV1、延遲電路110、 120、 P型金氧半導(dǎo)體晶體 管(P-type Metal Oxide Semiconductor, PM0S)QP1 、N型金氧半導(dǎo)體晶體管(N-type Metal Oxide Semiconductor, NMOS)QNl。
輸出級電路100的輸入端用以接收輸入信號DIN。輸出級電路100的輸出 端用以輸出信號DOUT。輸出級電路100的輸出端假定等效耦接在電容CL。
P型金氧半導(dǎo)體晶體管QP1包含第一端、第二端與控制端。N型金氧半導(dǎo) 體晶體管QN1包含第一端、第二端與控制端。反相器INVl耦接在輸出級電路 100的輸入端與延遲電路110、 120之間。延遲電路110耦接在反相器INVl與P 型金氧半導(dǎo)體晶體管QP1的控制端之間。延遲電路120耦接在反相器INVl與N 型金氧半導(dǎo)體晶體管QN1的控制端之間。P型金氧半導(dǎo)體晶體管QP1的第一端 耦接在偏壓源VDD、第二端耦接在輸出級電路100的輸出端、控制端耦接在延 遲電路110。 N型金氧半導(dǎo)體晶體管QN1的第一端耦接在偏壓源VSS、第二端 耦接在輸出級電路100的輸出端、控制端耦接在延遲電路120。
反相器INVl用以接收輸入信號DIN并將輸入信號DIN反相后輸出。
延遲電路IIO耦接在反相器INVl與P型金氧半導(dǎo)體晶體管QP1的控制端 之間，用以接收反相后的輸入信號DIN，并將反相后的輸入信號DIN延遲預(yù)定 時間長度DL1再輸入至P型金氧半導(dǎo)體晶體管QP1的控制端(節(jié)點DP)。延遲電 路110可由偶數(shù)個反相器所組成(如圖示的2m個)來延遲預(yù)定時間長度DL1。
延遲電路120耦接在反相器INVl與N型金氧半導(dǎo)體晶體管QN1的控制端 之間，用以接收反相后的輸入信號DIN,并將反相后的輸入信號DIN延遲預(yù)定時間長度DL2再輸入至N型金氧半導(dǎo)體晶體管QN1的控制端(節(jié)點DN)。延遲 電路120可由偶數(shù)個反相器所組成(如圖示的2n個)來延遲預(yù)定時間長度DL2。
偏壓源VDD-、 VSS用以提供偏壓VDD與VSS。偏壓VDD可為一高電位、 偏壓VSS可為一低電位。
另外，時間長度DL1與DL2為相異，也即反相器數(shù)目2m與2n不相同。 此為防止P型金氧半導(dǎo)體晶體管QP1與N型金氧半導(dǎo)體晶體管QN1同時導(dǎo)通 產(chǎn)生電流從偏壓源VDD直接流至偏壓源VSS的情況。
請參考圖2。圖2為背景技術(shù)的輸出級電路100的時序示意圖。如圖所示， 輸入信號DIN輸入后，節(jié)點DP上產(chǎn)生與輸入信號DIN反相且延遲時間長度DL 1 的信號并輸入P型金氧半導(dǎo)體晶體管QP1;節(jié)點DN上產(chǎn)生與輸入信號DIN反 相且延遲時間長度DL2的信號并輸入N型金氧半導(dǎo)體晶體管QN1;如此以產(chǎn)生 輸出信號DOUT。而當(dāng)輸入信號DIN在轉(zhuǎn)態(tài)時(如由高電位轉(zhuǎn)低電位、或由低電 位轉(zhuǎn)高電位)，輸出信號DOUT會有產(chǎn)生電壓振幅超過偏壓VDD或VSS的現(xiàn)象， 此即為超越量。而超越量容易對電路造成損害。
一般現(xiàn)有降低超越量的作法，為在輸出級電路100的輸出端上加上電容以 降低超越量。然而此種作法將會降低輸出信號DOUT的回轉(zhuǎn)率(slewrate)，進而 降低輸出級電路100的存取速度。尤其隨著系統(tǒng)內(nèi)部組件速度提升，對內(nèi)存速 度的要求增加，單純提升內(nèi)存頻率已經(jīng)不能應(yīng)付需求，目前已經(jīng)由同步動態(tài)隨 機存取內(nèi)存(synchronous DRAM)技術(shù)、雙倍數(shù)據(jù)傳輸(Double Data Rate, DDR) 技術(shù)，進而發(fā)展至第二代雙倍數(shù)據(jù)傳輸(DDRII)技術(shù)。以往內(nèi)存顆粒的頻率相等 于輸入/輸出緩沖區(qū)(I/O Buffer)的頻率，但第二代雙倍數(shù)據(jù)傳輸?shù)妮斎?輸出緩沖 區(qū)操作頻率為內(nèi)存核心頻率的兩倍，此種輸出端上加上電容以降低超越量的做 法可能降低內(nèi)存輸出級電路的存取速度。是以如何提供一種新的芯片外驅(qū)動器 (OCD, Off-Chip Driver)技術(shù)，在輸出級電路中提供穩(wěn)壓線路使充電放電動作時 降低超越量，為必須考慮的重點。

發(fā)明內(nèi)容
本發(fā)明提供一種降低超越量的輸出級電路。所述的輸出級電路包含一輸入 端，用以接收一輸入信號； 一輸出端；一P型金氧半導(dǎo)體晶體管，包含一第一 端，耦接在一提供一第一電壓的第一偏壓源； 一控制端，耦接在所述的輸入端； 與一第二端，耦接在所述的輸出端；一N型金氧半導(dǎo)體晶體管，包含一第一端，耦接在一提供一第二電壓的第二偏壓源； 一控制端，耦接在所述的輸入端；與 一第二端，耦接在所述的輸出端； 一上升緣觸發(fā)偏壓電路，耦接在所述的輸入 端與所述的輸出端之間，用以根據(jù)所述的輸入信號的上升緣，輸出一第三電壓 至所述的輸出端來降低所述的輸出端的超越量；與一下降緣觸發(fā)偏壓電路，耦 接在所述的輸入端與所述的輸出端之間，用以根據(jù)所述的輸入信號的下降緣， 輸出一第四電壓至所述的輸出端來降低所述的輸出端的超越量；其中所述的第 三電壓是介于所述的第一偏壓與第二偏壓的平均值與所述的第一偏壓之間；所 述的第四電壓是介于所述的第一偏壓與第二偏壓的平均值與所述的第二偏壓之 間。
本發(fā)明另提供一種降低超越量的輸出級電路。所述的輸出級電路包含一輸 入端，用以接收一輸入信號； 一輸出端； 一第一開關(guān)位于一第一電壓與所述的 輸出端之間，用以耦接所述的第一電壓至所述的輸出端； 一第二開關(guān)位于一第 二電壓與所述的輸出端之間，用以耦接所述的第二電壓至所述的輸出端； 一第 一觸發(fā)偏壓電路位于所述的輸入端與所述的輸出端之間，所述的第一觸發(fā)偏壓 電路并位于所述的輸出端與一第三電壓之間，用以根據(jù)所述的輸入信號的一第 一狀態(tài)，輸出所述的第三電壓至所述的輸出端；與一第二觸發(fā)偏壓電路位于所 述的輸入端與所述的輸出端之間，所述的第二觸發(fā)偏壓電路并位于所述的輸出 端與一第四電壓之間，用以根據(jù)所述的輸入信號的一第二狀態(tài)，輸出所述的第 四電壓至所述的輸出端；其中所述的第一觸發(fā)偏壓電路輸出所述的第三電壓至 所述的輸出端一第一預(yù)定時間后，所述的第二開關(guān)方導(dǎo)通使所述的第二電壓耦 接在所述的輸出端，其中所述的第三電壓不等于所述的第二電壓。
本發(fā)明另提供一種降低超越量的輸出級電路。所述的輸出級電路包含一輸 入端，用以接收一輸入信號； 一輸出端； 一第一控制裝置位于一第一預(yù)定電壓 與所述的輸出端之間，用以耦接所述的第一預(yù)定電壓至所述的輸出端；與一第 二控制裝置位于所述的輸出端與一第二預(yù)設(shè)電壓之間，用以根據(jù)所述的輸入信 號的 一預(yù)定準(zhǔn)位耦接所述的第二預(yù)設(shè)電壓至輸出端；其中所述的第二控制裝置 輸出所述的第二預(yù)設(shè)電壓至所述的輸出端一第一預(yù)定時間后，所述的第一控制 裝置方使所述的第一預(yù)定電壓耦接在所述的輸出端，其中所述的第一預(yù)定電壓 不等于所述的第二預(yù)定電壓。


圖1為背景技術(shù)的輸出級電路的示意圖2為背景技術(shù)的輸出級電路的時序示意圖3為本發(fā)明的輸出級電路的示意圖4為本發(fā)明的輸出級電路的時序示意圖5、圖6為本發(fā)明開關(guān)的示意圖。
附圖標(biāo)記說明100、 300-輸出級電路；110、 120-延遲電路；INV1、 INV2、 INV3-反相器；QP1、 QP2、 QP3 - P型金氧半導(dǎo)體晶體管；QN1、 QN2、 QN3 -N型金氧半導(dǎo)體晶體管；DIN-輸入信號；DOUT-輸出信號；DP、 DN、 SF、 SR—節(jié)點；PF、 PR-脈沖信號；CL—電容；VDD、 VSS、 VI、 V2 —偏壓；OS -超越量；DL1、 DL2-延遲時間；310 -上升緣觸發(fā)偏壓電路；320 -下降緣觸 發(fā)偏壓電路；301-上升緣觸發(fā)電路；302 -下降緣觸發(fā)電路；311、 321-偏壓 電路；SW1、 SW2-開關(guān)；1-第一端；2-第二端；C-控制端。
具體實施例方式
以下結(jié)合附圖，對本發(fā)明上述的和另外的技術(shù)特征和優(yōu)點作更詳細(xì)的說明。 請參考圖3。圖3為本發(fā)明的輸出級電路300的示意圖。輸出級電路300包 含輸入端、輸出端、反相器INV1、延遲電路IIO、 120、 P型金氧半導(dǎo)體晶體管 QP1、 N型金氧半導(dǎo)體晶體管QN1、下降緣觸發(fā)偏壓電路310以及上升緣觸發(fā) 偏壓電路320。
輸出級電路300的輸入端用以接收輸入信號DIN。輸出級電路300的輸出 端用以輸出信號DOUT。輸出級電路300的輸出端假定等效耦接在電容CL。
P型金氧半導(dǎo)體晶體管QP1包含第一端、第二端與控制端。N型金氧半導(dǎo) 體晶體管QN1包含第一端、第二端與控制端。反相器INV1耦接在輸出級電路 300的輸入端與延遲電路110、 120之間。延遲電路IIO耦接在反相器INV1與P 型金氧半導(dǎo)體晶體管QP1的控制端之間。延遲電路120耦接在反相器INV1與N 型金氧半導(dǎo)體晶體管QN1的控制端之間。P型金氧半導(dǎo)體晶體管QP1的第一端 耦接在偏壓源VDD、第二端耦接在輸出級電路300的輸出端、控制端耦接在延 遲電路110。 N型金氧半導(dǎo)體晶體管QN1的第一端耦接在偏壓源VSS、第二端 耦接在輸出級電路300的輸出端、控制端耦接在延遲電路120。下降緣觸發(fā)偏壓 電路310包含下降緣觸發(fā)電路301以及偏壓電路311;下降緣觸發(fā)電路301耦接 在輸出級電路300的輸入端與偏壓電路311之間；偏壓電路3U耦接在下降緣觸發(fā)電路301與輸出級電路300的輸出端之間。上升緣觸發(fā)偏壓電路320包含 上升緣觸發(fā)電路302以及偏壓電路321;上升緣觸發(fā)電路302耦接在輸出級電路 300的輸入端與偏壓電路321之間；偏壓電路321耦接在上升緣觸發(fā)電路302與 輸出級電路300的輸出端之間。偏壓電路311包含開關(guān)SW1與偏壓源VI;開 關(guān)SW1包含第一端1、第二端2與控制端C;開關(guān)SW1的第一端1耦接在偏壓 源V1、開關(guān)SW1的第二端2耦接在輸出級電路300的輸出端、開關(guān)SW1的控 制端C耦接在下降緣觸發(fā)電路301。偏壓電路321包含開關(guān)SW2與偏壓源V2; 開關(guān)SW2包含第一端1、第二端2與控制端C;開關(guān)SW2的第一端1耦接在偏 壓源V2、開關(guān)SW2的第二端2耦接在輸出級電路300的輸出端、開關(guān)SW2的 控制端C耦接在上升緣觸發(fā)電路302。
反相器INV1用以接收輸入信號DIN并將輸入信號DIN反相后輸出。
延遲電路IIO耦接在反相器INV1與P型金氧半導(dǎo)體晶體管QP1的控制端 之間，用以接收反相后的輸入信號DIN,并將反相后的輸入信號DIN延遲一預(yù) 定時間長度DL1再輸入至P型金氧半導(dǎo)體晶體管QP1的控制端(節(jié)點DP)。延遲 電路IIO可由偶數(shù)個反相器所組成(如圖示的2m個)來延遲預(yù)定時間長度DL1。
延遲電路120耦接在反相器INV1與N型金氧半導(dǎo)體晶體管QN1的控制端 之間，用以接收反相后的輸入信號DIN,并將反相后的輸入信號DIN延遲一預(yù) 定時間長度DL2再輸入至N型金氧半導(dǎo)體晶體管QN1的控制端(節(jié)點DN)。延 遲電路120可由偶數(shù)個反相器所組成(如圖示的2n個)來延遲預(yù)定時間長度DL2。
偏壓源VDD-、 VSS用以提供偏壓VDD與VSS。偏壓VDD可為一高電位、 偏壓VSS可為一低電位。偏壓源Vl-、 V2用以提供偏壓VI與V2。原則上偏壓 VI小于偏壓VDD，例如偏壓VI可為一介于偏壓VDD與VSS的平均值與偏壓 VDD之間的電位。原則上偏壓V2大于偏壓VSS，例如偏壓V2可為一介于偏壓 VDD與VSS的平均值與偏壓VSS之間的電位。
下降緣觸發(fā)電路301用以根據(jù)輸入信號DIN,在輸入信號DIN由高電位轉(zhuǎn) 低電位(下降緣)時，在節(jié)點SF處，觸發(fā)一預(yù)定時間長度的脈沖信號PF。而此脈 沖信號PF傳送至開關(guān)SW1的控制端C。當(dāng)開關(guān)SW1未接收到脈沖信號PF時， 其第一端1并不會耦接至其第二端2，也就是說，偏壓源V1并不會傳送偏壓 VI至輸出級電路300的輸出端而影響輸出信號DOUT;反之，當(dāng)開關(guān)SW1接 收到脈沖信號PF時，其第一端1便會耦接至其第二端2,也就是說，偏壓源V1 會傳送偏壓VI至輸出級電路300的輸出端來影響輸出信號DOUT，而這時候的輸出信號DOUT將會受到偏壓VI的箝制，不會產(chǎn)生超越量的發(fā)生。以背景技 術(shù)的輸出級電路100來說，在此時的輸出信號DOUT將相同地由高電位驟降至 低電位，瞬間會產(chǎn)生超越量的情況；反之，通過本發(fā)明的輸出級電路300的下 降緣觸發(fā)偏壓電路310,將可有效地在輸出信號DOUT由高電位下降至低電位 的期間，將輸出信號DOUT偏壓在偏壓VI，如此便可避免超越量的發(fā)生。脈沖 信號PF的時間長度是可根據(jù)延遲時間長度DL1與DL2來設(shè)計，在一實施例中， 脈沖信號pf的時間長度可設(shè)計小于輸入信號din在每次轉(zhuǎn)態(tài)的時間長度，如此 將不會造成產(chǎn)生錯誤的輸出信號DOUT;在另一實施例中脈沖信號PF的時間長 度，可大于輸出信號DOUT會產(chǎn)生不穩(wěn)定的超越量的時間長度(如輸入信號DIN 由高電位轉(zhuǎn)至低電位整個轉(zhuǎn)態(tài)時間長度)，如此方可完整地將輸出信號的超越量 消除。上升緣觸發(fā)電路302用以根據(jù)輸入信號DIN,在輸入信號DIN由低電位轉(zhuǎn) 高電位(上升緣)時，在節(jié)點SR處，觸發(fā)一預(yù)定時間長度的脈沖信號PR。而此脈 沖信號PR傳送至開關(guān)SW2的控制端C。當(dāng)開關(guān)SW2未接收到脈沖信號PR時， 其第一端1并不會耦接至其第二端2，也就是說，偏壓源V2并不會傳送偏壓 V2至輸出級電路300的輸出端而影響輸出信號DOUT;反之，當(dāng)開關(guān)SW2接 收到脈沖信號PR時，其第一端l便會耦接至其第二端2，也就是說，偏壓源 V2會傳送偏壓V2至輸出級電路300的輸出端來影響輸出信號DOUT，而這時 候的輸出信號DOUT將會受到偏壓V2的箝制，不會產(chǎn)生超越量的發(fā)生。以背 景技術(shù)的輸出級電路100來說，在此時的輸出信號DOUT將相同地由低電位驟 升至高電位，瞬間會產(chǎn)生超越量的情況；反之，通過本發(fā)明的輸出級電路300 的上升緣觸發(fā)偏壓電路320，將可有效地在輸出信號DOUT由低電位上升至高 電位的期間，將輸出信號DOUT偏壓在偏壓V2,如此便可避免超越量的發(fā)生。 脈沖信號PR的時間長度是可根據(jù)延遲時間長度DL1與DL2來設(shè)計，在一實施 例中，脈沖信號PR的時間長度可設(shè)計小于輸入信號DIN在每次轉(zhuǎn)態(tài)的時間長 度，如此將不會造成產(chǎn)生錯誤的輸出信號DOUT;在另一實施例中，脈沖信號 PR的時間長度，可大于輸出信號DOUT會產(chǎn)生不穩(wěn)定的超越量的時間長度(如 輸入信號DIN由低電位轉(zhuǎn)至高電位整個轉(zhuǎn)態(tài)時間長度)，如此方可完整地將輸出 信號的超越量消除。另外，時間長度DL1與DL2為相異，也即反相器數(shù)目2m與2n不相同。 此為防止P型金氧半導(dǎo)體晶體管QP1與N型金氧半導(dǎo)體晶體管QN1同時導(dǎo)通產(chǎn)生電流從偏壓源VDD直接流至偏壓源VSS的情況。請參考圖4。圖4為本發(fā)明的輸出級電路300的時序示意圖。如圖所示，輸 入信號DIN輸入后，節(jié)點DP上產(chǎn)生與輸入信號DIN反相且延遲時間長度DL1 的信號并輸入P型金氧半導(dǎo)體晶體管QP1;節(jié)點DN上產(chǎn)生與輸入信號DIN反 相且延遲時間長度DL2的信號并輸入N型金氧半導(dǎo)體晶體管QN1。在一實施例中，當(dāng)輸入信號DIN在從高電位下降至低電位時，下降緣觸發(fā) 電路301會在節(jié)點SF處產(chǎn)生脈沖信號PF,以先導(dǎo)通開關(guān)SW1，使這時候的輸 出信號DOUT可以接收到偏壓VI。的后節(jié)點DN上與輸入信號DIN反相的信 號再導(dǎo)通N型金氧半導(dǎo)體晶體管QN1，使晶體管QN1第一端與第二端的壓差為 (V1-VSS),如此可以降低超越量的發(fā)生。而當(dāng)輸入信號DIN在從低電位上升至 高電位時，上升緣觸發(fā)電路302會在節(jié)點SR處產(chǎn)生脈沖信號PR，以先導(dǎo)通開 關(guān)SW2,使這時候的輸出信號DOUT可以接收到偏壓V2。的后的后節(jié)點DP上 與輸入信號DIN反相的信號再導(dǎo)通P型金氧半導(dǎo)體晶體管QP1,使晶體管QP1 第一端與第二端的壓差為(VDD-V2),如此可以降低超越量的發(fā)生。請參考圖5。圖5為本發(fā)明開關(guān)SW1的示意圖。如圖所示，開關(guān)SW1可包 含反相器INV2、 P型金氧半導(dǎo)體晶體管QP2以及N型金氧半導(dǎo)體晶體管QN2。 P型金氧半導(dǎo)體晶體管QP2包含第一端、第二端與控制端。P型金氧半導(dǎo)體晶體 管QP2包含第一端、第二端與控制端。反相器INV2包含輸入端與輸出端。反 相器INV2的輸入端耦接在開關(guān)SW1的控制端C，用以接收從下降緣觸發(fā)電路 301傳送來的脈沖信號PF并產(chǎn)生反相的脈沖信號PF。 P型金氧半導(dǎo)體晶體管 QP2的第一端耦接在開關(guān)SW1的第一端以耦接在偏壓源VI; P型金氧半導(dǎo)體晶 體管QP2的第二端耦接在開關(guān)SW1的第二端以耦接在輸出級電路300的輸出 端；P型金氧半導(dǎo)體晶體管QP2的控制端耦接在反相器INV2的輸出端以接收反 相的脈沖信號PF。當(dāng)P型金氧半導(dǎo)體晶體管QP2接收到反相的脈沖信號PF時， 將其第 一端耦接至其第二端以使偏壓VI傳送至輸出級電路300的輸出端。N型 金氧半導(dǎo)體晶體管QN2的第一端耦接在開關(guān)SW1的第一端以耦4妄在偏壓源VI; N型金氧半導(dǎo)體晶體管QN2的第二端耦接在開關(guān)SW1的第二端以耦接在輸出級 電路300的輸出端；N型金氧半導(dǎo)體晶體管QN2的控制端耦接在耦接在開關(guān)SW1 的控制端C用以接收脈沖信號PF。當(dāng)N型金氧半導(dǎo)體晶體管QN2接收到脈沖 信號PF時，同樣將其第一端耦接至其第二端以使偏壓VI傳送至輸出級電路300 的輸出端。在另一實施例中，也可以在開關(guān)SW1的第一端與偏壓源VI之間加入一個終端電阻(terminated resistor)可提升信號的完整性。此種終端電阻可以是 一般電阻或MOS電阻。請參考圖6。圖6為本發(fā)明開關(guān)SW2的示意圖。如圖所示，開關(guān)SW1可包 含反相器INV3、 P型金氧半導(dǎo)體晶體管QP3以及N型金氧半導(dǎo)體晶體管QN3。 P型金氧半導(dǎo)體晶體管QP3包含第一端、第二端與控制端。P型金氧半導(dǎo)體晶體 管QP3包含第一端、第二端與控制端。反相器INV3包含輸入端與輸出端。反 相器INV3的輸入端耦接在開關(guān)SW2的控制端C，用以接收從上升緣觸發(fā)電路 302傳送來的脈沖信號PR并產(chǎn)生反相的脈沖信號PR。 P型金氧半導(dǎo)體晶體管 QP3的第一端耦接在開關(guān)SW2的第一端以耦接在偏壓源V2; P型金氧半導(dǎo)體晶 體管QP3的第二端耦接在開關(guān)SW2的第二端以耦接在輸出級電路300的輸出 端；P型金氧半導(dǎo)體晶體管QP3的控制端耦接在反相器INV3的輸出端以接收反 相的脈沖信號PR。當(dāng)P型金氧半導(dǎo)體晶體管QP3接收到反相的脈沖信號PR時， 將其第一端耦接至其第二端以使偏壓V2傳送至輸出級電路300的輸出端。N型 金氧半導(dǎo)體晶體管QN3的第一端耦接在開關(guān)SW2的第一端以耦接在偏壓源V2; N型金氧半導(dǎo)體晶體管QN3的第二端耦接在開關(guān)SW2的第二端以耦接在輸出級 電路300的輸出端；N型金氧半導(dǎo)體晶體管QN3的控制端耦接在開關(guān)SW2的控 制端C用以接收脈沖信號PR。當(dāng)N型金氧半導(dǎo)體晶體管QN3接收到脈沖信號 PR時，同樣將其第一端耦接至其第二端以使偏壓V2傳送至輸出級電路300的 輸出端。在另一實施例中，也可以在開關(guān)SW2的第二端與偏壓源V2之間加入 一個終端電阻(terminated resistor)可提升信號的完整性。此種終端電阻可以是一 般電阻或MOS電阻。縱上論述，本發(fā)明所提供的輸出級電路，以其具有的上升緣觸發(fā)電路、下 降緣觸發(fā)電路與偏壓，能夠讓輸出信號的超越量降低，減低組件的損害，提供 給使用者還大的便利性。以上所述僅為本發(fā)明的較佳實施例，對本發(fā)明而言僅僅是說明性的，而非 限制性的。本專業(yè)技術(shù)人員理解，在本發(fā)明權(quán)利要求所限定的精神和范圍內(nèi)可 對其進行許多改變，修改，甚至等效，但都將落入本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1.一種降低超越量的輸出級電路，其特征在于其包含一輸入端，用以接收一輸入信號；一輸出端；一P型金氧半導(dǎo)體晶體管，包含一第一端，耦接在一提供一第一電壓的第一偏壓源；一控制端，耦接在所述的輸入端；與一第二端，耦接在所述的輸出端；一N型金氧半導(dǎo)體晶體管，包含一第一端，耦接在一提供一第二電壓的第二偏壓源；一控制端，耦接在所述的輸入端；與一第二端，耦接在所述的輸出端；一上升緣觸發(fā)偏壓電路，耦接在所述的輸入端與所述的輸出端之間，用以根據(jù)所述的輸入信號的上升緣，輸出一第三電壓至所述的輸出端來降低所述的輸出端的超越量；與一下降緣觸發(fā)偏壓電路，耦接在所述的輸入端與所述的輸出端之間，用以根據(jù)所述的輸入信號的下降緣，輸出一第四電壓至所述的輸出端來降低所述的輸出端的超越量；其中所述的第三電壓大于第二電壓，且所述的第四電壓小于所述的第一電壓。
2. 根據(jù)權(quán)利要求1所述的降低超越量的輸出級電路，其特征在于所述的 第三電壓是介于所述的第一電壓與第二電壓的平均值與所述的第二電壓之間； 所述的第四電壓是介于所述的第一電壓與第二電壓的平均值與所述的第一電壓 之間。
3. 根據(jù)權(quán)利要求1所述的降低超越量的輸出級電路，其特征在于所述的 上升緣觸發(fā)偏壓電路包含一上升緣觸發(fā)電路，耦接在所述的輸入端，用以根據(jù)所述的輸入信號的上 升緣，產(chǎn)生一預(yù)定時間長度的脈沖信號；與一偏壓電路，耦接在所述的輸出端與所述的上升緣觸發(fā)電路之間，用以根 據(jù)所述的脈沖信號，提供所述的輸出端所述的第三電壓。
4. 根據(jù)權(quán)利要求3所述的降低超越量的輸出級電路，其特征在于:所述的 偏壓電路包含一第三偏壓源，用以提供所述的第三電壓；與一開關(guān)，耦接在所述的輸出端、所述的第三偏壓源與所述的上升緣觸發(fā)電 路之間，用以根據(jù)所述的脈沖信號，將所述的第三偏壓源與所述的輸出端耦接。
5. 根據(jù)權(quán)利要求4所述的降低超越量的輸出級電路，其特征在于在所述的 開關(guān)先導(dǎo)通一預(yù)定時間后，所述的P型金氧半導(dǎo)體晶體管方導(dǎo)通使所述的輸出 端耦接在所述的第 一 電壓。
6. 根據(jù)權(quán)利要求4所述的降低超越量的輸出級電路，其特征在于所述的偏 壓電路還包含一終端電阻位于第三偏壓源與所述的開關(guān)之間。
7. 根據(jù)權(quán)利要求4所述的降低超越量的輸出級電路，其特征在于所述的 開關(guān)包含一N型金氧半導(dǎo)體晶體管，包含 一第一端，耦接在所述的第三偏壓源；一控制端，耦接在所述的上升緣觸發(fā)電路，用以接收所述的脈沖信號；與一第二端，耦接在所述的輸出端，用以根據(jù)所述的脈沖信號，將所述的第 三偏壓源耦接在所述的輸出端；一反相器，耦接在所述的上升緣觸發(fā)電路，用以接收所述的脈沖信號以產(chǎn) 生一反相脈沖信號；與一P型金氧半導(dǎo)體晶體管，包含一第一端，耦接在所述的第三偏壓源；一控制端，耦接在所述的反相器，用以接收所述的反相脈沖信號；與 一第二端，耦接在所述的輸出端，用以根據(jù)所述的反相脈沖信號，將所述 的第三偏壓源耦接在所述的輸出端。
8. 根據(jù)權(quán)利要求1所述的降低超越量的輸出級電路，其特征在于所述的 下降緣觸發(fā)偏壓電路包含一下降緣觸發(fā)電路，耦接在所述的輸入端，用以根據(jù)所述的輸入信號的下 降緣，產(chǎn)生一預(yù)定時間長度的脈沖信號；與一偏壓電路，耦接在所述的輸出端與所述的下降緣觸發(fā)電路之間，用以根 據(jù)所述的脈沖信號，提供所述的輸出端所述的第四電壓。
9. 根據(jù)權(quán)利要求8所述的降低超越量的輸出級電路，其特征在于所述的偏壓電路包含一第四偏壓源，用以提供所述的第四電壓；與一開關(guān)，耦接在所述的輸出端、所述的第四偏壓源與所述的下降緣觸發(fā)電 路之間，用以根據(jù)所述的脈沖信號，將所述的第四偏壓源與所述的輸出端耦接。
10. 根據(jù)權(quán)利要求9所述的降低超越量的輸出級電路，其特征在于在所述 的開關(guān)先導(dǎo)通一預(yù)定時間后，所述的N型金氧半導(dǎo)體晶體管方導(dǎo)通使所述的輸 出端耦接在所述的第二電壓。
11. 根據(jù)權(quán)利要求9所述的降低超越量的輸出級電路，其特征在于所述的 偏壓電路還包含一終端電阻位于第四偏壓源與所述的開關(guān)之間。
12. 根據(jù)權(quán)利要求9所述的降低超越量的輸出級電路，其特征在于所述 的開關(guān)包含一N型金氧半導(dǎo)體晶體管，包含 一第一端，耦接在所述的第四偏壓源；一控制端，耦接在所述的下降緣觸發(fā)電路，用以接收所述的脈沖信號；與 一第二端，耦接在所述的輸出端，用以根據(jù)所述的脈沖信號，將所述的第 四偏壓源耦接在所述的輸出端；一反相器，耦接在所述的下降緣觸發(fā)電路，用以產(chǎn)生一反相的脈沖信號；與一P型金氧半導(dǎo)體晶體管，包含 一第一端，耦接在所述的第四偏壓源；一控制端，耦接在所述的反相器，用以接收所述的反相的脈沖信號；與 一第二端，耦接在所述的輸出端，用以根據(jù)所述的反相的脈沖信號，將所 述的第四偏壓源耦接在所述的輸出端。
13. 根據(jù)權(quán)利要求1所述的降低超越量的輸出級電路，其特征在于另包含 一反相器，耦接在所述的輸入端，用以根據(jù)所述的輸入信號產(chǎn)生一反相輸入信號；一第一延遲電路，耦接在所述的反相器與所述的P型金氧半導(dǎo)體晶體管的 所述的控制端之間，用以延遲所述的反相輸入信號一第一預(yù)定時間；與一第二延遲電路，耦接在所述的反相器與所述的N型金氧半導(dǎo)體晶體管的 所述的控制端之間，用以延遲所述的反相輸入信號一第二預(yù)定時間，其中所述 的第二預(yù)定時間相異于所述的第 一 預(yù)定時間。
14. 根據(jù)權(quán)利要求13所述的降低超越量的輸出級電路，其特征在于所述的 第一延遲電路包含第一偶數(shù)個反相器；所述的第二延遲電路包含相異于所述的 第一偶數(shù)的一第二偶數(shù)個反相器。
15. —種降低超越量的輸出級電路，其特征在于包含 一輸入端，用以接收一輸入信號；一輸出端；一第一開關(guān)位于一第一電壓與所述的輸出端之間，用以耦接所述的第一電 壓至所述的輸出端；一第二開關(guān)位于 一 第二電壓與所述的輸出端之間，用以耦接所述的第二電 壓至所述的輸出端；一第 一觸發(fā)偏壓電路位于所述的輸入端與所述的輸出端之間，所述的第一 觸發(fā)偏壓電路并位于所述的輸出端與 一 第三電壓之間，用以根據(jù)所述的輸入信 號的一第一狀態(tài)，輸出所述的第三電壓至所述的輸出端；與一第二觸發(fā)偏壓電路位于所述的輸入端與所述的輸出端之間，所述的第二 觸發(fā)偏壓電路并位于所述的輸出端與一第四電壓之間，用以根據(jù)所述的輸入信 號的一第二狀態(tài)，輸出所述的第四電壓至所述的輸出端；其中所述的第一觸發(fā)偏壓電路輸出所述的第三電壓至所述的輸出端一第一 預(yù)定時間后，所述的第二開關(guān)方導(dǎo)通使所述的第二電壓耦接在所述的輸出端， 其中所述的第三電壓不等于所述的第二電壓。
16. 根據(jù)權(quán)利要求15所述的降低超越量的輸出級電路，其特征在于所述的 第三電壓大于所述的第二電壓。
17. 根據(jù)權(quán)利要求15所述的降低超越量的輸出級電路，其特征在于在所述 的第二觸發(fā)偏壓電路輸出所述的第四電壓至所述的輸出端一第二預(yù)定時間后， 所述的第一開關(guān)方導(dǎo)通使所述的第一電壓耦接在所述的輸出端，其中所述的第 一電壓不等于所述的第四電壓。
18. 根據(jù)權(quán)利要求17所述的降低超越量的輸出級電路，其特征在于所述的 第四電壓小于所述的第一電壓。
19. 根據(jù)權(quán)利要求16所述的降低超越量的輸出級電路，其特征在于還包含 一第 一終端電阻位于所述的第三電壓與所述的第 一觸發(fā)偏壓電路之間；以及一第二終端電阻位于所述的第四電壓與所述的第二觸發(fā)偏壓電路之間。
20.—種降低超越量的輸出級電路，其特征在于包含一輸入端，用以接收一輸入信號；一輸出端；一第一控制裝置位于一第一預(yù)定電壓與所述的輸出端之間，用以耦接所述 的第一預(yù)定電壓至所述的輸出端；與一第二控制裝置位于所述的輸出端與一第二預(yù)設(shè)電壓之間，用以根據(jù)所述的輸入信號的 一預(yù)定準(zhǔn)位耦接所述的第二預(yù)設(shè)電壓至輸出端；其中所述的第二控制裝置輸出所述的第二預(yù)設(shè)電壓至所述的輸出端一第一 預(yù)定時間后，所述的第一控制裝置方使所述的第一預(yù)定電壓耦接在所述的輸出 端，其中所述的第一預(yù)定電壓不等于所述的第二預(yù)定電壓。
全文摘要
本發(fā)明為一種降低超越量的輸出級電路，包含輸入端、P與N型金氧半導(dǎo)體晶體管所構(gòu)成的電路、輸出端、上升緣觸發(fā)偏壓電路與下降緣觸發(fā)偏壓電路。上升緣觸發(fā)偏壓電路與下降緣觸發(fā)偏壓電路是分別根據(jù)輸入信號的上升緣與下降緣，輸出偏壓至輸出端以箝制輸出信號的電壓，進而降低輸出端的超越量。
文檔編號H03K17/284GK101252354SQ20081008478
公開日2008年8月27日 申請日期2008年3月21日 優(yōu)先權(quán)日2008年3月21日
發(fā)明者浚 夏, 洪森富, 連啟發(fā) 申請人:鈺創(chuàng)科技股份有限公司