專利名稱：D級放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種D級放大器，尤其是驅(qū)動線圈等負(fù)載的進(jìn)行脈沖 寬度調(diào)制(PWM: Pulse Width Modulation)的放大器。
背景技術(shù)：
D級放大器是對輸入信號進(jìn)行脈沖寬度調(diào)制，進(jìn)行電力放大的放 大器，例如作為便攜電話等聲頻放大器而被廣泛使用。這種D級放大 器將輸入的模擬信號和其差動信號分別與三角波傳送波信號相當(dāng)進(jìn)行 比較，輸出進(jìn)行了脈沖寬度調(diào)制的正相及反相的輸出脈沖信號。D級 放大器能夠以低飽和的脈沖狀的電壓驅(qū)動輸出脈沖信號，因此與線性 放大器相比，具有低消耗的特點(diǎn)。
在例如專利文獻(xiàn)1、 2中公開了這種D級放大器。圖7是表示專利 文獻(xiàn)1中公開的D級放大器的結(jié)構(gòu)的框圖。在圖7中，比較器140、 142分別比較AUDIO IN輸入、由電壓反饋用的積分放大器124、 126 分別生成的差動信號、由三角波信號發(fā)生器123生成的三角波信號 RAMP、反轉(zhuǎn)三角波信號RAMPB。作為比較器140的比較結(jié)果的進(jìn)行 了脈沖寬度調(diào)制的脈沖信號在半橋128被放大，輸出到輸出端子 OUTP。并且，作為比較器142的比較結(jié)果的進(jìn)行了脈沖寬度調(diào)制的脈 沖信號在半橋130被放大，輸出到輸出端子OUTN。在輸出端子OUTP、 OUTN之間連接有負(fù)載131。輸出端子OUTP，作為反饋路徑，經(jīng)由電 阻器Rfb2連接有積分放大器124，電容C102連接在該積分放大器124 的輸入輸出間。輸出端子OUTN，作為反饋路徑，經(jīng)由電阻器Rfbl連 接有積分放大器126,電容C101連接在該積分放大器126的輸入輸出 間。這種結(jié)構(gòu)的D級放大器通過正側(cè)電路121和負(fù)側(cè)電路122將分別 被進(jìn)行了脈沖寬度調(diào)制的正相及反相的輸出脈沖信號輸出到負(fù)載131
的兩端。
并且，圖8是表示專利文獻(xiàn)2中公開的D級放大器的結(jié)構(gòu)的框圖。 在圖8中，D級放大器具有電壓控制電流源電路F1，其將輸入的聲 音電壓信號Sin電流轉(zhuǎn)換成極性不同的兩個信號；積分用電容元件 ClOl、 C102，其分別存儲被電流轉(zhuǎn)換了的各信號和反饋信號的電荷； PWM轉(zhuǎn)換用磁滯比較器C0MP1、 COMP2，分別比較積分用電容元件 ClOl、 C102的電位與基準(zhǔn)電位Vcom;輸出緩沖器B1、 B2，分別將其 輸出放大；以及定電流源反饋電路Il、 12，分別將其輸出反饋。
將輸入信號Sin轉(zhuǎn)換成極性反轉(zhuǎn)的差動電流，利用電容器C1、 C2 將反饋電流Ifb和電流振蕩器電路2的電流相加，與基準(zhǔn)電壓Vcom進(jìn) 行比較，從而向輸出端子OUTP、 OUTN輸出進(jìn)行了脈沖寬度調(diào)制的脈 沖信號。在圖8的電路結(jié)構(gòu)的情況下，并不利用三角波傳送波，利用 電流振蕩器的電流，作為傳送波，但能夠過電容器合成差動電流與傳 送波脈沖電流的差分，通過基準(zhǔn)電壓Vcom進(jìn)行比較，與通過三角波傳 送波電壓比較差動電壓的情況具有同樣的效果。
專利文獻(xiàn)1美國專利第6262632號說明書 專利文獻(xiàn)2日本特開2005-303814號公報

發(fā)明內(nèi)容
以下的分析在本發(fā)明中可以得到。
圖9表示說明專利文獻(xiàn)1、2等現(xiàn)有的D級放大器中的放大動作的 框圖。在圖9中，由輸入到輸入端子IN的輸入信號sl生成作為二值信 號的輸出信號xl及輸出信號x2，驅(qū)動連接在輸出端子OUTP和輸出端 子OUTN之間的負(fù)載。對于輸入信號sl與以系數(shù)器102a (系數(shù)P )對 輸出信號xl進(jìn)行了反饋的信號的差，通過放大器101a (增益Al)進(jìn) 行放大并輸出輸出信號xl。并且，對于輸入信號sl的反轉(zhuǎn)信號(通過
差動電路104而增益-i的信號)與以系數(shù)器io2b (系數(shù)e)對輸出信
號x2進(jìn)行了反饋的信號的差，通過放大器101b (增益A2)進(jìn)行放大 并輸出輸出信號x2。在此，放大器101a、 101b相當(dāng)于由積分器及比較 器構(gòu)成的電路。
在這里，假設(shè)放大器101a、101b各自的輸出中混入有噪聲信號dl、 d2。在這種條件下，下述式子成立。
<formula>formula see original document page 7</formula>
然而，由于放大器101a、 101b分別由不同的積分器、比較器構(gòu)成， 因此無法準(zhǔn)確地使A1=A2。因此，即使在電源噪聲或客戶端噪聲等噪 聲信號dl、 d2為同相、同振幅的信號的情況下，對被提供xl-x2的負(fù) 載輸出噪聲信號，無法得到較強(qiáng)的抗干擾性。
本發(fā)明的一個方式(側(cè)面)涉及的D級放大器，由輸入信號生成 作為二值信號的第1及第2輸出信號，驅(qū)動連接在第1輸出端子和第2 輸出端子之間的負(fù)載，其特征在于，具有脈沖生成電路，由輸入信 號、第1輸出信號的反轉(zhuǎn)信號以及第2輸出信號，生成進(jìn)行了脈沖寬 度調(diào)制的第1脈沖信號；差動脈沖生成電路，輸入第1脈沖信號，分 別反轉(zhuǎn)第1脈沖信號的低電平和高電平，生成第1脈沖信號的半周期 移位的第2脈沖信號；第1脈沖放大電路，輸入第1脈沖信號，生成 第1輸出信號，提供到第l輸出端子；以及第2脈沖放大電路，輸入 第2脈沖信號，生成第2輸出信號，提供到第2輸出端子。
發(fā)明效果
根據(jù)本發(fā)明，決定D級放大器的增益的脈沖生成電路被第l及第
2輸出信號共用。因此，在第l及第2脈沖放大電路中重疊同相且同振
幅的噪聲信號的情況下，不會向負(fù)載輸出噪聲信號，能夠得到較強(qiáng)的 抗干擾性。


圖1是說明本發(fā)明的實(shí)施方式的D級放大器的放大動作的框圖。 圖2是表示本發(fā)明的第1實(shí)施例的D級放大器的結(jié)構(gòu)的框圖。 圖3是表示本發(fā)明的第1實(shí)施例的差動脈沖生成電路的結(jié)構(gòu)的框圖。
圖4是表示本發(fā)明的第1實(shí)施例的差動脈沖生成電路的動作的時 序圖。
圖5是表示本發(fā)明的第2實(shí)施例的差動脈沖生成電路的結(jié)構(gòu)的框圖。
圖6是表示充放電電路及選擇電路的詳細(xì)內(nèi)容的電路圖。 圖7是表示專利文獻(xiàn)1中公開的D級放大器的結(jié)構(gòu)的框圖。 圖8是表示專利文獻(xiàn)2中公開的D級放大器的結(jié)構(gòu)的框圖。 圖9是說明現(xiàn)有的D級放大器的放大動作的框圖。
具體實(shí)施例方式
圖1是說明本發(fā)明的實(shí)施方式的D級放大器的放大動作的框圖。 在圖1中，D級放大器由輸入到輸入端子IN的輸入信號sl生成作為二 值信號的輸出信號(第1輸出信號、+側(cè)輸出信號)yl及輸出信號(第 2輸出信號、-側(cè)輸出信號)y2，驅(qū)動輸出端子(第l輸出端子)OUTP 和輸出端子(第2輸出端子)OUTN之間連接的負(fù)載。脈沖生成電路 10由輸入信號sl、輸出信號yl的反轉(zhuǎn)信號以及輸出信號y2 ，生成進(jìn) 行了脈沖寬度調(diào)制的脈沖信號(第1脈沖信號)y0。差動脈沖生成電 路14輸入脈沖信號y0,分別反轉(zhuǎn)脈沖信號yO的低電平及高電平，生 成脈沖信號yO的半周期移位的脈沖信號(第2脈沖信號)y3。脈沖放 大電路(第l脈沖放大電路)lla輸入脈沖信號yO，生成輸出信號yl, 提供給輸出端子OUTP。脈沖放大電路(第2脈沖放大電路)llb輸入
脈沖信號y3，生成輸出信號y2，提供給輸出信號OUTN。
在上述的D級放大器中，脈沖生成電路10能夠被看作是求出輸入 信號sl、將輸出信號yl通過系數(shù)器12a (系數(shù)e )進(jìn)行了反饋并反轉(zhuǎn) 的信號以及將輸出信號y2通過系數(shù)器12b (系數(shù)P )進(jìn)行了反饋的信 號的和，進(jìn)行增益A的放大，得到信號yO的電路。并且，差動脈沖生 成電路14不改變占空比，僅進(jìn)行反轉(zhuǎn)，因此能夠看作是增益為-1的電 路。進(jìn)而，脈沖放大電路lla、 llb不改變占空比，因此能夠看作增益 為1的電路。在此，可以假設(shè)脈沖放大電路lla、 llb各自的輸出中混 入有噪聲信號dl、 d2。在這種條件下，以下的式子成立。<formula>formula see original document page 9</formula>
...yl-y2=2A s/(l+2A P )+(dl-d2)/(l+2A P )
通過上述式子，在噪聲信號dl、 d2為同相且同振幅的信號的情況 下，不會向被提供yl-y2的負(fù)載中輸出噪聲信號，能夠得到較強(qiáng)的抗干 擾性。
另外，在本發(fā)明的實(shí)施方式的D級放大器中，脈沖生成電路也可 以具有電流供給電路，生成與輸入信號對應(yīng)的第1電流、對應(yīng)于第1 輸出信號的反轉(zhuǎn)信號的電平變成正或負(fù)的第2電流、對應(yīng)于第2輸出 信號的電平變成正或負(fù)的第3電流、以及對應(yīng)于方波信號的電平變成 正或負(fù)的第4電流；第1電容元件，分別通過第1、第2、第3及第4 電流而被充放電；以及第1比較電路，比較第1電容元件的電壓和參 照電壓，將比較結(jié)果作為第l脈沖信號輸出。
并且，差動脈沖生成電路優(yōu)選將第1脈沖信號為第1電平的期間 作為第2脈沖信號中的下一周期的第2電平的期間，將第1脈沖信號 為第2電平的期間作為第2脈沖信號中的下一周期的第1電平的期間。
進(jìn)而，差動脈沖生成電路具有第2及第3電容元件；通過一定 電流對第2電容元件進(jìn)行充電及放電的第1充放電電路；通過其他一 定電流對第3電容元件進(jìn)行充電及放電的第2充放電電路；比較第2 電容元件的電壓與第1預(yù)定電壓的第2比較器；比較第3電容元件的 電壓與第2預(yù)定電壓的第3比較器；以及控制第l及第2充放電電路， 基于第2及第3比較器的比較結(jié)果，生成第2脈沖信號的控制電路， 控制電路將第2電容元件的電壓設(shè)定為第1預(yù)定電壓，在方波信號的 第1邊界，開始第2電容元件的充電或放電，在第1脈沖信號的電平 轉(zhuǎn)變，停止第2電容元件的充電或放電，在方波信號的與第1邊界相 反方向的第2邊界，開始第2電容元件的放電或充電，在第2電容元 件的電壓和第1預(yù)定電壓一致的時刻，使第2脈沖信號從第1電平轉(zhuǎn) 變到第2電平，將第3電容元件的電壓設(shè)定為第2預(yù)定電壓，在方波 信號的第2邊界，開始第3電容元件的充電或放電，在第1脈沖信號 的電平轉(zhuǎn)變，停止第3電容元件的充電或放電，在方波信號的第1邊 界，開始第3電容元件的放電或充電，在第3電容元件的電壓和第2 預(yù)定電壓一致的時刻，使第2脈沖信號從第2電平轉(zhuǎn)變到第1電平。
并且，差動脈沖生成電路具有第2及第3電容元件；通過一定 電流對第2電容元件進(jìn)行充電及放電的第1充放電電路；通過其他一 定電流對第3電容元件進(jìn)行充電及放電的第2充放電電路；將第2電 容元件的電壓或第3電容元件的電壓與預(yù)定電壓進(jìn)行比較的比較器； 選擇第2電容元件的電壓或第3電容元件的電壓，提供給比較器的選 擇電路；以及控制第1及第2充放電電路，基于比較器的比較結(jié)果， 生成第2脈沖信號的控制電路，控制電路將第2電容元件的電壓設(shè)定 為預(yù)定電壓，在方波信號的第1邊界，開始第2電容元件的充電或放 電，在第1脈沖信號的電平轉(zhuǎn)變，停止第2電容元件的充電或放電， 在方波信號的與第1邊界相反方向的第2邊界，開始第2電容元件的 放電或充電，并控制選擇電路選擇第2電容元件的電壓，在第2電容 元件的電壓和預(yù)定電壓一致的時刻，使第2脈沖信號從第1電平轉(zhuǎn)變 到第2電平，將第3電容元件的電壓設(shè)定為預(yù)定電壓，在方波信號的 第2邊界，開始第3電容元件的充電或放電，在第1脈沖信號的電平 轉(zhuǎn)變，停止第3電容元件的充電或放電，在方波信號的第1邊界，開 始第3電容元件的放電或充電，并控制選擇電路選擇第3電容元件的 電壓，在第3電容元件的電壓和預(yù)定電壓一致的時刻，使第2脈沖信 號從第2電平轉(zhuǎn)變到第1電平。
以下根據(jù)實(shí)施例，參照附圖進(jìn)行詳細(xì)說明。
實(shí)施例1
圖2是表示本發(fā)明的第1實(shí)施例的D級放大器的結(jié)構(gòu)的框圖。在 圖2中，D級放大器具有輸入端子Iin;輸出端子OUTP、 OUTN;電流 源電路I1 I6; Nch晶體管MN1 MN3; Pch晶體管MP1 MP3;緩 沖器電路BUF1 BUF3;電平移動電路22a、 22b;電容元件C1;比較 器CMP1;差動脈沖生成電路14;以及半橋21a、 21b。
輸入端子Iin與另一端接地的電容元件Cl的一端以及比較器 CMP1的非反轉(zhuǎn)輸入端子(+ )連接。
比較器CMP1比較電容元件C1的一端的電壓與反轉(zhuǎn)輸入端子(-) 的基準(zhǔn)電壓Vr，將作為比較結(jié)果的脈沖信號0UT1輸出到半橋21a及 差動脈沖生成電路14。
差動脈沖生成電路14輸入矩形信號OSC、基準(zhǔn)電壓Vr、脈沖信 號0UTP1，分別反轉(zhuǎn)脈沖信號0UTP1的低電平及高電平，生成脈沖信 號0UTP1的半周期移位的脈沖信號0UTN1。即，將脈沖信號0UTP1 為H電平的期間作為脈沖信號0UTN1中的下一周期的L電平的期間， 將脈沖信號0UTP1為L電平的期間作為脈沖信號0UTN1中的下一周 期的H電平的期間。
半橋21a不改變脈沖信號OUTPl的占空比地進(jìn)行放大，輸出到輸 出端子OUTP。半橋21b不改變脈沖信號OUTN1的占空比地進(jìn)行放大， 輸出到輸出端子OUTN。輸出端子OUTP、 OUTN之間連接有負(fù)載15。
輸出端子OUTP經(jīng)由電平移動電路22a以及具有反轉(zhuǎn)功能的緩沖 器電路BUF1，與Nch晶體管MNK Pch晶體管MP1的柵極連接。
Pch晶體管MPl的源極經(jīng)由電流源電路Il與電源連接，漏極與電 容元件C1的一端連接。Nch晶體管MNl的源極經(jīng)由電流源電路I2接 地，漏極與電容元件C1的一端連接。在此，電流源電路Il、 12中的供 給電流為相同的值。即，Pch晶體管MPl導(dǎo)通時的電流源電路Il向電 容元件Cl的充電電流與Nch晶體管MN1導(dǎo)通時的電流源電路12向電 容元件Cl的放電電流為相同的值。
輸出端子OUTN經(jīng)由電平移動電路22b以及緩沖器電路BUF2， 與Nch晶體管MN2、 Pch晶體管MP2的柵極連接。
Pch晶體管MP2的源極經(jīng)由電流源電路13與電源連接，漏極與電 容元件C1的一端連接。Nch晶體管MN2的源極經(jīng)由電流源電路I4接 地，漏極與電容元件C1的一端連接。在此，電流源電路I3、 14中的供 給電流為相同的值。艮卩，Pch晶體管MP2導(dǎo)通時的電流源電路I3向電 容元件C1的充電電流與Nch晶體管MN2導(dǎo)通時的電流源電路I4向電 容元件C1的放電電流為相同的值。進(jìn)而，電流源電路I3、 14中的供給 電流與電流源電路Il、 12中的供給電流也為相同的值。
矩形信號OSC經(jīng)由緩沖器電路BUF3提供到Nch晶體管MN3、 Pch晶體管MP3的柵極。
Pch晶體管MP3的源極經(jīng)由電流源電路I5與電源連接，漏極與電 容元件C1的一端連接。Nch晶體管MN3的源極經(jīng)由電流源電路I6接地，漏極與電容元件C1的一端連接。在此，電流源電路I5、 16中的供 給電流為相同的值。艮卩，Pch晶體管MP3導(dǎo)通時的電流源電路I5向電 容元件Cl的充電電流與Nch晶體管MN3導(dǎo)通時的電流源電路16向電 容元件C1的放電電流為相同的值。
在以上結(jié)構(gòu)的D級放大器中，由電平移動電路22a、緩沖器電路 BUF1、 Pch晶體管MPl、電流源電路Il、 Nch晶體管MNl、電流源電 路12構(gòu)成的電路相當(dāng)于圖1中作為反饋電路的系數(shù)器12a,電流源電
路ii、 i2中的供給電流的值與反饋量e對應(yīng)(其中包括反轉(zhuǎn)的-l)。
并且，由電平移動電路22b、緩沖器電路BUF2、 Pch晶體管MP2、電 流源電路I3、 Nch晶體管MN2、電流源電路I4構(gòu)成的電路相當(dāng)于圖1 中作為反饋電路的系數(shù)器12b，電流源電路13、 14中的供給電流的值與 反饋量P對應(yīng)。
進(jìn)而，通過與矩形信號OSC的H、 L電平分別對應(yīng)地從電流源電 路15、 16向電容元件C1的充放電電流，電容元件C1的一端產(chǎn)生作為 三角波的電壓。并且，對應(yīng)于與提供到輸入端子Iin的輸入信號所對應(yīng) 的電流，電容元件C1的一端的電壓發(fā)生變動(產(chǎn)生波動)。S卩，電容 元件C1的一端的電壓為在輸入信號重疊三角波信號，進(jìn)而加上了輸出 端子OUTP、 OUTN各自的信號的反饋量e所對應(yīng)的值而得到的值。
比較器CMP1比較電容元件Cl的一端的電壓和基準(zhǔn)電壓Vr，將 作為比較結(jié)果的進(jìn)行了脈沖寬度調(diào)制的脈沖信號OUTP1輸出到半橋 21a及差動脈沖生成電路14。差動脈沖生成電路14反轉(zhuǎn)脈沖信號 OUTP1,錯開相位，作為脈沖信號OUTNl輸出到半橋21b。
通過電流源電路11 16、電容元件C1、比較器CMP1，構(gòu)成圖1 中的脈沖生成電路10。并且，脈沖生成電路10輸出的脈沖信號OUTP1 由正側(cè)的半橋21a和負(fù)側(cè)的半橋21b共用。
接著，對差動脈沖生成電路14的詳細(xì)內(nèi)容進(jìn)行說明。圖3是表示 本發(fā)明的第1實(shí)施例的差動脈沖生成電路的結(jié)構(gòu)的框圖。在圖3中， 差動脈沖生成電路具有控制電路31a、充放電電路32、電容元件C2、 C3、比較器CMP2、 CMP3。
控制電路31a輸入脈沖信號0UTP1 、矩形信號OSC、比較器CMP2、 CMP3的各自的信號，根據(jù)這些信號的時序，控制充放電電路32,輸 出脈沖信號OUTNl。
充放電電路32根據(jù)來自控制電路31a的控制，進(jìn)行電容元件C2、 C3的充放電。
比較器CMP2比較電容元件C2和基準(zhǔn)電壓Vr2，將比較結(jié)果輸出 到控制電路31a。并且，比較器CMP3比較電容元件C3和基準(zhǔn)電壓Vr3， 將比較結(jié)果輸出到控制電路31a。
圖4是表示本發(fā)明的第1實(shí)施例的差動脈沖生成電路的動作的時 序圖。在圖4中，將矩形信號OSC為H電平的期間作為Tl，為L電 平的期間作為T2。另外，在此，將矩形信號OSC的成倍的頻率的信號 圖示為時鐘信號CLK。矩形信號OSC是將時鐘信號CLK進(jìn)行1/2分頻 而生成。
在矩形信號OSC的上升時刻tll,控制電路31a對于充放電電路 32進(jìn)行控制，使電容元件C2的充電開始，使電容元件C3的放電開始。
在時刻tl2，比較器CMP3判斷出電容元件C3的電壓Vc3到達(dá)了 基準(zhǔn)電壓Vr3時，控制電路31a對于充放電電路32停止電容元件C3 的放電，并且脈沖信號OUTNl下降。
在時刻tl3，脈沖信號OUTPl下降。此時，控制電路31a對于充
放電電路32使電容元件C2的充電停止。
在矩形信號OSC下降的時刻t21，控制電路31a對于充放電電路 32進(jìn)行控制，使電容元件C2的放電開始，使電容元件C3的充電幵始。
在時刻t22，脈沖信號0UTP1上升。此時控制電路31a對于充放 電電路32使電容元件C3的充電停止。
在時刻t23，比較器CMP2判斷出電容元件C2的電壓Vc2到達(dá)了 基準(zhǔn)電壓Vr2時，控制電路31a對于充放電電路32停止電容元件C2 的放電，并且脈沖信號0UTN1上升。
差動脈沖生成電路14如上所述地動作，使時刻t21 t22間的時間 與時刻tll tl2間的時間相等，使時刻tll tl3間的時間與時刻t21 t23間的時間相等，生成脈沖信號0UTN1。在此，如果時刻tll中的電 壓Vc2為基準(zhǔn)電壓Vr2，電容元件C2的充電電流和放電電流的值相同， 則時刻tll tl3間的時間和時刻t21 t23間的時間相同。并且，如果 時刻t21中的電壓Vc3為基準(zhǔn)電壓Vr3，電容元件C3的充電電流和放 電電流的值相同，則時刻tll U2間的時間和時刻t21 t22間的時間 相同。
這樣一來，差動脈沖生成電路14可以將脈沖信號0UTP1為H電 平的期間作為脈沖信號0UTN1中的下一周期的L電平的期間，將脈沖 信號0UTP1為L電平的期間作為脈沖信號0UTN1中的下一周期的H 電平的期間。充放電電路32為電流鏡結(jié)構(gòu)，由此能夠以較少的元件數(shù) 高精度地達(dá)到"充電電流=放電電流"。因此，差動脈沖生成電路14 可以使電容元件中的充電電流與放電電流的值相等，輸出脈沖信號 0UTP1中的占空比準(zhǔn)確地反轉(zhuǎn)了的脈沖信號0UTN1。因此，能夠使差 動脈沖生成電路14中的增益準(zhǔn)確地為。
實(shí)施例2
圖5是表示本發(fā)明的第2實(shí)施例的差動脈沖生成電路的結(jié)構(gòu)的框 圖。在圖5中，與圖3相同的標(biāo)號表示相同部件，省略其說明。圖5 的差動脈沖生成電路具有選擇電路33，代替圖3的控制電路31a而具 有控制電路31b。并且，圖3的比較器CMP2、 CMP3為共用的比較器 CMP4，圖3的基準(zhǔn)電壓Vr2、 Vr3為共用的基準(zhǔn)電壓Vr。
圖6是表示充放電電路32及選擇電路33的詳細(xì)內(nèi)容的電路圖。 在圖6中，充放電電路32具有電流源電路111 114;Nch晶體管MNll、 M12;以及Pch晶體管MPll、 MP12。并且，選擇電路33具有Nch晶 體管MN13、 MN14、倒相電路INV。
控制電路31b在圖4的時刻tll tl3期間，將信號CDC1作為L 電平，Pch晶體管MPll導(dǎo)通，通過電流源電路Ill的電流對電容元件 C2充電。并且，在圖4的時刻t21 t23期間，將信號CDC2作為H電 平，Nch晶體管MN11導(dǎo)通，通過電流源電路112的電流將電容元件 C2放電。
進(jìn)而，控制電路31b在圖4的時刻t21 t22期間，將信號CDC3 作為L電平，Pch晶體管MP12導(dǎo)通，通過電流源電路I13的電流對電 容元件C3充電。并且，在圖4的時刻tll tl2期間，將信號CDC4作 為H電平，Nch晶體管MN12導(dǎo)通，通過電流源電路114的電流將電 容元件C3放電。
并且，控制電路31b在圖4的期間Tl，將信號SEL作為L電平， 經(jīng)由倒相電路INV提供給Nch晶體管MN14的柵極，Nch晶體管MN14 導(dǎo)通。通過導(dǎo)通的Nch晶體管MNH，電容元件C3的電壓Vc3提供給 比較器CMP4的非反轉(zhuǎn)輸入端子(+)。
進(jìn)而，控制電路31b在圖4的期間T2，將信號SEL作為H電平，
提供給Nch晶體管MN13的柵極，Nch晶體管MN13導(dǎo)通。通過導(dǎo)通 的Nch晶體管MN13，電容元件C2的電壓Vc2提供給比較器CMP4 的非反轉(zhuǎn)輸入端子(+ )。
這種結(jié)構(gòu)的差動脈沖生成電路的動作與第1實(shí)施例中說明的差動 脈沖生成電路相同。
在本實(shí)施例中，如上所述，比較器為1個，通過選擇電路33進(jìn)行 切換，能夠?qū)崿F(xiàn)電路的簡化。
在此，在第1及第2實(shí)施例中，當(dāng)在集成電路內(nèi)實(shí)現(xiàn)D級放大器 時，電容元件C2、 C3的電容不會受到模擬開關(guān)或定電流源的切換開關(guān) 的寄生電容的影響，且沒有必要增大到不會出現(xiàn)保持期間的泄漏電流 導(dǎo)致的電荷缺少的影響的程度。但是，生成作為差動脈沖的脈沖信號 0UTN1所需要的2個時序精度，對于電容元件，使得"充電電流=放 電電流"，從而可以達(dá)成，因此電容的絕對精度或相對于其他電容元 件的相對精度都不需要。
并且，由充放電而成對的電流管為電流鏡結(jié)構(gòu)，從而能夠以較少 的元件數(shù)高精度地實(shí)現(xiàn)"充電電流-放電電流"，模擬開關(guān)也可以分別 由一個MOS晶體管構(gòu)成。并且，控制電路能夠由100柵極左右的邏輯 電路構(gòu)成，因此能夠以及足夠小的面積實(shí)現(xiàn)。另一方面，在現(xiàn)有例的 情況下，高精度的差動放大器是必要的、不可欠缺的，在同一處理中 構(gòu)成差動放大電路的情況下需要較大的面積。
另外，假設(shè)半橋21a、 21b的電源電壓與其他模塊的電源電壓不同 的情況，插入有電平移動電路22a、 22b。但是，如果是同一電源電壓， 則不需要電平移動電路22a、 22b。
并且，如果根據(jù)半橋21a、 21b的電源電壓，而構(gòu)成為使電流源電
路I1 I4的電流值變化的電路，則能夠提高PSRR (Power Supply Rejection Ratio,電源抑制比)性能。
進(jìn)而，輸入端子Iin作為電流輸入的結(jié)構(gòu)，但也可以通過將電壓電 流轉(zhuǎn)換電路附加到輸入端子Iin來進(jìn)行電壓輸入。
另外，上述專利文獻(xiàn)等的各公開內(nèi)容援引入本說明書。在本發(fā)明 公開(包括權(quán)利要求書)的范圍內(nèi)，進(jìn)而基于其基本的技術(shù)思想可以 進(jìn)行實(shí)施方式或?qū)嵤├淖兏?、調(diào)整。并且，在本發(fā)明的權(quán)利要求范 圍內(nèi)，各種公開要素可以進(jìn)行多種組合和選擇。即，本發(fā)明當(dāng)然包括 根據(jù)包含權(quán)利要求的范圍在內(nèi)的全部公開、技術(shù)思想，本領(lǐng)域技術(shù)人 員能夠得到的各種變形、修改。
權(quán)利要求
1.一種D級放大器，由輸入信號生成作為二值信號的第1及第2輸出信號，驅(qū)動連接在第1輸出端子和第2輸出端子之間的負(fù)載，其特征在于，具有脈沖生成電路，由上述輸入信號、上述第1輸出信號的反轉(zhuǎn)信號以及上述第2輸出信號，生成進(jìn)行了脈沖寬度調(diào)制的第1脈沖信號；差動脈沖生成電路，輸入上述第1脈沖信號，分別反轉(zhuǎn)上述第1脈沖信號的低電平和高電平，生成上述第1脈沖信號的半周期移位的第2脈沖信號；第1脈沖放大電路，輸入上述第1脈沖信號，生成上述第1輸出信號，提供到上述第1輸出端子；以及第2脈沖放大電路，輸入上述第2脈沖信號，生成上述第2輸出信號，提供到上述第2輸出端子。
2. 根據(jù)權(quán)利要求1所述的D級放大器，其特征在于， 上述脈沖生成電路具有電流供給電路，生成與上述輸入信號對應(yīng)的第1電流；與上述第1 輸出信號的反轉(zhuǎn)信號的電平對應(yīng)地變成正或負(fù)的第2電流；與上述第2 輸出信號的電平對應(yīng)地變成正或負(fù)的第3電流；以及與方波信號的電 平對應(yīng)地變成正或負(fù)的第4電流，第1電容元件，分別通過上述第1、第2、第3及第4電流被充放電；第1比較電路，比較上述第1電容元件的電壓和參照電壓，將比 較結(jié)果作為上述第1脈沖信號輸出。
3. 根據(jù)權(quán)利要求1所述的D級放大器，其特征在于， 上述差動脈沖生成電路將上述第1脈沖信號為第1電平的期間作為上述第2脈沖信號中的下一周期的第2電平的期間，將上述第1脈 沖信號為第2電平的期間作為上述第2脈沖信號中的下一周期的第1 電平的期間。
4. 根據(jù)權(quán)利要求2所述的D級放大器，其特征在于， 上述差動脈沖生成電路具有第2及第3電容元件；通過一定電流對上述第2電容元件進(jìn)行充電及放電的第1充放電 電路；通過其他一定電流對上述第3電容元件進(jìn)行充電及放電的第2充 放電電路；比較上述第2電容元件的電壓與第1預(yù)定電壓的第2比較器； 比較上述第3電容元件的電壓與第2預(yù)定電壓的第3比較器；以及控制上述第1及第2充放電電路，基于上述第2及第3比較器的 比較結(jié)果，生成上述第2脈沖信號的控制電路， 上述控制電路，將上述第2電容元件的電壓設(shè)定為上述第1預(yù)定電壓，在上述方 波信號的第1邊界，開始上述第2電容元件的充電或放電，在上述第1 脈沖信號的電平轉(zhuǎn)變，停止上述第2電容元件的充電或放電，在上述 方波信號的與第1邊界相反方向的第2邊界，開始上述第2電容元件 的放電或充電，在上述第2電容元件的電壓和上述第1預(yù)定電壓一致 的時刻，使上述第2脈沖信號從第1電平轉(zhuǎn)變到第2電平，將上述第3電容元件的電壓設(shè)定為上述第2預(yù)定電壓，在上述方 波信號的第2邊界，開始上述第3電容元件的充電或放電，在上述第l 脈沖信號的電平轉(zhuǎn)變，停止上述第3電容元件的充電或放電，在上述 方波信號的第1邊界，開始上述第3電容元件的放電或充電，在上述 第3電容元件的電壓和上述第2預(yù)定電壓一致的時刻，使上述第2脈 沖信號從第2電平轉(zhuǎn)變到第1電平。
5. 根據(jù)權(quán)利要求2所述的D級放大器，其特征在于， 上述差動脈沖生成電路具有第2及第3電容元件；通過一定電流對上述第2電容元件進(jìn)行充電及放電的第1充放電 電路；通過其他一定電流對上述第3電容元件進(jìn)行充電及放電的第2充 放電電路；將上述第2電容元件的電壓或上述第3電容元件的電壓與預(yù)定電 壓進(jìn)行比較的比較器；選擇上述第2電容元件的電壓或上述第3電容元件的電壓，提供 給上述比較器的選擇電路；以及控制上述第1及第2充放電電路，基于上述比較器的比較結(jié)果， 生成上述第2脈沖信號的控制電路，上述控制電路，將上述第2電容元件的電壓設(shè)定為上述預(yù)定電壓，在上述方波信 號的第1邊界，開始上述第2電容元件的充電或放電，在上述第1脈 沖信號的電平轉(zhuǎn)變，停止上述第2電容元件的充電或放電，在上述方 波信號的與第1邊界相反方向的第2邊界，開始上述第2電容元件的 放電或充電，并控制上述選擇電路選擇上述第2電容元件的電壓，在 上述第2電容元件的電壓和上述預(yù)定電壓一致的時刻，使上述第2脈 沖信號從第1電平轉(zhuǎn)變到第2電平，將上述第3電容元件的電壓設(shè)定為上述預(yù)定電壓，在上述方波信 號的第2邊界，開始上述第3電容元件的充電或放電，在上述第1脈 沖信號的電平轉(zhuǎn)變，停止上述第3電容元件的充電或放電，在上述方 波信號的第1邊界，開始上述第3電容元件的放電或充電，并控制上 述選擇電路選擇上述第3電容元件的電壓，在上述第3電容元件的電 壓和上述預(yù)定電壓一致的時刻，使上述第2脈沖信號從第2電平轉(zhuǎn)變 到第1電平。
全文摘要
本發(fā)明提供一種D級放大器，能夠得到較強(qiáng)的抗干擾性。由輸入到輸入端子(IN)的輸入信號(s1)生成作為二值信號的輸出信號(y1)及輸出信號(y2)，驅(qū)動連接在輸出端子(OUTP)和輸出端子(OUTN)之間的負(fù)載。脈沖生成電路(10)由輸入信號(s1)、輸出信號(y1)的反轉(zhuǎn)信號以及輸出信號(y2)，生成進(jìn)行了脈沖寬度調(diào)制的脈沖信號(y0)；差動脈沖生成電路(14)輸入脈沖信號(y0)，分別反轉(zhuǎn)脈沖信號(y0)的低電平和高電平，生成脈沖信號(y0)的半周期移位的脈沖信號(y3)；脈沖放大電路(11a)輸入脈沖信號(y0)，生成輸出信號(y1)，提供到輸出端子(OUTP)脈沖放大電路(11b)輸入脈沖信號(y3)，生成輸出信號(y2)，提供到輸出端子(OUTN)。
文檔編號H03K3/00GK101350600SQ20081012815
公開日2009年1月21日 申請日期2008年7月21日 優(yōu)先權(quán)日2007年7月20日
發(fā)明者小松輝充 申請人:恩益禧電子股份有限公司