專利名稱：一種能提高信噪比的δ-σ調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)轉(zhuǎn)換和信號處理領(lǐng)域，具體涉及一種能提高信噪比的A-2調(diào) 制器。
背景技術(shù)：
A-2調(diào)制器是一種利用過采樣和噪聲成型技術(shù)的調(diào)制器，其廣泛應(yīng)用于音頻 信號處理領(lǐng)域。在AD轉(zhuǎn)換器中利用A-S調(diào)制器，是釆用對所輸入的模擬信號進 行積分并輸出的積分器，以及將積分模擬信號變換成數(shù)字信號并輸出的量化器而 實現(xiàn)的。
如圖1所示， 一種傳統(tǒng)的一階開關(guān)電容A-2調(diào)制器，主要由一開關(guān)電容積分 器和量化器組成，積分器對輸入模擬信號Ki進行積分，其輸出通過量化器得到一 串?dāng)?shù)字脈沖信號，以實現(xiàn)模擬信號到數(shù)字信號的轉(zhuǎn)換。積分器主要由運放和采樣 電容Cs，積分電容Ci，以及開關(guān)組成。開關(guān)由兩相時鐘Ol， 02控制。在①1時 刻，積分器工作于釆樣階段，該時刻將輸入信號Kz'存儲于Cs中；在①2時刻為積 分階段，該時刻Cs中的電荷被轉(zhuǎn)移至Ci中。該積分器的增益表示為Cs/Ci。量化 器主要是由比較器和觸發(fā)器組成，其輸出out控制合適的量化電平(Vrefp， Vrefn) 作為積分的輸入。
對于圖1所示的A-2調(diào)制器，由于量化器輸出的反饋作用，使得該調(diào)制器的 量化噪聲傳遞函數(shù)呈現(xiàn)為一高通濾波器，而具有一階噪聲整形；信號傳遞函數(shù)則 為一低通濾波器。這樣信號能夠順利通過，而量化噪聲在信號頻帶內(nèi)得到衰減， 這樣使得信噪比得到大大提高。
如圖2所示，通過對圖1所示積分器的級聯(lián)可實現(xiàn)對量化噪聲的n階整形， 以使信噪比得到更大的提高。然而，對于輸入級積分器，由于運放的輸入熱噪聲， 1/f噪聲和在采樣和積分階段所產(chǎn)生的熱噪聲得不到整形，因而輸入級積分器所產(chǎn) 生的噪聲將成為提高信噪比的瓶頸，其中熱噪聲占主要因素。
如式(1)所示，提高過采樣率可以提高信噪比。若輸入積分器所產(chǎn)生噪聲熱 噪聲成為限制信噪比的主要因素時，過采樣率提高一倍，可增加信噪比3dB，然而這樣的代價是功耗也會成倍增加。
皿—(1)
上式中Vin(max)為輸入信號的最大幅度，0SR為過采樣率k為玻爾茲曼常數(shù)， T為溫度，DR為動態(tài)范圍，在A-2調(diào)制器中動態(tài)范圍可等價于信噪比。
同樣地，如式(1)示，增大Cs—倍可以增加信噪比3dB，然而增加Cs意味 著積分電容Ci增加一倍，而Ci往往大于Cs許多倍，這樣會極大地增大芯片面積， 不利于成本的降低。
綜上，當(dāng)輸入積分器所產(chǎn)生噪聲熱噪聲成為限制信噪比的主要因素時，增加 過采樣率和采樣電容Cs，都能夠增加信噪比，然而卻不是很好的方法。

發(fā)明內(nèi)容
本發(fā)明為解決上述技術(shù)問題提供了一種能提高信噪比的A-S調(diào)制器，在對輸 入信號幅度不變的情況下，增加極小成本甚至降低成本都可獲得等效信號的倍增， 從而實現(xiàn)信噪比的提高。
一種能提高信噪比的A-i:調(diào)制器，包括依次連接的量化器和積分器，其特征
在于所述積分器的采樣電路設(shè)置有用于控制開關(guān)的兩相時鐘①1、①2;
當(dāng)Ol時刻為電路的采樣時間時，由①1控制的開關(guān)閉合，由①2控制的開關(guān)
斷開，此時采樣電路包括由電容Cl、 C2、、 C (n-1)、 Cn并聯(lián)形成的并聯(lián)電容 電路，輸入信號Vi輸入至并聯(lián)電容電路的一端，并聯(lián)電容電路的另一端聯(lián)接到共 模地，此時并聯(lián)電容電路的電容上共存儲(Cl+C2+…+C(n-1)+Cn)XVi的電荷；
當(dāng)02時刻為積分時間時，由①2控制的開關(guān)閉合，由①1控制的開關(guān)斷開， 此時采樣電路包括由電容Cl、 C2、…、C (n-1)、 Cn串聯(lián)形成的串聯(lián)電容電路， 此時串聯(lián)電容電路的一端連接到共模地，串聯(lián)電容電路的另一端輸出電壓Vc， Vc 的等效電壓為Vc=nXVi;
其中n》l。
由上式可知本調(diào)制器結(jié)構(gòu)的等效輸入電壓是傳統(tǒng)結(jié)構(gòu)的n倍，對應(yīng)于(1)式， 將Vc代入(1)以替換V腿x，便得到下(2)式p&t/c 4fcr (2)
同樣地當(dāng)Vi取其最大幅值V腿x， (2)式除以(1)便得到n2，即信噪比可提 高n2倍。
為了保證系統(tǒng)傳遞函數(shù)不變，所述電容Cl， C2，， C (n-1)， Cn的容值應(yīng) 該滿足
Cs=l/ [1/Cl+l/C2+…+l/C (n-l) +1/Cn] 所述輸出電壓Vc作為積分器運算放大器的輸入。
當(dāng)『2時，所述釆樣電路設(shè)置有6個開關(guān)S1、 S2、 S3、 S4、 S5、 S6，以及兩 個值為2XCs的采樣電容C1、 C2，所述S1、 S3 、 S5由01控制，所述S2、 S4、 S6由①2控制；其中Sl連接輸入信號Vi和Cl的一極板，C1的一極板通過S2與 共模地連接，Cl的另一極板通過S3與共模地連接，Cl的另一極板通過S4與C2 的一極板連接，S5連接輸入信號Vi和C2的一極板，C2的一極板通過S6與共模 地連接；
因此在①1時刻時，輸入信號Vi連接并聯(lián)的Cl、 C2的一端，并聯(lián)的C1、 C2 的另一端連接共模地；
在①2時刻時，共模地連接依次串聯(lián)的C1、 C2， C2的另一端連接輸出電壓Vc， 并且Vc二2XVi;
所述C1和C2滿足
Cs=ClXC2/(Cl+C2)
在巾1時刻，兩個電容C1、 C2并聯(lián)，輸入信號Vi對Cl， C2充電至Vi，使得 各個電容存儲的電荷為分別為ViXCl和ViXC2;在①2時刻，兩個電容串聯(lián)，其 等效電容值為Cs，而Vc處電壓由于電荷泵的效應(yīng)為2XVi，這對于圖l所示的采 樣電路所傳遞的電壓增加了1倍。
本發(fā)明的有益效果如下
本發(fā)明可以在對輸入信號幅度不變的情況下，增加極小成本甚至減小成本都 可獲得等效信號的倍增，從而實現(xiàn)信噪比的提高。


圖1為背景技術(shù)所述的調(diào)制器結(jié)構(gòu)示意2為背景技術(shù)所述的調(diào)制器結(jié)構(gòu)示意圖
圖3為本發(fā)明采樣電路的原理結(jié)構(gòu)示意圖
圖4為本發(fā)明采樣電路的等效電路結(jié)構(gòu)示意圖
圖5為本發(fā)明采樣電路n=2的結(jié)構(gòu)示意圖
圖6為本發(fā)明采樣電路n=2的等效電路結(jié)構(gòu)示意圖
圖7為本發(fā)明實施的具體A-2調(diào)制器的結(jié)構(gòu)示意圖
圖8為本發(fā)明實施的具體A-Z調(diào)制器的結(jié)構(gòu)示意圖
具體實施例方式
如圖3-4所示， 一種能提高信噪比的A-2調(diào)制器，包括依次連接的量化器和 積分器，其特征在于所述積分器的采樣電路設(shè)置有用于控制開關(guān)的兩相時鐘①1、 ①2;
當(dāng)。1時刻為電路的采樣時間時，由①1控制的開關(guān)閉合，由02控制的開關(guān) 斷開，此時采樣電路包括由電容Cl、 C2、、 C (n-l)、 Cn并聯(lián)形成的并聯(lián)電容 電路，輸入信號Vi輸入至并聯(lián)電容電路的一端，并聯(lián)電容電路的另一端聯(lián)接到共 模地，此時并聯(lián)電容電路的電容上共存儲(Cl+C2+…+C(n-1)+Cn) XVi的電荷；
當(dāng)①2時刻為積分時間時，由02控制的開關(guān)閉合，由①1控制的開關(guān)斷開， 此時采樣電路包括由電容Cl、 C2、…、C (n-l)、 Cn串聯(lián)形成的串聯(lián)電容電路， 此時串聯(lián)電容電路的一端連接到共模地，串聯(lián)電容電路的另一端輸出電壓Vc， Vc 的等效電壓為Vc=nXVi;
其中n》l。
由上式可知圖3所示的本調(diào)制器結(jié)構(gòu)的等效輸入電壓是如圖1所示傳統(tǒng)結(jié)構(gòu) 的n倍，對應(yīng)于(1)式，信噪比可提高n2倍。
為了保證系統(tǒng)傳遞函數(shù)不變，所述電容C1， C2，， C (n-1)， Cn的容值為
Cs:l/[l/Cl+l/C2+…+l/C(n-l)+l/Cn] 所述輸出電壓Vc作為積分器運算放大器的輸入。
如圖5-6所示，當(dāng)n々時，所述采樣電路設(shè)置有6個開關(guān)S1、 S2、 S3、 S4、 S5、 S6，以及兩個值為2XCs的采樣電容C1、 C2，所述S1、 S3 、 S5由①1控帝U， 所述S2、 S4、 S6由02控制；其中Sl連接輸入信號Vi和Cl的一極板，Cl的一 極板通過S2與共模地連接，Cl的另一極板通過S3與共模地連接，Cl的另一極板 通過S4與C2的一極板連接，S5連接輸入信號Vi和C2的一極板，C2的一極板通過S6與共模地連接；
因此在Ol時刻時，圖5等效于圖6 (a),輸入信號Vi連接并聯(lián)的Cl、 C2的 一端，并聯(lián)的C1、 C2的另一端連接共模地；
在0>2時刻時，圖5等效于圖6 (b)，共模地連接依次串聯(lián)的Cl、 C2， C2的 另一端連接輸出電壓Vc，并且Vc二2XVi;
所述Cl和C2滿足
Cs二ClXC2/(Cl+C2)
在Ol時刻，圖5中所示兩個電容C1、 C2并聯(lián)，輸入信號Vi對Cl， C2充電 至Vi，使得各個電容存儲的電荷為分別為ViXCl和ViXC2;在02時亥lj，兩個電 容串聯(lián)，其等效電容值為Cs，而Vc處電壓由于電荷泵的效應(yīng)為2XVi，這對于圖 1所示的采樣電路所傳遞的電壓增加了1倍。
圖7是將圖5所示的電路單元替換圖1所示的電路單元所得到的A - 2:調(diào)制器。 其中取Cl《2:2Cs，所述調(diào)制器的采樣電路在積分階段由于電容串聯(lián)的作用，使得 等效電容仍然為Cs，因而積分器的增益仍然為Cs/Ci，電路沒有改變傳遞函數(shù)， 然而等效的輸入信號得到倍增。在輸入積分器所產(chǎn)生噪聲熱噪聲成為限制信噪比 的主要因素時，對(1)式的結(jié)果求分貝，艮P，
DR(db)=10*lg(DR) (2)
若信號幅度增加為原來的2倍，那么根據(jù)平方關(guān)系和對數(shù)關(guān)系，(2)式可表 示如下
DR(db)=10*lg(4*DR)=10* (lg4十lg(DR)) (3) 其中l(wèi)g4=0. 6，所以得到信噪比增加6dB。
如果在減小積分電容Ci和采樣電容Cs —半的情況下，由熱噪聲決定的信噪 比會減小3dB，然而信號增加所帶來的信噪比會增加6dB，因而會使總的信噪比增 加3dB，也就是說在增加信噪比的情況下，面積減小，成本降低。
同樣若采用外部電平量化，電路可如圖8所示。
本方案并不僅僅應(yīng)用于圖7，圖8所示的應(yīng)用，對于各種開關(guān)電容A-i:調(diào)制 器都適用。
8
權(quán)利要求
1、一種能提高信噪比的Δ-∑調(diào)制器，包括依次連接的量化器和積分器，其特征在于所述積分器的采樣電路設(shè)置有用于控制開關(guān)的兩相時鐘Φ1、Φ2；當(dāng)Φ1時刻為電路的采樣時間時，由Φ1控制的開關(guān)閉合，由Φ2控制的開關(guān)斷開，此時采樣電路包括由電容C1、C2、…、C(n-1)、Cn并聯(lián)形成的并聯(lián)電容電路，輸入信號Vi輸入至并聯(lián)電容電路的一端，并聯(lián)電容電路的另一端聯(lián)接到共模地，此時并聯(lián)電容電路的電容上共存儲(C1+C2+…+C(n-1)+Cn)×Vi的電荷；當(dāng)Φ2時刻為積分時間時，由Φ2控制的開關(guān)閉合，由Φ1控制的開關(guān)斷開，此時采樣電路包括由電容C1、C2、…、C(n-1)、Cn串聯(lián)形成的串聯(lián)電容電路，此時串聯(lián)電容電路的一端連接到共模地，串聯(lián)電容電路的另一端輸出電壓Vc，Vc的等效電壓為Vc＝n×Vi；其中n≥1；本調(diào)制器結(jié)構(gòu)的等效輸入電壓提高了n倍，因此信噪比提高n2倍。
2、 根據(jù)權(quán)利要求1所述的一種能提高信噪比的A-2調(diào)制器，其特征在于 所述電容C1， C2，， C (n-l)， Cn的容值為:Cs:l/[l/Cl+l/C2+…+l/C(n-l)+l/Cn]。
3、 根據(jù)權(quán)利要求1所述的一種能提高信噪比的A-2調(diào)制器，其特征在于 所述輸出電壓Vc作為積分器運算放大器的輸入。
4、 根據(jù)權(quán)利要求1所述的一種能提高信噪比的A-2調(diào)制器，其特征在于 當(dāng)『2時，所述采樣電路設(shè)置有6個開關(guān)S1、 S2、 S3、 S4、 S5、 S6，以及兩個值 為2XCs的采樣電容C1、 C2，所述S1、 S3 、 S5由01控制，所述S2、 S4、 S6由 02控制；其中Sl連接輸入信號Vi和Cl的一極板，Cl的一極板通過S2與共模 地連接，Cl的另一極板通過S3與共模地連接，Cl的另一極板通過S4與C2的一 極板連接，S5連接輸入信號Vi和C2的一極板，C2的一極板通過S6與共模地連 接；因此在①1時刻時，輸入信號Vi連接并聯(lián)的Cl、 C2的一端，并聯(lián)的Cl、 C2 的另一端連接共模地；在02時刻時，共模地連接依次串聯(lián)的C1、 C2， C2的另一端連接輸出電壓Vc， 并且Vc:2XVi;所述Cl和C2滿足Cs=Cl XC2/(C1+C2);在①1時刻，兩個電容C1、 C2并聯(lián)，輸入信號Vi對Cl， C2充電至Vi，使得 各個電容存儲的電荷為分別為ViXCl和ViXC2;在02時刻，兩個電容串聯(lián)，其 等效電容值為Cs，而Vc處電壓由于電荷泵的效應(yīng)為2XVi，這對于圖l所示的采 樣電路所傳遞的電壓增加了1倍。
全文摘要
本發(fā)明公開了一種能提高信噪比的Δ-∑調(diào)制器，包括依次連接的量化器和積分器，所述積分器的采樣電路設(shè)置有用于控制開關(guān)的兩相時鐘Φ1、Φ2，通過當(dāng)Φ1、Φ2控制開關(guān)開閉，采樣電路可以變換為由電容C1、C2、…、C(n-1)、Cn形成的并聯(lián)電容電路或者串聯(lián)電容電路，從而本調(diào)制器結(jié)構(gòu)的等效輸入電壓提了n倍，因此信噪比提高n²倍；本發(fā)明可以在對輸入信號幅度不變的情況下，增加極小成本甚至減小成本都可獲得等效信號的倍增，從而實現(xiàn)信噪比的提高。
文檔編號H03M3/02GK101621298SQ20091006023
公開日2010年1月6日 申請日期2009年8月3日 優(yōu)先權(quán)日2009年8月3日
發(fā)明者黃俊維 申請人:和芯微電子(四川)有限公司