專利名稱：一種異步計數(shù)器電路及其實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種異步計數(shù)器電路及方法?？捎糜谛枰獙崿F(xiàn)計數(shù)功能，且有低功耗 要求的集成電路設計中。
背景技術(shù)：
計數(shù)器電路是集成電路設計中經(jīng)常用到的最基本電路之一。按照時鐘脈沖輸入方 式的不同，可分為同步計數(shù)器和異步計數(shù)器。同步計數(shù)器電路中所有觸發(fā)器都工作在計數(shù) 時鐘，且控制邏輯相對復雜，所以功耗較大。異步計數(shù)器電路通常只有第一級觸發(fā)器工作在 計數(shù)時鐘，功耗相對較小。在通常的異步計數(shù)器電路結(jié)構(gòu)中，當計數(shù)值到達設計值后，譯碼電路產(chǎn)生的復位 信號會對計數(shù)觸發(fā)器進行復位，使電路重新開始計數(shù)。在這種結(jié)構(gòu)的電路中，存在兩個問 題1.譯碼電路產(chǎn)生的復位信號本身可能因為組合邏輯的競爭冒險而出現(xiàn)毛刺，導致假復 位信號產(chǎn)生，從而使電路工作不穩(wěn)定。2.復位信號到達各個計數(shù)觸發(fā)器的時間不一樣，可能 會出現(xiàn)有些觸發(fā)器已經(jīng)被復位掉，有些的觸發(fā)器還沒有被復位的情況。此時，譯碼電路產(chǎn)生 的復位信號消失，也會導致電路功能出錯的情況出現(xiàn)。采用同步設計的電路穩(wěn)定性好，目前很多集成電路設計中都使用了同步計數(shù)器電 路進行設計。隨著便攜式消費類電子產(chǎn)品的應用日益廣泛，功耗問題越來越突出。為了滿足用 戶的追求更新體驗的需求，越來越多的功能被集成到便攜產(chǎn)品中，對產(chǎn)品的性能要求也比 以往高的多。這些功能和性能的提升都會消耗更多的能量。在電池供電的便攜產(chǎn)品中，除 了功能和性能，電池的使用時間也是要著重考慮的因素。同時，系統(tǒng)成本的限制也使設計者 越來越多的關(guān)注低功耗設計。在集成電路卡，尤其是非接觸卡的應用中，讀卡設備所能提供 的能量是有限的，為了保證集成電路卡能正常工作，也要求集成電路卡芯片降低功耗。本發(fā)明旨在提出一種穩(wěn)定的異步計數(shù)器電路。

發(fā)明內(nèi)容
本發(fā)明的內(nèi)容在于提供了一種異步計數(shù)器電路及其實現(xiàn)方式，目的是為了克服現(xiàn) 有技術(shù)中異步計數(shù)器工作不可靠的缺點，提高電路的穩(wěn)定性。本發(fā)明的技術(shù)方案如下一種異步計數(shù)器電路，其中包括觸發(fā)器級聯(lián)電路，數(shù)值比較邏輯電路和計數(shù)器復 位信號處理電路。觸發(fā)器級聯(lián)電路中各級觸發(fā)器的數(shù)據(jù)輸入端分別連接自身的數(shù)據(jù)輸出反相端。第 一級觸發(fā)器的時鐘端接輸入時鐘，后一級觸發(fā)器的時鐘端接前一級觸發(fā)器的數(shù)據(jù)非反相輸 出端或反相輸出端。對于遞增計數(shù)器，若采用上升沿觸發(fā)的D觸發(fā)器實現(xiàn)，則前級觸發(fā)器的 數(shù)據(jù)反相輸出端連接下級觸發(fā)器的時鐘端；若采用下降沿觸發(fā)的D觸發(fā)器實現(xiàn)，則前級觸 發(fā)器的數(shù)據(jù)非反相輸出端連接下級觸發(fā)器的時鐘端。對于遞減計數(shù)器，觸發(fā)器的級聯(lián)方式相反若采用上升沿觸發(fā)的D觸發(fā)器實現(xiàn)，則前級觸發(fā)器的數(shù)據(jù)非反相輸出端連接下級觸 發(fā)器的時鐘端；若采用下降沿觸發(fā)的D觸發(fā)器實現(xiàn)，則前級觸發(fā)器的數(shù)據(jù)反相輸出端連接 下級觸發(fā)器的時鐘端。數(shù)值比較電路將觸發(fā)器的數(shù)據(jù)輸出值與設計的計數(shù)值進行比較，輸出一位標志信號a。計數(shù)器復位信號處理電路由兩個D觸發(fā)器和一個邏輯門構(gòu)成，兩個D觸發(fā)器的時 鐘觸發(fā)沿相差半個輸入時鐘的時鐘周期。通過兩個D觸發(fā)器對標志信號a的處理，能夠有 效的消除標志信號a上可能存在的毛刺。將兩個D觸發(fā)器輸出的信號通過邏輯門的處理， 能夠得到一個有效寬度為半個時鐘周期的復位信號。該復位信號用來復位觸發(fā)器級聯(lián)電路 中所有觸發(fā)器，實現(xiàn)計數(shù)功能。本發(fā)明提供的一種異步計數(shù)器電路及其實現(xiàn)方法，通過復位信號處理電路的處 理，有效的去除了數(shù)值比較邏輯電路輸出信號上可能存在的毛刺，同時提供了半個輸入時 鐘周期寬度的復位信號，能夠有效的復位整個觸發(fā)器級聯(lián)電路。利用本發(fā)明提供的異步計數(shù)器電路，可以很好的避免異步計數(shù)器復位不穩(wěn)定的特 點，提高電路的可靠性和穩(wěn)定性。


圖1本發(fā)明提供的異步計數(shù)器電路2本發(fā)明的十二進制計數(shù)功能波形圖
具體實施例方式以下結(jié)合附圖，對本發(fā)明的具體實施例進行詳細的說明。圖1是按照本發(fā)明所公開的電路和方法所設計的12進制的異步遞增計數(shù)器的電 路結(jié)構(gòu)圖。在該具體實施示例中，觸發(fā)器級聯(lián)電路由四個下降沿觸發(fā)的D觸發(fā)器DFF1-DFF4 組成，各觸發(fā)器的D端分別連接自身的反相輸出端Q。第一級觸發(fā)器DFFl的時鐘端接輸入 時鐘，后一級觸發(fā)器的時鐘端接前一級觸發(fā)器的數(shù)據(jù)輸出端。當輸入時鐘的下降沿到來時， DFFl發(fā)生翻轉(zhuǎn)；當前一級觸發(fā)器的Q端發(fā)生1到0的翻轉(zhuǎn)時，后一級觸發(fā)器的輸入發(fā)生翻轉(zhuǎn)。數(shù)值比較電路由一個四輸入的與非門組成，輸入信號為Ql，Q2，Q3反相輸出，Q4。 當各觸發(fā)器的數(shù)據(jù)輸出端Q4Q3Q2Q1的值變?yōu)?011時，數(shù)值比較電路輸出的標識信號a為 低電平。計數(shù)器復位信號處理電路由一個輸入時鐘上升沿觸發(fā)的D觸發(fā)器31，一個輸入時 鐘下降沿觸發(fā)的D觸發(fā)器32和一個兩輸入的或門33組成。觸發(fā)器31和32分別對標識信 號a采樣得到信號b和C。信號b在輸入時鐘的下降沿發(fā)生變化，信號c在輸入時鐘的上升 沿發(fā)生變化，信號b和c能夠有效的消除信號a上可能出現(xiàn)的毛刺。信號b和c通過兩輸 入的或門33，輸出有效的計數(shù)器復位信號d，信號d的低電平寬度為輸入時鐘的半個時鐘周 期。當復位信號d為低后，將DFF1-DFF4的數(shù)據(jù)輸出端復位至0，數(shù)值比較電路輸出信號a 變高。
如上所述，觸發(fā)器DFF4-DFF1的數(shù)據(jù)輸出端Q4Q3Q2Q1按照0000，0001，0010，……， 1011,0000的順序變化，實現(xiàn)了 12進制的遞增計數(shù)功能。本發(fā)明提供的異步計數(shù)器電路，復位信號的寬度為半個輸入時鐘的時鐘周期，可 以有效的復位各個計數(shù)觸發(fā)器，同時也消除了假復位的可能性，大大提高電路的穩(wěn)定性與
可靠性。應當理解的是，上述針對具體實施方式
的描述較為具體，只是為了更好的將本發(fā) 明所公開的電路和方法進行闡述，并不能因此而認為是對本發(fā)明專利保護范圍的限制，本 發(fā)明的專利保護范圍應以所附權(quán)利要求為準。
權(quán)利要求
1.一種異步計數(shù)器電路，其特征在于包括觸發(fā)器級聯(lián)電路，數(shù)值比較電路和計數(shù)器復 位信號處理電路，其中所述觸發(fā)器級聯(lián)電路中多個觸發(fā)器彼此級聯(lián)，前一級觸發(fā)器的非反相輸出或者反相輸 出作為后一級觸發(fā)器的時鐘輸入，每級觸發(fā)器自身的反相輸出作為該觸發(fā)器的數(shù)據(jù)輸入；所述數(shù)值比較電路將觸發(fā)器級聯(lián)電路的數(shù)據(jù)輸出與設計的計數(shù)值進行比較，輸出一位 標志信號；計數(shù)器復位信號處理電路對標志信號處理，消除標志信號上可能存在的毛刺，得到復 位信號，復位信號用來復位觸發(fā)器級聯(lián)電路中所有觸發(fā)器，實現(xiàn)計數(shù)功能。
2.根據(jù)權(quán)利要求1所述的異步計數(shù)器電路，其特征在于所述計數(shù)器復位信號處理電路 由兩個觸發(fā)器和一個邏輯門構(gòu)成，其中，兩個觸發(fā)器翻轉(zhuǎn)時間點相差半個輸入時鐘的時鐘 周期。
3.根據(jù)權(quán)利要求1所述的異步計數(shù)器電路，其特征在于所述計數(shù)器復位信號處理電路 輸出的計數(shù)器復位信號有效寬度為半個輸入時鐘的時鐘周期。
4.一種異步計數(shù)器的實現(xiàn)方法，其特征在于包含以下步驟(1)、將輸入時鐘接第一級觸發(fā)器的時鐘端，后一級觸發(fā)器的時鐘端接前一級觸發(fā)器的 數(shù)據(jù)非反相輸出端或反相輸出端，將觸發(fā)器的數(shù)據(jù)輸出值輸出；(2)、將觸發(fā)器的數(shù)據(jù)輸出值與設計的計數(shù)值進行比較，輸出一位標志信號；(3)、通過D觸發(fā)器和邏輯門對標志信號進行處理，消除標志信號上可能存在的毛刺， 得到復位信號；(4)復位信號復位所有觸發(fā)器。
全文摘要
本發(fā)明公開了一種異步計數(shù)器電路及其實現(xiàn)方法，其電路包括觸發(fā)器級聯(lián)電路，數(shù)值比較電路和計數(shù)器復位信號處理電路。觸發(fā)器級聯(lián)電路實現(xiàn)基本計數(shù)功能，當計數(shù)值到達設計值時，數(shù)值比較電路產(chǎn)生一個標志信號。該標志信號通過計數(shù)器復位信號處理電路后，能夠產(chǎn)生穩(wěn)定有效的復位信號，用來復位觸發(fā)器級聯(lián)電路中的觸發(fā)器，從而實現(xiàn)設定的計數(shù)功能。利用本發(fā)明給出的電路，可以有效解決異步計數(shù)器電路復位不可靠的現(xiàn)象，提高了電路的穩(wěn)定性與可靠性。
文檔編號H03K23/42GK102111147SQ200910243488
公開日2011年6月29日 申請日期2009年12月23日 優(yōu)先權(quán)日2009年12月23日
發(fā)明者梁浩, 蘇偉 申請人:北京中電華大電子設計有限責任公司