專利名稱：一種流水線模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種流水線模數(shù)轉(zhuǎn)換器，尤其涉及一種消去采用保持電路 的流水線模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的日益發(fā)展，數(shù)字多媒體電子產(chǎn)品在人們的生活中扮演著 舉足輕重的作用。數(shù)字技術(shù)具有抗干擾能力和穩(wěn)定性強(qiáng)、電路結(jié)構(gòu)簡單、設(shè)計 方便、集成度高以及靈活性和可移植性的特點日益突出。而實際中遇到的大都 是連續(xù)變化的模擬量，需經(jīng)過模/數(shù)轉(zhuǎn)換變成數(shù)字信號才可輸入到數(shù)字系統(tǒng)中進(jìn) 行處理和控制，因而作為把模擬電量轉(zhuǎn)換成數(shù)字量輸出的接口電路-模數(shù)轉(zhuǎn)換器 是現(xiàn)實世界中模擬信號向數(shù)字信號的橋梁，是電子技術(shù)發(fā)展的關(guān)鍵和瓶頸所在。
由于流水線模數(shù)轉(zhuǎn)換器可以在速度、功耗和芯片面積上實現(xiàn)最好的折中。 目前，在髙速、髙精度模數(shù)轉(zhuǎn)換器中流水線型模數(shù)轉(zhuǎn)換器是主流產(chǎn)品。1987年 第一個單片集成的CMOS流水線模數(shù)轉(zhuǎn)換器設(shè)計成功。此后的幾十年，這種結(jié)構(gòu) 的模數(shù)轉(zhuǎn)換器不斷得到改進(jìn)。目前應(yīng)用的流水線模數(shù)轉(zhuǎn)換器芯片，以1.5bit每 級，帶數(shù)字校正的結(jié)構(gòu)最為流行。主要是該結(jié)構(gòu)的流水線模數(shù)轉(zhuǎn)換器可以達(dá)到 更高的速度、更大的校正范圍。
為了進(jìn)一步保證流水線模數(shù)轉(zhuǎn)換器的速度和精度，現(xiàn)有技術(shù)中有取消采樣 保持電路有模數(shù)轉(zhuǎn)換器， 一般來說采樣保持電路的功耗要占到整個模數(shù)轉(zhuǎn)換器 功耗的三分之一，同時，基于噪聲的考慮，采樣保持電路的采樣保持電容比較 大，整個采樣保持電路占用了大量的芯片面積。消去釆樣保持電路可以大大降 低整個流水線模數(shù)轉(zhuǎn)換器的功耗和面積。盡管，消去采樣保持電路可以帶來很 大優(yōu)勢，同時也會存在一些問題。沒有采樣保持電路時候，流水線模數(shù)轉(zhuǎn)換器 的輸入模擬信號直接輸入到第一級乘法數(shù)模轉(zhuǎn)換器MDAC和第一級子模數(shù)轉(zhuǎn)換器 ADC進(jìn)行采樣。如果MDAC和子ADC的在采樣相結(jié)束，進(jìn)行保持時的時鐘信號有 偏差，那么就會造成MDAC采樣電壓與子ADC采樣電壓不一致。隨著輸入信號頻 率的增加，這種現(xiàn)象會越來越嚴(yán)重。如果差值超過了流水線模數(shù)轉(zhuǎn)換器的校正 范圍，就會產(chǎn)生誤碼，將嚴(yán)重影響ADC的動態(tài)范圍。
隨著便攜式數(shù)碼產(chǎn)品的普及，對流水線模數(shù)轉(zhuǎn)換器設(shè)計提出了越來越苛刻 的要求，設(shè)計出低功耗、高速度、髙精度流水線模數(shù)轉(zhuǎn)換器已漸成技術(shù)發(fā)展的趨勢。

實用新型內(nèi)容
本實用新型目的就是提供一種低功耗、高速度、髙精度的消去采用保持電 路的流水線模數(shù)轉(zhuǎn)換器。
為了達(dá)到上述實用新型目的，本實用新型的技術(shù)方案為 一種流水線模數(shù) 轉(zhuǎn)換器，它包括
多個子流水級，其用于對輸入的模擬信號進(jìn)行模數(shù)轉(zhuǎn)換和余量放大，并將 每一個子流水級的輸出數(shù)字碼輸入到延時同步寄存器，且每一個子流水級輸出 的模擬信號進(jìn)入下一級重復(fù)上述過程；
延時同步寄存器，其用于對每個子流水級輸出的數(shù)字碼進(jìn)行延時對準(zhǔn)，并 將對齊的數(shù)字碼輸入到數(shù)字校正模塊；
數(shù)字校正模塊，其用于接收同步寄存器的輸出數(shù)字碼，將接收的數(shù)字碼進(jìn)
行移位相加，以得到模數(shù)轉(zhuǎn)換器的數(shù)字輸出碼； 它還包括
動態(tài)偏置電路，所述的動態(tài)偏置電路具有多個輸出端，多個輸出端與每一 級子流水級相電連接，所述的動態(tài)偏置電路根據(jù)輸入至各子流水級的采樣時鐘 的頻率相應(yīng)地調(diào)整每個子流水級的運(yùn)算放大器的偏置電平；
內(nèi)置帶隙基準(zhǔn)源電路，所述的內(nèi)置帶隙基準(zhǔn)源電路輸出端與所述動態(tài)偏置 電路的輸入端相連接，所述的內(nèi)置帶隙基準(zhǔn)源電路用于產(chǎn)生所述動態(tài)偏置電路 的參考電壓源。
更進(jìn)一步地，所述的每一級子流水級采用結(jié)構(gòu)為1.5bit的乘法數(shù)模轉(zhuǎn)換電路。
所述的子流水級為11個，各級產(chǎn)生的共22bit數(shù)字碼經(jīng)過所述的延時同步 寄存器延時對準(zhǔn)后輸入到數(shù)字校正電路處理并輸出12bit數(shù)字碼，具體地，所述 的子流水級包括10級相同的由子模數(shù)轉(zhuǎn)換模塊ADC和乘法數(shù)模轉(zhuǎn)換模塊 MDAC以及運(yùn)算放大器構(gòu)成的電路和最后一級兩比特Flash模數(shù)轉(zhuǎn)換器，輸入 信號首先通過第一級的子模數(shù)轉(zhuǎn)換器處理產(chǎn)生兩位數(shù)字碼，這兩位數(shù)字碼被送 入到延時同步寄存器中，同時送入到第一級中的MDAC模塊中，這樣第一子流 水級產(chǎn)生的余量放大信號送入到下一子流水級中處理。這個過程一直持續(xù)到第 10級，最后一級為Flash模數(shù)轉(zhuǎn)換器，只完成模數(shù)轉(zhuǎn)換，產(chǎn)生兩位數(shù)字碼，不進(jìn)行余量放大。最后，各級產(chǎn)生的22位數(shù)字碼經(jīng)過延時同步寄存器延時對準(zhǔn)后， 輸入到數(shù)字校正電路處理輸出12bit數(shù)字碼。
所述的內(nèi)置帶隙基準(zhǔn)源電路包括工作模式控制開關(guān)，當(dāng)所述的流水線模數(shù) 轉(zhuǎn)換器閑置時，所述的控制開關(guān)處于關(guān)斷狀態(tài)這樣可以保證在該流水線模數(shù)轉(zhuǎn) 換器不工作的時候可以工作在省電模式，從而節(jié)省電路功耗。
由于上述技術(shù)方案的運(yùn)用，本實用新型具有下列優(yōu)點由于本實用新型流水 線模數(shù)轉(zhuǎn)換器采用動態(tài)偏置電路，通過動態(tài)偏置電路對每一個子流水級中的運(yùn) 算放大器提供偏置電流。該動態(tài)偏置電路根據(jù)輸入采樣頻率的不同，提供相應(yīng) 的偏置電流提供給運(yùn)算放大器。使得運(yùn)算放大器不至于為了滿足最髙采樣頻率 的建立時間而設(shè)計的"過量"、消耗的功耗過多，對于相對較低的采樣頻率，運(yùn) 放的功耗相應(yīng)的減小，從而整體上節(jié)省模數(shù)轉(zhuǎn)換器的功耗。


附圖1為本實用新型流水線模數(shù)轉(zhuǎn)換器電原理框圖； 附圖2為本實用新型流水線模數(shù)轉(zhuǎn)換器子流水級的電路原理圖； 附圖3為本實用新型流水線模數(shù)轉(zhuǎn)換器子流水級的電路示意圖； 附圖4為本實用新型流水線模數(shù)轉(zhuǎn)換器采樣時鐘波形圖； 附圖5為本實用新型流水線模數(shù)轉(zhuǎn)換器動態(tài)偏置電路的電路圖； 其中1、子流水級；2、延時同步寄存器；3、數(shù)字校正模塊；4、動態(tài)偏 置電路；5、內(nèi)置帶隙基準(zhǔn)源電路。
具體實施方式
下面將結(jié)合附圖對本實用新型優(yōu)選實施方案進(jìn)行詳細(xì)說明
如圖1所示的流水線模數(shù)轉(zhuǎn)換器，其包括十一個子流水級1,子流水級1 用于對流水線模數(shù)轉(zhuǎn)換器輸入的模擬信號進(jìn)行模數(shù)轉(zhuǎn)換和余量放大，并將每一 個子流水級1的輸出數(shù)字碼輸入到延時同步寄存器2。每一個子流水級l輸出的 模擬信號進(jìn)入下一級中重復(fù)上述過程。
延時同步寄存器2，其用于對各個子流水級1的輸出數(shù)字碼進(jìn)行延時對準(zhǔn)， 并將對齊的數(shù)字碼輸入到數(shù)字校正模塊3;
數(shù)字校正模塊3,其用于接收延時同步寄存器2的輸出數(shù)字碼，并將接收的 數(shù)字碼進(jìn)行移位相加從而得到模數(shù)轉(zhuǎn)換器的數(shù)字輸出碼；動態(tài)偏置電路4，其用于根據(jù)采樣時鐘頻率的不同，相應(yīng)地調(diào)整每個子流水 級1的運(yùn)算放大器；
內(nèi)置帶隙基準(zhǔn)源電路5，其用于產(chǎn)生溫度系數(shù)較低的基準(zhǔn)電壓，作為整個流 水線模數(shù)轉(zhuǎn)換器的偏置電路的參考電壓源VREF。流水線模數(shù)轉(zhuǎn)換器輸入端的 參考電平REFN和REFP可以通過帶隙基準(zhǔn)源產(chǎn)生也可以通過該流水線模數(shù)轉(zhuǎn) 換器的內(nèi)置選擇控制位，片選為外部提供。
該流水線模數(shù)轉(zhuǎn)換器的十一個子流水級采用了 Scaling down架構(gòu)。第一子 流水級和第二子流水級的運(yùn)放和采樣保持電容都是單獨設(shè)計。第三到第十子流 水級采用相同的架構(gòu)，如圖2和圖3所示。上述11級子流水級分別為stagel、 stage2、 stage3、 stage4、 stage5、 stage6、 stage7、 stage8、 stage9、 stage10和 最后一級兩比特Flash模數(shù)轉(zhuǎn)換器。其中，流水線模數(shù)轉(zhuǎn)換器的輸入信號直接 輸入到stagel，由stagel中的子模數(shù)轉(zhuǎn)換器處理產(chǎn)生兩位數(shù)字碼。這兩位數(shù)字 碼被送入到延時同步寄存器中，同時送入到stagel的MDAC模塊中，stagel產(chǎn) 生的余量放大信號送入到stage2中處理。這個過程一直持續(xù)到第10級，最后一 級為Flash模數(shù)轉(zhuǎn)換器，只完成模數(shù)轉(zhuǎn)換，產(chǎn)生兩位數(shù)字碼，不進(jìn)行余量放大。 最后，各級產(chǎn)生的22位數(shù)字碼經(jīng)過延時同步寄存器2延時對準(zhǔn)后，輸入到數(shù)字 校正模塊3處理輸出12bit數(shù)字碼。故本實用新型的流水線模數(shù)轉(zhuǎn)換器的每一級 乘法數(shù)模轉(zhuǎn)換電路MDAC采用1.5bit的結(jié)構(gòu)，在MDAC中，與采樣相關(guān)的開
關(guān)為》Crl 、Sc/1 、 、<Sc/2 、《c。鵬、》co腦、S謡、S面、SCMo!ri ,與保持相關(guān)的開關(guān)
為^C1 、 S臟2 、Sm 、 。其中開關(guān)S。！、《c" 、 、Sc/2 、SCM。w采用同 一 時鐘控
制》 S醒尸l 、 S譜p2 、 S， 、SCM2采用同 一 時鐘控制》 S認(rèn)i 、S臟2 、&1 、 采用
同一時鐘控制，圖4所示的為各采用時鐘波形圖，由于后續(xù)的數(shù)字校正電路的
存在，可以擴(kuò)大比較器的誤差校正范圍。誤差校正范圍可以達(dá)到參考電壓的四
分之一。&M1、 ^w關(guān)斷瞬間完成采樣，由于子ADC的采樣開關(guān)&。，、 ^。^2與^w、
So^時序相同，在MDAC完成采樣的同時，由子ADC對采樣信號量化編碼。而且由于子
ADC中的比較器不是開關(guān)電容比較器，不必考慮比較器和MDAC中采樣電容的 充電時間常數(shù)不同的問題。
本實用新型提供的動態(tài)偏置產(chǎn)生電路4如圖5所示，該動態(tài)偏置電路負(fù)責(zé) 對每一級MDAC中的運(yùn)算放大器提供偏置電流。該偏置生成電路模塊為動態(tài)偏置，根據(jù)輸入采樣頻率的不同，提供相應(yīng)的偏置電流提供給運(yùn)算放大器，使得 運(yùn)算放大器不至于為了滿足最高采樣頻率的建立時間而設(shè)計的"過量"、消耗的 功耗過多，對于相對較低的采樣頻率，運(yùn)放的功耗相應(yīng)的減小，從而整體上節(jié) 省功耗。
所述的內(nèi)置帶隙基準(zhǔn)電壓源電路5，其為流水線模數(shù)轉(zhuǎn)換器的偏置生成電路 模塊提供基準(zhǔn)電壓，并且該基準(zhǔn)電壓源包含關(guān)斷開關(guān)。如果該開關(guān)關(guān)斷，整個 模數(shù)轉(zhuǎn)換器的運(yùn)放的管子就進(jìn)入截止區(qū)，處于關(guān)斷模式，可以保證在該流水線 模數(shù)轉(zhuǎn)換器不工作的時候可以工作在省電模式，節(jié)省電路功耗。
上述對本實用新型的流水線模數(shù)轉(zhuǎn)換器的原理架構(gòu)進(jìn)行了說明，由于消去 了采樣保持電路、增加了動態(tài)偏置電路和基準(zhǔn)源電壓電路，從而可根據(jù)不同的 采樣時鐘頻率來調(diào)整整個模數(shù)轉(zhuǎn)換器的功耗，可以通過關(guān)斷帶隙基準(zhǔn)，使得該 流水線模數(shù)轉(zhuǎn)換器工作在省電模式。從而節(jié)省了功耗。而且本實用新型在具體 實現(xiàn)的時候可采用數(shù)字工藝來實現(xiàn)，由于數(shù)字工藝中無法制作"模擬"電容， 因此每一子流水級中所用的采樣保持電容和運(yùn)放的補(bǔ)償電容、共模反饋電容， 可利用同層金屬之間的寄生電容來實現(xiàn)，從而可將本實用新型流水線模數(shù)轉(zhuǎn)換 器作為IP集成到數(shù)字工藝實現(xiàn)的片上系統(tǒng)(SoC)上。
權(quán)利要求1、一種流水線模數(shù)轉(zhuǎn)換器，它包括多個子流水級(1)，其用于對輸入的模擬信號進(jìn)行模數(shù)轉(zhuǎn)換和余量放大，并將每一個子流水級的輸出數(shù)字碼輸入到延時同步寄存器(2)，且每一個子流水級(1)輸出的模擬信號進(jìn)入下一級重復(fù)上述過程；延時同步寄存器(2)，其用于對每個子流水級(1)輸出的數(shù)字碼進(jìn)行延時對準(zhǔn)，并將對齊的數(shù)字碼輸入到數(shù)字校正模塊(3)；數(shù)字校正模塊(3)，其用于接收同步寄存器(2)的輸出數(shù)字碼，將接收的數(shù)字碼進(jìn)行移位相加，以得到模數(shù)轉(zhuǎn)換器的數(shù)字輸出碼；其特征在于它還包括動態(tài)偏置電路(4)，所述的動態(tài)偏置電路(4)具有多個輸出端，多個輸出端與每一級子流水級(1)相電連接，所述的動態(tài)偏置電路(4)根據(jù)輸入至各子流水級的采樣時鐘的頻率相應(yīng)地調(diào)整每個子流水級的運(yùn)算放大器的偏置電平；內(nèi)置帶隙基準(zhǔn)源電路(5)，所述的內(nèi)置帶隙基準(zhǔn)源電路(5)輸出端與所述動態(tài)偏置電路(4)的輸入端相連接，所述的內(nèi)置帶隙基準(zhǔn)源電路(5)用于產(chǎn)生所述動態(tài)偏置電路(4)的參考電壓源。
2、 根據(jù)權(quán)利要求1所述的一種流水線模數(shù)轉(zhuǎn)換器，其特征在于所述的每 一級子流水級(1)采用結(jié)構(gòu)為1.5bit的乘法數(shù)模轉(zhuǎn)換電路。
3、 根據(jù)權(quán)利要求2所述的一種流水線模數(shù)轉(zhuǎn)換器，其特征在于所述的子 流水級為11個，各級產(chǎn)生的共22bit數(shù)字碼經(jīng)過所述的延時同步寄存器(2)延 時對準(zhǔn)后輸入到數(shù)字校正電路(3)處理并輸出12bit數(shù)字碼。
4、 根據(jù)權(quán)利要求l所述的一種流水線模數(shù)轉(zhuǎn)換器，其特征在于所述的內(nèi) 置帶隙基準(zhǔn)源電路(5)包括工作模式控制開關(guān)，當(dāng)所述的流水線模數(shù)轉(zhuǎn)換器閑 置時，所述的控制開關(guān)處于關(guān)斷狀態(tài)。
專利摘要本實用新型涉及一種流水線模數(shù)轉(zhuǎn)換器，它包括用于對輸入的模擬信號進(jìn)行模數(shù)轉(zhuǎn)換和余量放大的多個子流水級、用于對每個子流水級輸出的數(shù)字碼進(jìn)行延時對準(zhǔn)的延時同步寄存器、用于接收同步寄存器的輸出數(shù)字碼，將接收的數(shù)字碼進(jìn)行移位相加，以得到模數(shù)轉(zhuǎn)換器的數(shù)字輸出碼的數(shù)字校正模塊，它還包括根據(jù)輸入至各子流水級的采樣時鐘的頻率相應(yīng)地調(diào)整每個子流水級的運(yùn)算放大器的偏置電平的動態(tài)偏置電路、用于產(chǎn)生所述動態(tài)偏置電路的參考電壓源的內(nèi)置帶隙基準(zhǔn)源電路，從而使得運(yùn)算放大器不至于為了滿足最高采樣頻率的建立時間而設(shè)計的“過量”、消耗的功耗過多，對于相對較低的采樣頻率，運(yùn)放的功耗相應(yīng)的減小，從而整體上節(jié)省模數(shù)轉(zhuǎn)換器的功耗。
文檔編號H03M1/12GK201374690SQ20092014167
公開日2009年12月30日 申請日期2009年2月12日 優(yōu)先權(quán)日2009年2月12日
發(fā)明者劉大偉 申請人:蘇州通創(chuàng)微芯有限公司