專利名稱：一種數(shù)模轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電子技術(shù)領(lǐng)域，涉及一種具有低功耗和高精度的數(shù)模轉(zhuǎn)換(DAC)電路。
背景技術(shù)：
DAC常作為數(shù)字系統(tǒng)和模擬系統(tǒng)之間的接口使用。數(shù)模轉(zhuǎn)換電路是接收數(shù)字編碼信號并提供相應(yīng)的模擬電流或電壓輸出信號的譯碼裝置。當輸入端接收一組數(shù)字編碼的信號時，輸出端產(chǎn)生以某個參考量為基準的，與輸入字變化成比例的模擬信號，這樣的電路稱為線性DAC。理想的N位分辨率DAC，其對應(yīng)的模擬信號輸出為
Vout = VKEF (bcZ+b^+b^2—......+bN—i2N—0 其中b。，b"2，……bn為輸出的數(shù)字碼，V腳為參考電平。 數(shù)字處理技術(shù)的快速發(fā)展，對DAC提出了更高的要求。例如，更高的速度，更高的分辨率，更低的功耗和更低的工作電壓等。常用DAC結(jié)構(gòu)一般主要有電阻分壓型DAC、開關(guān)電容型DAC、電流驅(qū)動型DAC等。 由于電阻分壓型DAC(Resistor Divider DAC)結(jié)構(gòu)簡單、緊湊、規(guī)則，并且由于每個電壓抽頭的電壓值不會低于相鄰下面一個抽頭的電壓值，從而保證了單調(diào)性，因此在中低分辨率和中低速的領(lǐng)域里廣泛使用。電阻分壓型DAC由三個部分組成，如圖1所示。第一部分為電阻分壓網(wǎng)絡(luò)，用N個相同阻值的電阻將參考電平VKEF分割為2N個電壓值；第二部分為開關(guān)陣列，對于給定的輸入編碼，開關(guān)陣列提供一條阻性通路，將對應(yīng)于輸入編碼的電平傳到輸出節(jié)點；為了提供適當?shù)淖杩蛊ヅ浜鸵欢ǖ尿?qū)動能力，還需要一個輸出緩沖器作為最后一部分。 但現(xiàn)有的電阻分壓型DAC存在一些缺點。例如開關(guān)陣列通常由MOS管來實現(xiàn)，由于MOS管導通電阻的影響，使得DAC的輸出阻抗呈現(xiàn)輸入編碼調(diào)制效應(yīng)，導致現(xiàn)有的電阻分壓型DAC存在精度較低，無法滿足應(yīng)用需求。

發(fā)明內(nèi)容
本發(fā)明的目的是，提供一種數(shù)模轉(zhuǎn)換電路(DAC)，與現(xiàn)有的電阻分壓型DAC相比，本發(fā)明克服了由于開關(guān)陣列中MOS管的導通電阻而導致DAC輸出阻抗呈現(xiàn)輸入編碼調(diào)制效應(yīng)的問題，從而大大提高了 DAC電路的精度。
本發(fā)明詳細技術(shù)方案為 —種數(shù)模轉(zhuǎn)換電路，如圖2所示，由運算放大器op、晶體管麗0、電阻RA、電阻RB、電容C。和電阻分壓陣列DAC_reS_array組成。運算放大器op的正輸入端連接基準電壓信號Vref 、負輸入端通過電阻RB接地、輸出端接晶體管麗0的柵極的同時通過電容C。接地；晶體管麗0的漏極通過電阻RA接電源V。、源極接電阻分壓陣列DAC_reS_array的端口 A并輸出模擬信號Vout ;電阻分壓陣列DAC_res_array的端口 B接運算放大器op的負輸入端的同時通過電阻Re接地；電阻分壓陣列DAC_reS_array的數(shù)字信號輸入端接數(shù)字輸入信號
4digital。 所述電阻分壓陣列DAC_reS_array由粗調(diào)電阻Rc，阻值成等比遞增的5個串聯(lián)電阻R。、IVR2、R3和R4，5個傳輸門，5個反相器和l個電阻補償網(wǎng)絡(luò)構(gòu)成，如圖3所示。電阻補償網(wǎng)絡(luò)和電阻Rc、 R。、 R2、 R3、 R4依次串聯(lián)在電阻分壓陣列DAC_reS_array的端口 B和端口 A之間；電阻R。、 & 、 R2、 R3和R4的兩端分別并聯(lián)一個傳輸門T0、 Tl、 T2、 T3和T4 ;數(shù)字輸入信號digital中的第1位信號Digita1〈0〉接傳輸門TO的NMOS管柵極的同時通過反相器INVO接傳輸門TO的PMOS管柵極，數(shù)字輸入信號digital中的第2位信號Digital〈1〉接傳輸門Tl的NMOS管柵極的同時通過反相器INV1接傳輸門Tl的PMOS管柵極，數(shù)字輸入信號digital中的第3位信號Digital〈2〉接傳輸門T2的NMOS管柵極的同時通過反相器INV2接傳輸門T2的PMOS管柵極，數(shù)字輸入信號digital中的第4位信號Digital〈3〉接傳輸門T3的NMOS管柵極的同時通過反相器INV3接傳輸門T3的PMOS管柵極，數(shù)字輸入信號digital中的第5位信號Digital〈4〉接傳輸門T4的NMOS管柵極的同時通過反相器INV4接傳輸門T4的PM0S管柵極。 所述電阻補償網(wǎng)絡(luò)，如圖4所示，由15個傳輸門和5個反相器構(gòu)成。6個傳輸門T10、Tll、T12、T13、T14、T15依次串聯(lián)在電阻分壓陣列DAC—res—array的端口 B和電阻Rc之間，這6個傳輸門的PMOS管的柵極都接地，NMOS管的柵極都接電源VD。傳輸門T0a和TOb串聯(lián)后的一端在接傳輸門Til與T12之間，另一端接端口 B ;補償控制信號COmp_Ctrl中的第1位信號Comp_ctrl〈0>接傳輸門T0a和TOb的兩個NMOS管的柵極，同時通過一反相器接傳輸門T0a和TOb的兩個PMOS管的柵極。傳輸門Tla和Tib串聯(lián)后的一端在接傳輸門T12與T13之間，另一端接端口 B ;補償控制信號comp_Ctrl中的第2位信號Comp_ctrl〈l>接傳輸門Tla和Tib的兩個NMOS管的柵極，同時通過一個反相器接傳輸門Tla和Tib的兩個PMOS管的柵極。傳輸門T2a和T2b串聯(lián)后的一端在接傳輸門T13與T14之間，另一端接端口 B ;補償控制信號comp_Ctrl中的第3位信號Comp_ctrl〈2>接傳輸門T2a和T2b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T2a和T2b的兩個PMOS管的柵極。傳輸門T3a和T3b串聯(lián)后的一端在接傳輸門T14與T15之間，另一端接端口 B ;補償控制信號comp_ctrl中的第4位信號Comp_ctrl〈3>接傳輸門T3a和T3b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T3a和T3b的兩個PMOS管的柵極。傳輸門T4a和T4b串聯(lián)后的一端在接傳輸門T15與電阻Rc之間，另一端接端口 B ;補償控制信號COmp_Ctrl中的第5位信號Comp_ctrl〈4>接傳輸門T4a和T4b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T4a和T4b的兩個PMOS管的柵極。 所述補償控制信號COmp_Ctrl與數(shù)字輸入信號digital滿足以下關(guān)系當數(shù)字輸入信號digital為00000時，補償控制信號comp_Ctrl為00000 ;當數(shù)字輸入信號digital中有一個1時，補償控制信號comp_Ctrl為00001 ;當數(shù)字輸入信號digital中有兩個1時，補償控制信號comp_Ctrl為00011 ;當數(shù)字輸入信號digital中有三個1時，補償控制信號comp_ctrl為00111 ;當數(shù)字輸入信號digital中有四個1時，補償控制信號comp_ctrl為01111 ;當數(shù)字輸入信號digital為11111時，補償控制信號comp_ctrl為11111。
本發(fā)明的有益效果是 本發(fā)明提供的一種低功耗高精度DAC電路，與現(xiàn)有的電阻分壓型DAC相比，由于采用了電阻補償網(wǎng)絡(luò)，克服了由于開關(guān)陣列中MOS管的導通電阻而導致DAC輸出阻抗呈現(xiàn)輸入編碼調(diào)制效應(yīng)的問題，從而大大提高了DAC電路的精度，降低了功耗。并且由于補償網(wǎng)絡(luò)中用的均是MOS管，而非電阻，所以還減小了芯片面積，降低了成本。


圖1普通電阻分壓型DAC電路圖。 圖2本發(fā)明提供的DAC電路圖。 圖3本發(fā)明提供的DAC中電阻陣列的電路圖。 圖4本發(fā)明提供的DAC中電阻陣列內(nèi)部電阻補償網(wǎng)絡(luò)的電路圖。
具體實施方案 通常的電阻分壓型DAC電路都由電阻分壓網(wǎng)絡(luò)，開關(guān)陣列和緩沖器組成，如圖l所示。但是開關(guān)陣列通常由MOS管來實現(xiàn)，由于MOS管寄生電容和導通電阻的影響，使得DAC的輸出阻抗呈現(xiàn)輸入編碼調(diào)制效應(yīng)，也就是會導致相鄰輸入數(shù)字編碼間的壓差不一致，輸出電壓精度較低。若在開關(guān)陣列中加入電阻補償網(wǎng)絡(luò)，用來補償由于MOS開關(guān)管而引入的導通電阻，使得電阻分壓陣列中的開關(guān)導通電阻保持恒定的值，就可以提高DAC電路精度。
—種數(shù)模轉(zhuǎn)換電路，如圖2所示，由運算放大器叩、晶體管麗0、電阻RA、電阻RB、電容C。和電阻分壓陣列DAC_reS_array組成。運算放大器op的正輸入端連接基準電壓信號Vref 、負輸入端通過電阻RB接地、輸出端接晶體管麗0的柵極的同時通過電容C。接地；晶體管麗0的漏極通過電阻RA接電源V。、源極接電阻分壓陣列DAC_reS_array的端口 A并輸出模擬信號Vout ;電阻分壓陣列DAC_res_array的端口 B接運算放大器op的負輸入端的同時通過電阻Re接地；電阻分壓陣列DAC_reS_array的數(shù)字信號輸入端接數(shù)字輸入信號digital。 運算放大器op的作用是將反相輸入端的電位鉗位在Vref，即運放同相輸入端的值。由于RB的一端電壓值被鉗位在基準電壓vref ，調(diào)節(jié)電阻RB的阻值，可以改變電阻分壓陣列的電流值。電阻Re值固定，則調(diào)整管麗O所在支路電流I恒定為 (1)"丑 由此可見，本發(fā)明所述的DAC電路具有可以控制的靜態(tài)電流，使各種輸出情況下的功耗均較低。 所述電阻分壓陣列DAC_reS_array由粗調(diào)電阻Rc，阻值成等比遞增的5個串聯(lián)電阻R。、IVR2、R3和R4，5個傳輸門，5個反相器和l個電阻補償網(wǎng)絡(luò)構(gòu)成，如圖3所示。電阻補償網(wǎng)絡(luò)和電阻Rc、 R。、 R2、 R3、 R4依次串聯(lián)在電阻分壓陣列DAC_reS_array的端口 B和端口 A之間；電阻R。、 & 、 R2、 R3和R4的兩端分別并聯(lián)一個傳輸門T0、 Tl、 T2、 T3和T4 ;數(shù)字輸入信號digital中的第1位信號Digita1〈0〉接傳輸門TO的NMOS管柵極的同時通過反相器INV0接傳輸門TO的PM0S管柵極，數(shù)字輸入信號digital中的第2位信號Digital〈1〉接傳輸門Tl的NMOS管柵極的同時通過反相器INV1接傳輸門Tl的PMOS管柵極，數(shù)字輸入信號digital中的第3位信號Digital〈2〉接傳輸門T2的NMOS管柵極的同時通過反相器INV2接傳輸門T2的PMOS管柵極，數(shù)字輸入信號digital中的第4位信號Digital〈3〉接傳輸門T3的NMOS管柵極的同時通過反相器INV3接傳輸門T3的PMOS管柵極，數(shù)字輸入信號
6digital中的第5位信號Digital〈4〉接傳輸門T4的NM0S管柵極的同時通過反相器INV4接傳輸門T4的PMOS管柵極。 當Digital〈n〉信號為0時，它所對應(yīng)的傳輸門Tn的PMOS管柵極電壓為高，NMOS管柵極電壓為低，所以傳輸門Tn關(guān)閉，與該傳輸門并聯(lián)連接的電阻Rn被接入電阻分壓陣列的端口 A、B之間；而當Digital〈n〉信號為1時，它所對應(yīng)的傳輸門Tn的PMOS管柵極電壓為低，NMOS管柵極電壓為高，所以傳輸門Tn開啟，由于傳輸門的導通電阻大大低于與其并聯(lián)連接的電阻阻值Rn，電阻Rn相當于被短路，傳輸門的導通電阻&被接入電阻分壓陣列的端口 A、B之間。當Digital〈4:0〉信號發(fā)生變化時，被接入的傳輸門導通電阻Re的數(shù)目也會發(fā)生變化，這樣就會導致輸入編碼調(diào)制效應(yīng)，使得相鄰兩個二進制碼對應(yīng)的模擬輸出的臺階大小不一致，導致誤差較大。這樣就必須引入一個電阻補償網(wǎng)絡(luò)，來對電阻分壓陣列進行補償。 所述電阻補償網(wǎng)絡(luò)，如圖4所示，由15個傳輸門和5個反相器構(gòu)成。6個傳輸門TIO、 Tll、 T12、 T13、 T14、 T15依次串聯(lián)在電阻分壓陣列DAC_res_array的端口 B和電阻Rc之間，這6個傳輸門的PMOS管的柵極都接地，NMOS管的柵極都接電源VD。傳輸門T0a和T0b串聯(lián)后的一端在接傳輸門Tll與T12之間，另一端接端口 B ;補償控制信號COmp_Ctrl中的第1位信號Comp_ctrl〈0>接傳輸門T0a和T0b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T0a和T0b的兩個PMOS管的柵極。傳輸門Tla和Tib串聯(lián)后的一端在接傳輸門T12與T13之間，另一端接端口 B ;補償控制信號COmp_Ctrl中的第2位信號comp_ctrl〈l>接傳輸門Tla和Tib的兩個NMOS管的柵極，同時通過一個反相器接傳輸門Tla和Tib的兩個PMOS管的柵極。傳輸門T2a和T2b串聯(lián)后的一端在接傳輸門T13與T14之間，另一端接端口 B ;補償控制信號comp_Ctrl中的第3位信號Comp_ctrl〈2>接傳輸門T2a和T2b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T2a和T2b的兩個PMOS管的柵極。傳輸門T3a和T3b串聯(lián)后的一端在接傳輸門T14與T15之間，另一端接端口 B ;補償控制信號comp_ctrl中的第4位信號Comp_ctrl〈3>接傳輸門T3a和T3b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T3a和T3b的兩個PMOS管的柵極。傳輸門T4a和T4b串聯(lián)后的一端在接傳輸門T15與電阻Rc之間，另一端接端口B;補償控制信號comp—ctrl中的第5位信號Comp_ctrl〈4>接傳輸門T4a和T4b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T4a和T4b的兩個PMOS管的柵極。 本發(fā)明所述的電阻補償網(wǎng)絡(luò)，采用R-2R網(wǎng)絡(luò)結(jié)構(gòu)，同時為了保證對傳輸門導通電阻的補償精確程度，用傳輸門作為該電路的組成元件。該電路中的"2R"部分，即兩個串聯(lián)的傳輸門Tna和Tnb，由Comp_ctrl〈n>信號實現(xiàn)開關(guān)控制。而Comp_ctrl信號受數(shù)字輸入信號Digital的控制。通過編程實現(xiàn)如下邏輯將Digital信號中出現(xiàn)的"l"全部右移，再輸入到Comp—ctrl中，S卩Comp_ctrl中的1從最低位開始向高位出現(xiàn)，1的個數(shù)等于Digital出現(xiàn)的1的個數(shù)。例如，當Digital信號全為0時，Comp_ctrl為00000，電阻補償網(wǎng)絡(luò)的總電阻為6RG ;當Digital信號只出現(xiàn)一個"l"時，C卿—ctrl為00001，電阻補償網(wǎng)絡(luò)電路中的傳輸門T0a和T0b接入電路中，與串聯(lián)的Tl， TO并聯(lián)，這四個傳輸門等效成一個傳輸門，此時，電阻補償網(wǎng)絡(luò)的總電阻為5Re ;依此類推，當Digital信號全為1時，Comp—ctrl為11111，電阻補償網(wǎng)絡(luò)的總電阻為Rc。結(jié)合上面所述的電阻分壓陣列的工作原理，可知，無論Digital信號怎樣變化，電阻分壓陣列中接入的傳輸門導通電阻的數(shù)目是恒定的，為6Re。這樣，相鄰兩個二進制數(shù)字輸入信號Digital對應(yīng)的電壓輸出差值就固定了。 當Digital全為0時，A、B間的電阻值最大，1^ = 6Re+Rc+R。+R一R2+R3+R4，對應(yīng)輸出
電壓Vout為最大值Vout (max);當Digital全為1時，A、B間的電阻值最小，R旭=6Re+Rc，
對應(yīng)輸出電壓Vout為最小值Vout (min)，通過調(diào)節(jié)Rc可以得到所需的最小輸出電壓。根據(jù)/入二 R
Umax)-r。",(min)
MB
(2)
2w—i 可得到DAC所能分辨的最小模擬量。本發(fā)明所述DAC電路中的電阻分壓陣列里面的電阻R。， &， R2， R3， R4的阻值成比例遞增。阻值計算公式為
Rn = 2nR (3) 式中，R為一個單位電阻，該電阻的取值由公式4中的電流和公式6中的最小模擬
量來確定。
J爐乂(腿)《(min) ^ =
(4)
函數(shù)關(guān)系，
/ (2W一1)/
根據(jù)具體要求，設(shè)置好電阻電流等參數(shù)，可推導出輸出電壓與輸入數(shù)字信號間的
= & + 6& < " > &、
、
脾o
(5)
本發(fā)明所述DAC電路可以進行位擴展，輸出電壓公式如下
凡
i=0
(6) 本發(fā)明可應(yīng)用于任何電阻分壓型DAC的設(shè)計中，通過傳輸門電阻補償網(wǎng)絡(luò)，可以消除傳統(tǒng)DAC中的編碼調(diào)制效應(yīng)，大大提高DAC的精度。在此DAC的設(shè)計中，除運放外的靜態(tài)電流只有一路，并且可以通過調(diào)節(jié)基準電壓和電阻Re改變，可得到靜態(tài)功耗很低的高精度DAC電路。
8
權(quán)利要求
一種數(shù)模轉(zhuǎn)換電路，由運算放大器op、晶體管MN0、電阻RA、電阻RB、電容C0和電阻分壓陣列DAC_res_array組成；運算放大器op的正輸入端連接基準電壓信號Vref、負輸入端通過電阻RB接地、輸出端接晶體管MN0的柵極的同時通過電容C0接地；晶體管MN0的漏極通過電阻RA接電源VD、源極接電阻分壓陣列DAC_res_array的端口A并輸出模擬信號Vout；電阻分壓陣列DAC_res_array的端口B接運算放大器op的負輸入端的同時通過電阻RB接地；電阻分壓陣列DAC_res_array的數(shù)字信號輸入端接數(shù)字輸入信號digital；其特征在于所述電阻分壓陣列DAC_res_array由粗調(diào)電阻RC，阻值成等比遞增的5個串聯(lián)電阻R0、R1、R2、R3和R4，5個傳輸門，5個反相器和1個電阻補償網(wǎng)絡(luò)構(gòu)成；電阻補償網(wǎng)絡(luò)和電阻RC、R0、R1、R2、R3、R4依次串聯(lián)在電阻分壓陣列DAC_res_array的端口B和端口A之間；電阻R0、R1、R2、R3和R4的兩端分別并聯(lián)一個傳輸門T0、T1、T2、T3和T4；數(shù)字輸入信號digital中的第1位信號Digital<0>接傳輸門T0的NMOS管柵極的同時通過反相器INV0接傳輸門T0的PMOS管柵極，數(shù)字輸入信號digital中的第2位信號Digital<1>接傳輸門T1的NMOS管柵極的同時通過反相器INV1接傳輸門T1的PMOS管柵極，數(shù)字輸入信號digital中的第3位信號Digital<2>接傳輸門T2的NMOS管柵極的同時通過反相器INV2接傳輸門T2的PMOS管柵極，數(shù)字輸入信號digital中的第4位信號Digital<3>接傳輸門T3的NMOS管柵極的同時通過反相器INV3接傳輸門T3的PMOS管柵極，數(shù)字輸入信號digital中的第5位信號Digital<4>接傳輸門T4的NMOS管柵極的同時通過反相器INV4接傳輸門T4的PMOS管柵極；所述電阻補償網(wǎng)絡(luò)，由15個傳輸門和5個反相器構(gòu)成；6個傳輸門T10、T11、T12、T13、T14、T15依次串聯(lián)在電阻分壓陣列DAC_res_array的端口B和電阻RC之間，這6個傳輸門的PMOS管的柵極都接地，NMOS管的柵極都接電源VD；傳輸門T0a和T0b串聯(lián)后的一端在接傳輸門T11與T12之間，另一端接端口B；補償控制信號comp_ctrl中的第1位信號Comp_ctrl<0>接傳輸門T0a和T0b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T0a和T0b的兩個PMOS管的柵極；傳輸門T1a和T1b串聯(lián)后的一端在接傳輸門T12與T13之間，另一端接端口B；補償控制信號comp_ctrl中的第2位信號Comp_ctrl<1>接傳輸門T1a和T1b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T1a和T1b的兩個PMOS管的柵極；傳輸門T2a和T2b串聯(lián)后的一端在接傳輸門T13與T14之間，另一端接端口B；補償控制信號comp_ctrl中的第3位信號Comp_ctrl<2>接傳輸門T2a和T2b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T2a和T2b的兩個PMOS管的柵極；傳輸門T3a和T3b串聯(lián)后的一端在接傳輸門T14與T15之間，另一端接端口B；補償控制信號comp_ctrl中的第4位信號Comp_ctrl<3>接傳輸門T3a和T3b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T3a和T3b的兩個PMOS管的柵極；傳輸門T4a和T4b串聯(lián)后的一端在接傳輸門T15與電阻RC之間，另一端接端口B；補償控制信號comp_ctrl中的第5位信號Comp_ctrl<4>接傳輸門T4a和T4b的兩個NMOS管的柵極，同時通過一個反相器接傳輸門T4a和T4b的兩個PMOS管的柵極。所述補償控制信號comp_ctrl與數(shù)字輸入信號digital滿足以下關(guān)系當數(shù)字輸入信號digital為00000時，補償控制信號comp_ctrl為00000；當數(shù)字輸入信號digital中有一個1時，補償控制信號comp_ctrl為00001；當數(shù)字輸入信號digital中有兩個1時，補償控制信號comp_ctrl為00011；當數(shù)字輸入信號digital中有三個1時，補償控制信號comp_ctrl為00111；當數(shù)字輸入信號digital中有四個1時，補償控制信號comp_ctrl為01111；當數(shù)字輸入信號digital為11111時，補償控制信號comp_ctrl為11111。
全文摘要
一種數(shù)模轉(zhuǎn)換電路，屬于電子技術(shù)領(lǐng)域。包括晶體管MN0，電阻RA，RB，電容C0，運算放大器op和帶有電阻補償網(wǎng)絡(luò)的電阻分壓陣列DAC_res_array，其中運算放大器實現(xiàn)鉗位功能，并和電阻RB一起確定晶體管MN0所在支路的電流，降低了功耗；電阻分壓陣列DAC_res_array具有一個電阻補償網(wǎng)絡(luò)；電阻補償網(wǎng)絡(luò)的控制信號受數(shù)字輸入信號Digital控制，能夠在不同的數(shù)字輸入信號Digital下得到相應(yīng)的補償電阻值，從而對電阻分壓陣列AB端的等效電阻進行調(diào)節(jié)，最終保證了DAC電路的轉(zhuǎn)換精度。本發(fā)明中的電阻補償網(wǎng)絡(luò)采用傳輸門作為元件，一方面與電阻分壓陣列中的傳輸門的導通電阻高度匹配，提高了電路精度，另一方面，傳輸門比電阻占用的面積小很多，減小了芯片面積，降低了成本。
文檔編號H03M1/66GK101795136SQ20101010762
公開日2010年8月4日 申請日期2010年2月5日 優(yōu)先權(quán)日2010年2月5日
發(fā)明者張波, 時婷婷, 甄少偉, 羅萍 申請人:電子科技大學