專利名稱：晶振及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制造領(lǐng)域，特別涉及一種基于CMOS工藝的晶振及其制作方法。
背景技術(shù)：
晶體振蕩器，簡稱晶振，是集成電路中的重要元器件。晶振器主要通過有源激勵(lì)或者無緣電抗網(wǎng)絡(luò)在晶體材料(常見的材料包括石英、鍺金屬等)中產(chǎn)生有規(guī)律的振蕩，所述振蕩的頻率通常具有極高的準(zhǔn)確度，能夠作為基本的時(shí)鐘信號(hào)，所述時(shí)鐘信號(hào)再經(jīng)由頻率發(fā)生器的倍頻或者分頻后，就可以進(jìn)一步得到電路中所常用的計(jì)數(shù)脈沖、時(shí)鐘周期等。圖1為一種現(xiàn)有晶振器件的結(jié)構(gòu)示意圖，具體包括，絕緣殼體2，由絕緣殼體2包圍而形成的密閉空腔；振動(dòng)晶體1，位于密閉空腔內(nèi)，且相對(duì)兩端由支撐柱支撐，使振動(dòng)晶體1 懸浮于密閉空腔內(nèi)；用于支撐振動(dòng)晶體1支撐柱可以是連接振動(dòng)晶體1的正極和負(fù)極；在所述空腔內(nèi)振動(dòng)晶體1 一側(cè)還設(shè)置有激勵(lì)板3，用于誘發(fā)振動(dòng)晶體產(chǎn)生振蕩。在使用時(shí)，首先通過正、負(fù)極向振動(dòng)晶體1通電，然后通過向激勵(lì)板3通電在空腔內(nèi)形成電場(chǎng)，振動(dòng)晶體 1即可以在上述電場(chǎng)的影響下，產(chǎn)生規(guī)律性的振動(dòng)，并通過正負(fù)極向外輸出具有固定頻率的時(shí)鐘信號(hào)?，F(xiàn)有的晶振，通常封裝制作成分立器件，以外置的形式獨(dú)立于半導(dǎo)體芯片，并不利于集成電路的微縮。然而，隨著電路元器件密度的提高以及電路面積的限制，對(duì)于晶振的尺寸也要求越來越高。雖然近年微機(jī)械機(jī)電系統(tǒng)(Micro-Electro-Mechanial Systems,MEMS) 技術(shù)的發(fā)展，已經(jīng)可以制造出微米甚至納米級(jí)的機(jī)械電子器件。但現(xiàn)有的半導(dǎo)體芯片制造技術(shù)普遍基于CMOS工藝；而僅僅依靠MEMS技術(shù)還難以將晶振與芯片的制造相統(tǒng)一。因此迫切需要開發(fā)一種基于CMOS工藝的晶振及其制作方法。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供了一種晶振及其制作方法，與CMOS工藝相兼容，易于集成于半導(dǎo)體芯片中。本發(fā)明所述的晶振制作方法，其特征在于，包括提供半導(dǎo)體襯底，在半導(dǎo)體襯底表面形成層間介質(zhì)層，所述層間介質(zhì)層內(nèi)形成有激勵(lì)板、正極插塞以及負(fù)極插塞，所述正極插塞和負(fù)極插塞貫穿層間介質(zhì)層厚度；刻蝕位于正極插塞與負(fù)極插塞之間、激勵(lì)板上方的層間介質(zhì)層，形成凹槽，并在所述凹槽內(nèi)填充形成第一犧牲層；在層間介質(zhì)層以及第一犧牲層的表面形成振動(dòng)晶體，所述振動(dòng)晶體橫跨凹槽，所述振動(dòng)晶體兩側(cè)分別與正極插塞以及負(fù)極插塞連接，所述振動(dòng)晶體的另兩側(cè)暴露出第一犧牲層；在所述振動(dòng)晶體的表面形成第二犧牲層，所述第一犧牲層與第二犧牲層相連接； 在所述第二犧牲介質(zhì)層的表面形成隔離層；刻蝕所述隔離層形成通孔，所述通孔露出第二犧牲層表面；通過所述通孔去除第二犧牲層以及第一犧牲層；在所述隔離層的表面形成覆蓋層，且所述覆蓋層覆蓋通孔?？蛇x的，所述凹槽的底部與激勵(lì)板之間通過部分層間介質(zhì)層相間隔。所述凹槽的側(cè)壁與正極插塞以及負(fù)極插塞之間均通過部分層間介質(zhì)層相間隔。所述凹槽的槽深為 0. 5 μ m ~ 4 μ m, ^ 5 μ m 50 μ m?？蛇x的，所述振動(dòng)晶體的材質(zhì)為鍺化硅。所述振動(dòng)晶體的厚度為3μπι 15μπι。所述第二犧牲層的厚度為2 μ m 20 μ m。所述第一犧牲層以及第二犧牲層的材料均為活性碳?？蛇x的，所述去除第一犧牲層以及第二犧牲層的方法包括在高溫下，向通孔內(nèi)通入氧氣，將所述活性碳氧化成氣態(tài)的氧化物。所述高溫氧化的溫度為350°C 450°C。本發(fā)明提供的晶振，包括半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的層間介質(zhì)層，所述層間介質(zhì)層內(nèi)形成有激勵(lì)板以及位于所述激勵(lì)板兩側(cè)的正極插塞、負(fù)極插塞；位于正極插塞與負(fù)極插塞之間、激勵(lì)板上方的下空腔；位于層間介質(zhì)層表面，橫跨所述下空腔，并與正極插塞、負(fù)極插塞連接的振動(dòng)晶體，所述振動(dòng)晶體與其兩側(cè)的正極插塞以及負(fù)極插塞連接，除此之外，其余兩側(cè)為自由端， 不與周圍物體相接觸；位于層間介質(zhì)層上的隔離層，所述隔離層與振動(dòng)晶體之間具有間隙，構(gòu)成上空腔； 形成于所述隔離層表面的覆蓋層。可選的，所述下空腔的底部與激勵(lì)板之間通過部分層間介質(zhì)層相間隔。述下空腔的側(cè)壁與正極插塞以及負(fù)極插塞之間均通過部分層間介質(zhì)層相間所述下空腔的深度為 0. 5 μ m ~ 4 μ m, 1 ] 5 μ m 50 μ m?？蛇x的，所述振動(dòng)晶體的材質(zhì)為鍺化硅。所述振動(dòng)晶體厚度為3μπι 15μπι。所述隔離層與振動(dòng)晶體的間隙為2 μ m 20 μ m。本發(fā)明所述的晶振制作方法與CMOS工藝相兼容，形成的晶振尺寸較小，適于器件微縮，且結(jié)構(gòu)簡單，易于生產(chǎn)制造并集成于半導(dǎo)體芯片中。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其他目的、特征和優(yōu)勢(shì)將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相同的附圖標(biāo)記。附圖并未按比例繪制，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中為清楚起見，放大了層和區(qū)域的尺寸。圖1是現(xiàn)有晶振器件的結(jié)構(gòu)示意2是本發(fā)明所述晶振制作方法流程示意圖；圖3至圖12是本發(fā)明實(shí)施例的晶振制作方法示意圖；圖7是圖6中A-A，線的剖面示意圖。
具體實(shí)施例方式現(xiàn)有的晶振中振動(dòng)晶體多采用石英或鍺金屬制作，由于石英以及鍺金屬與CMOS工藝并不兼容，因此通常采用微機(jī)電系統(tǒng)技術(shù)(MEMS)或者機(jī)械加工形成，并制作成分立器件，外置于半導(dǎo)體芯片。本發(fā)明所述晶振在材料選擇以及工藝制程上均與CMOS工藝相兼容，因此易于集成于半導(dǎo)體芯片中，以滿足日益增長的器件微縮需求。圖2為本發(fā)明所述晶振的制作方法流程示意圖，基本步驟包括S101、提供半導(dǎo)體襯底，在半導(dǎo)體襯底的表面形成層間介質(zhì)層，所述層間介質(zhì)層內(nèi)形成有激勵(lì)板以及分別位于激勵(lì)板兩側(cè)的正極插塞以及負(fù)極插塞。可以采用常規(guī)的標(biāo)準(zhǔn) CMOS互連工藝進(jìn)行插塞以及激勵(lì)板的制作，所述接觸孔內(nèi)填充互連金屬；所述激勵(lì)版為導(dǎo)電體，也可以是通過互連金屬層刻蝕形成。S102、刻蝕位于正極插塞與負(fù)極插塞之間、激勵(lì)板上方的層間介質(zhì)層，形成凹槽， 并在所述凹槽內(nèi)填充形成第一犧牲層；S103、在層間介質(zhì)層以及第一犧牲層的表面形成振動(dòng)晶體，使得所述振動(dòng)晶體橫跨凹槽，且兩側(cè)分別與正極插塞以及負(fù)極插塞連接，所述振動(dòng)晶體的另兩側(cè)暴露出第一犧牲層；；S104、在所述振動(dòng)晶體的表面形成第二犧牲層；在所述第二犧牲層的表面形成隔罔層；S105、刻蝕所述隔離層形成通孔，所述通孔的底部露出第二犧牲層；通過所述通孔去除第二犧牲層以及第一犧牲層；去除第二犧牲層以及第一犧牲層后，隔離層內(nèi)部便形成了一個(gè)容納振動(dòng)晶體的空腔，所述振動(dòng)晶體底部對(duì)應(yīng)凹槽以及凹槽下方的激勵(lì)板，且除了兩端與正極插塞以及負(fù)極插塞連接支撐的部分以外，其余部分均為懸浮狀態(tài)，即為自由端，不與其他物體相接觸。S106、在所述隔離層的表面沉積形成覆蓋層。所述覆蓋層可以將隔離層上的通孔堵塞，從而將振動(dòng)晶體與外界相隔離。下面結(jié)合具體的實(shí)施例，對(duì)本發(fā)明所述晶振及其制作方法做進(jìn)一步介紹。圖3至圖12是本發(fā)明所述實(shí)施例晶振制作方法的剖面結(jié)構(gòu)示意圖；如圖3所示，首先提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100可以形成有金屬互連或者其他的半導(dǎo)體器件(圖中未示出)。在半導(dǎo)體襯底100上形成層間介質(zhì)層101，并在層間介質(zhì)層101內(nèi)形成激勵(lì)板200、正極插塞201以及負(fù)極插塞202。上述形成在層間介質(zhì)層101內(nèi)形成激勵(lì)板200、正極插塞201以及負(fù)極插塞202的方法可以采用金屬互連工藝，具體包括先在半導(dǎo)體襯底100的表面形成第一層間介質(zhì)層； 然后在所述第一層間介質(zhì)層的表面形成互連金屬層，并圖案化所述互連金屬層形成激勵(lì)板 200 ；然后再在所述第一層間介質(zhì)層以及激勵(lì)板200的表面沉積第二層間介質(zhì)層；刻蝕第二層間介質(zhì)層以及第一層間介質(zhì)層直至露出半導(dǎo)體襯底，形成兩個(gè)接觸孔，且使得所述接觸孔位于激勵(lì)板兩側(cè)并與激勵(lì)板不相鄰；向所述接觸孔內(nèi)填充互連金屬形成所述正極插塞 201以及負(fù)極插塞202。所述第一層間介質(zhì)層與第二層間介質(zhì)層即構(gòu)成了本發(fā)明所述層間介質(zhì)層101，所述第二層間介質(zhì)層的厚度約等于即激勵(lì)板200與層間介質(zhì)層101表面的距離。由于第二層間介質(zhì)層用于在后續(xù)工藝中形成凹槽，因此其厚度決定了凹槽的最大槽深； 而正極插塞201以及負(fù)極插塞202的間距則決定了凹槽的最大槽寬。本實(shí)施例中，第二層間介質(zhì)層的厚度為Iym 5.5 μπι，正極插塞201以及負(fù)極插塞202的間距為10 μ m 55 μ m
本實(shí)施例中，所述第一層間介質(zhì)層以及第二層間介質(zhì)層可以為常規(guī)的介質(zhì)材料， 例如氧化硅、氮化硅等，本實(shí)施例以氧化硅為例，可以采用化學(xué)氣相沉積工藝形成。所述激勵(lì)板200由互連金屬刻蝕而成，而正極插塞201以及負(fù)極插塞202內(nèi)填充也有互連金屬，因此可以采用鎢、鋁、銅等常規(guī)金屬材料，以便與CMOS工藝相兼容。根據(jù)背景技術(shù)可知，激勵(lì)板200是用于形成電場(chǎng)誘發(fā)晶振中振動(dòng)晶體的振動(dòng)，因此激勵(lì)板200可以是金屬材料，還可以是其他導(dǎo)電材料，除上述實(shí)施例以外，還可以采用其他常規(guī)CMOS工藝，作為公知常識(shí)，本發(fā)明領(lǐng)域技術(shù)人員，應(yīng)當(dāng)容易推得具體的制作方法，此處不再贅述。如圖4所示，刻蝕位于正極插塞201與負(fù)極插塞202之間、激勵(lì)板200上方的層間介質(zhì)層101，形成凹槽300，并在所述凹槽300內(nèi)填充形成第一犧牲層400，并平整化去除第一犧牲層400溢出凹槽300的部分。具體包括在層間介質(zhì)層101表面形成光刻膠，定義凹槽300的位置，圖案化所述光刻膠；然后以所述光刻膠為掩膜采用等離子刻蝕工藝刻蝕層間介質(zhì)層101形成凹槽300 ；在凹槽300內(nèi)填充第一犧牲層400，填充結(jié)束后采用化學(xué)機(jī)械拋光對(duì)層間介質(zhì)層101以及第一犧牲層400進(jìn)行平整化。所述刻蝕形成的凹槽300底部可以直接暴露出激勵(lì)板200。但是，為了在后續(xù)工藝中保護(hù)激勵(lì)板200，所述凹槽300的底部與激勵(lì)板200之間可以通過部分層間介質(zhì)層相間隔，即使得凹槽30的槽深小于前述第二層間介質(zhì)層的厚度。此外，所述凹槽300側(cè)壁可以直接暴露出正極插塞201或負(fù)極插塞202。但同樣為了在后續(xù)工藝中保護(hù)正極插塞201以及負(fù)極插塞202，所述凹槽300的寬度可以小于正極插塞201與負(fù)極插塞202的間距。本實(shí)施例中，在刻蝕凹槽時(shí)，通過調(diào)整光刻膠掩膜圖形控制凹槽的寬度，而通過調(diào)整刻蝕時(shí)間控制刻蝕深度。所述凹槽300的槽深為0. 5 μ m 5 μ m，槽寬為5 μ m 50 μ m。凹槽300的底部與激勵(lì)板200間還留有約0.5μπι厚度的層間介質(zhì)層101。所述第一犧牲層400用于在后續(xù)形成振動(dòng)晶體時(shí)，支撐振動(dòng)晶體，最終將會(huì)被去除，故第一犧牲層400的材料應(yīng)選擇易于被去除的材料，即所述第一犧牲層400優(yōu)選與層間介質(zhì)層101以及振動(dòng)晶體材料刻蝕比大的材料，這樣在去除第一犧牲層400的時(shí)候可以不破壞其他不想被去除的物質(zhì)，比如，所述第一犧牲層400可以為易于被濕法刻蝕的金屬或者金屬氧化物，例如Al或Cu等，可以通過金屬電鍍等方式沉積于凹槽300內(nèi)(在此條件下， 所述凹槽300底部以及側(cè)壁必須分別與激勵(lì)板200以及正極插塞201、負(fù)極插塞202之間具有部分層間介質(zhì)層101的間隔)，再或者所述第一犧牲層400還可以為易于被氣化的物質(zhì)， 例如活性炭，可以通過CVD化學(xué)氣相沉積填覆于凹槽300內(nèi)。本實(shí)施例中，采用活性炭作為犧牲介質(zhì)，其好處在于，CVD化學(xué)氣相沉積工藝與CMOS工藝相兼容，且采用CVD制成活性炭為非晶碳，較為致密，可以在較低的加熱溫度(一般不超過500°C)被氧化成二氧化碳，因此十分容易不留殘余地氣化去除，而不會(huì)對(duì)器件的其余部分造成影響。如圖5所示，在所述層間介質(zhì)層101以及第一犧牲層400的表面沉積晶體層102。 本實(shí)施例中，所述晶體層102的材質(zhì)為鍺化硅、采用CVD化學(xué)氣相沉積形成，厚度為3 μ m 15 μ m。鍺化硅與石英相同，也是一種易于在外界激勵(lì)條件下(例如通電)產(chǎn)生有規(guī)律振動(dòng)的材質(zhì)，但鍺化硅也是常見的半導(dǎo)體材料，因此本實(shí)施例選擇鍺化硅作為振動(dòng)晶體材料，更易于與CMOS工藝相兼容，降低工藝集成的成本。如圖6所示，刻蝕所述晶體層形成振動(dòng)晶體203，所述振動(dòng)晶體203位置與凹槽300及其下方的激勵(lì)板200相對(duì)應(yīng)，橫跨凹槽300且兩側(cè)分別與正極插塞201、負(fù)極插塞202 連接。需要指出的是，由于振動(dòng)晶體203要實(shí)現(xiàn)縱向振動(dòng)，因此振動(dòng)晶體203上下均要形成空腔，且振動(dòng)晶體203的不與電極相連的二側(cè)要形成自由端。為了便于去除位于振動(dòng)晶體 203下方凹槽300內(nèi)的第一犧牲層400，以形成下空腔，所述振動(dòng)晶體203沒有全部覆蓋凹槽300，而在所述形成自由端的兩側(cè)暴露出部分凹槽300內(nèi)的第一犧牲層400。圖7為圖6中A-A’線的剖面示意圖，進(jìn)一步結(jié)合圖7以及圖6所示，作為本發(fā)明的一個(gè)實(shí)施例，所述振動(dòng)晶體203為長方形，具有長邊和短邊，所述振動(dòng)晶體203沿長邊方向橫跨凹槽300，且覆蓋正極插塞201以及負(fù)極插塞202，形成連接，所述振動(dòng)晶體203短邊方向暴露出第一犧牲層400，所述正極插塞201以及負(fù)極插塞202之間的連線將振動(dòng)晶體 203平分。當(dāng)然，所述振動(dòng)晶體203也可以全部覆蓋凹槽300，當(dāng)后續(xù)需要去除振動(dòng)晶體203 下方的第一犧牲層400的時(shí)候，可以先刻蝕去除部分振動(dòng)晶體203，形成開口，然后再通過開口去除下層的第一犧牲層400。如圖8所示，在所述振動(dòng)晶體203和層間介質(zhì)層101表面形成第二犧牲層401 ；刻蝕所述第二犧牲層401，使得第二犧牲層401包覆振動(dòng)晶體203，并且與第一犧牲層400連接。進(jìn)一步的，本實(shí)施例中，由于振動(dòng)晶體203并未完全覆蓋凹槽300，因此所述第二犧牲層401覆蓋暴露出的第一犧牲層400、或者覆蓋部分的暴露出的第一犧牲層400、或者超出暴露的第一犧牲層400，兩者連接為一體將振動(dòng)晶體203包覆在內(nèi)，只要能夠在后續(xù)去除第一犧牲層400和第二犧牲層401之后，振動(dòng)晶體203除了與正極插塞201以及負(fù)極插塞202 具有接觸外，其余側(cè)與其他物體均無接觸，即形成自由端。如上所述，所述振動(dòng)晶體203要實(shí)現(xiàn)縱向振動(dòng)，因此振動(dòng)晶體203上方也要形成上空腔，因此，第二犧牲層401的厚度即為振動(dòng)晶體上方的上空腔間隙，所述上空腔和下空腔構(gòu)成容納振動(dòng)晶體203的空腔。為簡化工藝，本實(shí)施例中所述第二犧牲層401與第一犧牲層400可以為同一種物質(zhì)，即易于被去除的物質(zhì)，具體請(qǐng)參見對(duì)第一犧牲層400的相關(guān)描述。所述第二犧牲層401的厚度為2 μ m 20 μ m。如圖9所示，在所述第二犧牲層401表面形成隔離層103。所述隔離層103用于絕緣隔離、保護(hù)內(nèi)部振動(dòng)晶體203，材質(zhì)可以為氧化硅或者氮化硅。為簡化工藝，本實(shí)施例中所述隔離層103采用與層間介質(zhì)層101相同的材質(zhì)氧化硅，通過CVD化學(xué)氣相沉積形成，構(gòu)成了從內(nèi)到外依次為振動(dòng)晶體203、第二犧牲層401、隔離層103的結(jié)構(gòu)。如圖10所示，在所述隔離層103上形成若干露出第二犧牲層401的通孔500，所述通孔采用等離子刻蝕形成。所述通孔500用于通入氣體或者液體，進(jìn)行去除第二犧牲層 401以及第一犧牲層400的工藝。通孔500的深寬比不宜過大，以避免后續(xù)沉積工藝難以封堵；也不宜過小，會(huì)直接影響去除犧牲介質(zhì)400的效果，應(yīng)當(dāng)根據(jù)犧牲介質(zhì)的材質(zhì)以及去除犧牲介質(zhì)的工藝進(jìn)行調(diào)節(jié)選擇。發(fā)明領(lǐng)域技術(shù)人員應(yīng)當(dāng)可以根據(jù)上述原則自行調(diào)整，并經(jīng)過有限次試驗(yàn)獲得較佳范圍。本實(shí)施例中所述通孔的深寬比為3 5。如圖11所示，通過通孔500向隔離層103內(nèi)通入一定的去除材料，以將第一犧牲層400以及第二犧牲層401去除。具體地，如前所述，若第一犧牲層400以及第二犧牲層401為金屬Al或Cu時(shí)， 所述去除材料可以為熱磷酸；本實(shí)施例中，由于第一犧牲層400以及第二犧牲層401的材質(zhì)為CVD化學(xué)氣相沉積工藝所形成的致密活性炭，所述去除材料為氧氣，采用加熱溫度為 350°C 450°C，在此溫度下，致密活性炭并不會(huì)發(fā)生劇烈燃燒，而可以被氧化成二氧化碳?xì)怏w，并通過通孔排出，犧牲介質(zhì)400能夠徹底地去除，而器件的其余部分并不會(huì)受到影響。 犧牲介質(zhì)400去除后，所述晶振203即置于隔離層103內(nèi)的空腔結(jié)構(gòu)。如圖12所示，在所述隔離層103的表面形成覆蓋層104，所述覆蓋層104可以通過CVD化學(xué)氣相沉積等工藝形成，只需要使得通孔500的孔徑/深度比足夠小，所述覆蓋層 104很容易將隔離層103上的通孔500堵塞，且不會(huì)滲入覆蓋層103內(nèi)部的空腔中。本實(shí)施例中為簡化工藝，所述覆蓋層103的材質(zhì)也選用氧化硅。經(jīng)過上述工藝最終形成了本發(fā)明所述晶振。參考圖12，基本結(jié)構(gòu)包括半導(dǎo)體襯底100，位于半導(dǎo)體襯底100表面的層間介質(zhì)層101，所述層間介質(zhì)層101 內(nèi)形成有激勵(lì)板200以及位于所述激勵(lì)板200兩側(cè)的正極插塞201、負(fù)極插塞202 ；位于正極插塞201與負(fù)極插塞202之間、激勵(lì)板200上方的下空腔(即圖中所示凹槽300)；位于層間介質(zhì)層101表面，橫跨所述下空腔，并與正極插塞、負(fù)極插塞連接的振動(dòng)晶體203，所述振動(dòng)晶體203與其兩側(cè)的正極插塞201以及負(fù)極插塞202連接，除此之外，其余側(cè)為自由端，不與周圍物體相接觸；位于層間介質(zhì)層101上的隔離層103，所述隔離層103與振動(dòng)晶體203之間具有間隙，構(gòu)成上空腔；形成于所述隔離層102表面的覆蓋層103。在使用時(shí)，只需經(jīng)由正極插塞201、負(fù)極插塞202在振動(dòng)晶體203中形成電流，例如將負(fù)極插塞202接地，正極插塞201施加正電壓。此時(shí)通過對(duì)激勵(lì)板200上的電勢(shì)進(jìn)行調(diào)節(jié)，在所述空腔內(nèi)形成電場(chǎng)，便可以誘發(fā)振動(dòng)晶體205在縱向的規(guī)律性振動(dòng)。所述振動(dòng)的頻率取決于振動(dòng)晶體203的材質(zhì)，所述振動(dòng)晶體203兩側(cè)的上、下空腔大小分別與第二犧牲層、第二介質(zhì)層的厚度相關(guān)，本領(lǐng)域技術(shù)人員知曉，為了晶振穩(wěn)定地振動(dòng)，可以根據(jù)實(shí)際情況適當(dāng)選擇這些層的尺寸，在此特別強(qiáng)調(diào)，不應(yīng)過分限制本發(fā)明的保護(hù)范圍。從上述實(shí)施例可知，本發(fā)明所述晶振及其制作方法，從材質(zhì)以及形成工藝的選擇， 均與現(xiàn)有的CMOS工藝相兼容，因此易于集成至半導(dǎo)體芯片中，可以與半導(dǎo)體芯片一同制作，能夠降低集成電路的制造成本，提高元器件的密集度，滿足日益增長的器件微縮需求。本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種晶振的制作方法，其特征在于，包括提供半導(dǎo)體襯底，在半導(dǎo)體襯底表面形成層間介質(zhì)層，所述層間介質(zhì)層內(nèi)形成有激勵(lì)板、正極插塞以及負(fù)極插塞，所述正極插塞和負(fù)極插塞貫穿層間介質(zhì)層厚度；刻蝕位于正極插塞與負(fù)極插塞之間、激勵(lì)板上方的層間介質(zhì)層，形成凹槽，并在所述凹槽內(nèi)填充形成第一犧牲層；在層間介質(zhì)層以及第一犧牲層的表面形成振動(dòng)晶體，所述振動(dòng)晶體橫跨凹槽，所述振動(dòng)晶體兩側(cè)分別與正極插塞以及負(fù)極插塞連接，所述振動(dòng)晶體的另兩側(cè)暴露出第一犧牲層；在所述振動(dòng)晶體的表面形成第二犧牲層，所述第一犧牲層與第二犧牲層相連接；在所述第二犧牲介質(zhì)層的表面形成隔離層；刻蝕所述隔離層形成通孔，所述通孔露出第二犧牲層表面；通過所述通孔去除第二犧牲層以及第一犧牲層；在所述隔離層的表面形成覆蓋層，且所述覆蓋層覆蓋通孔。
2.如權(quán)利要求1所述的晶振制作方法，其特征在于，所述凹槽的底部與激勵(lì)板之間通過部分層間介質(zhì)層相間隔。
3.如權(quán)利要求1所述的晶振制作方法，其特征在于，所述凹槽的側(cè)壁與正極插塞以及負(fù)極插塞之間均通過部分層間介質(zhì)層相間隔。
4.如權(quán)利要求2或3所述的晶振制作方法，其特征在于，所述凹槽的槽深為0.5 μ m 4μ 5μπι 50μπι。
5.如權(quán)利要求1所述的晶振制作方法，其特征在于，所述振動(dòng)晶體的材質(zhì)為鍺化硅。
6.如權(quán)利要求5述的晶振制作方法，其特征在于，所述振動(dòng)晶體的厚度為3μπι 15 μ m0
7.如權(quán)利要求1所述的晶振制作方法，其特征在于，所述第二犧牲層的厚度為2μπι 20 μ m0
8.如權(quán)利要求1所述的晶振制作方法，其特征在于，所述第一犧牲層以及第二犧牲層的材料均為活性碳。
9.如權(quán)利要求8所述的晶振制作方法，其特征在于，所述去除第一犧牲層以及第二犧牲層的方法包括在高溫下，向通孔內(nèi)通入氧氣，將所述活性碳氧化成氣態(tài)的氧化物。
10.如權(quán)利要求9所述的晶振制作方法，其特征在于，所述高溫氧化的溫度為350°C 450 "C。
11.一種晶振，其特征在于，包括半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的層間介質(zhì)層，所述層間介質(zhì)層內(nèi)形成有激勵(lì)板以及位于所述激勵(lì)板兩側(cè)的正極插塞、負(fù)極插塞；位于正極插塞與負(fù)極插塞之間、激勵(lì)板上方的下空腔；位于層間介質(zhì)層表面，橫跨所述下空腔，并與正極插塞、負(fù)極插塞連接的振動(dòng)晶體，所述振動(dòng)晶體與其兩側(cè)的正極插塞以及負(fù)極插塞連接，除此之外，其余兩側(cè)為自由端，不與周圍物體相接觸；位于層間介質(zhì)層上的隔離層，所述隔離層與振動(dòng)晶體之間具有間隙，構(gòu)成上空腔；形成于所述隔離層表面的覆蓋層。
12.如權(quán)利要求11所述的晶振，其特征在于，所述下空腔的底部與激勵(lì)板之間通過部分層間介質(zhì)層相間隔。
13.如權(quán)利要求11所述的晶振，其特征在于，所述下空腔的深度為0.5 μ m 4 μ m，寬度為5 μ m 50 μ m。
14.如權(quán)利要求11所述的晶振，其特征在于，所述振動(dòng)晶體的材質(zhì)為鍺化硅。
15.如權(quán)利要求11所述的晶振，其特征在于，所述振動(dòng)晶體厚度為3μ m 15 μ m。
16.如權(quán)利要求10所述的晶振，其特征在于，所述隔離層與振動(dòng)晶體的間隙為2μ m 20 μ m0
全文摘要
本發(fā)明提供了一種晶振及其制作方法，所述晶振包括半導(dǎo)體襯底；位于半導(dǎo)體襯底表面的層間介質(zhì)層，所述層間介質(zhì)層內(nèi)形成有激勵(lì)板以及位于所述激勵(lì)板兩側(cè)的正極插塞、負(fù)極插塞；位于正極插塞與負(fù)極插塞之間、激勵(lì)板上方的下空腔；位于層間介質(zhì)層表面，橫跨所述下空腔，并與正極插塞、負(fù)極插塞連接的振動(dòng)晶體，所述振動(dòng)晶體與其兩側(cè)的正極插塞以及負(fù)極插塞連接，除此之外，其余兩側(cè)為自由端，不與周圍物體相接觸；位于層間介質(zhì)層上的隔離層，所述隔離層與振動(dòng)晶體之間具有間隙，構(gòu)成上空腔；形成于所述隔離層表面的覆蓋層。本發(fā)明所述晶振基于CMOS工藝制造，易于集成至半導(dǎo)體芯片中，滿足器件微縮的需求。
文檔編號(hào)H03H9/02GK102270975SQ20101019349
公開日2011年12月7日 申請(qǐng)日期2010年6月4日 優(yōu)先權(quán)日2010年6月4日
發(fā)明者毛劍宏 申請(qǐng)人:江蘇麗恒電子有限公司