專利名稱：用于流水線結構模數(shù)轉換器的余量增益電路的制作方法
技術領域：
本發(fā)明屬于集成電路技術領域，具體涉及一種用于流水線結構模數(shù)轉換器的余量 增益電路。
背景技術：
流水線結構模數(shù)轉換器由于其在轉換速率，轉換精度以及功耗方面的優(yōu)秀表現(xiàn)， 被廣泛應用于數(shù)字基站，雷達等領域。相比于其他結構的模數(shù)轉換器，流水線結構模數(shù)轉換 器的一大特別之處就是它允許比較器有一定程度的失調，而不會影響最后輸出結果的正確 性。在最為傳統(tǒng)的1. 5bit/級的余量增益電路結構(如

圖1所示)中，比較器1、2失調電壓 在±1/4?！?之內都是被允許的，如圖2所示。這種特性大大降低了比較器的設計難度，也 為其他非理想因素提供了相當?shù)娜萑潭?。隨著技術的不斷發(fā)展，人們對高轉換速度、高分辨率的模數(shù)轉換器的需求也越迫 切。隨著分辨率的不斷提升，流水線的級數(shù)也在不斷增多，整體功耗不斷增加。而采樣速率 的增加就要求模數(shù)轉換器在更短的時間內分辨到指定的精度要求，這就對運算放大器提出 更高的要求，同樣會增加功耗。為了達到低功耗的目的，在14位以上的流水線結構模數(shù)轉 換器中，設計人員通常會采用一些設計技巧來降低功耗。典型的有運放共享，無采樣保持等 等。運放共享技術會引入更復雜的時鐘時序和所謂的記憶效應。無采樣保持的結構會遇到 孔徑誤差的問題，減小比較器的校正范圍。除此之外，最常用的方法是采用多比特每級的余 量增益電路。采用多比特每級的余量增益電路的優(yōu)點是，由于每級輸出更多有效位數(shù)，所 以總體級數(shù)變少，所需要的運放數(shù)目也隨之相應減少，功耗也會降低。此外，采用多比特每 級的余量增益電路結構還能有效降低電路的熱噪聲，提高模數(shù)轉換器的信噪比。但是多比 特每級的余量增益電路帶來的最直接的問題就是比較器的失調校正范圍減小。以Vref=IV 為例，1. 5bit/級的余量增益電路允許的比較器失調為250mV。2. 5bit/級的余量增益電路 允許的比較器失調為125mV，而3. 5bit/級的余量增益電路允許的比較器失調更是減小為 62. 5mV，這就對設計人員提出了很高的要求，在有些要求嚴苛的設計中甚至是難以達到的。 而比較器的失調電壓一旦控制不好，超過了可校正的范圍，模數(shù)轉換器的輸出碼將發(fā)生錯 誤，嚴重影響模數(shù)轉換器的功能實現(xiàn)。

發(fā)明內容
本發(fā)明的目的在于提供一種能有效增大比較器失調電壓校正范圍的余量增益電 路新結構，以供流水線結構模數(shù)轉換器之用。本發(fā)明提供一種能有效增大比較器失調電壓校正范圍的余量增益電路新結構，通 過增加一些比較器的數(shù)量，可以有效提高比較器失調電壓的校正范圍，降低設計難度和提 高電路的可靠性。所述余量增益電路具有至少一個運算放大器，四個比較器，一個加法器，一個編碼 器，三個采樣開關，三個參考電平開關，三個采樣電容和一個反饋電容；其中輸入信號經(jīng)過
權利要求
1.一種可提高流水線結構模數(shù)轉換器中比較器失調校正范圍的余量增益電路，其特征 在于，所述余量增益電路具有至少一個運算放大器，四個比較器，一個加法器，一個編碼器， 三個采樣開關，三個參考電平開關，三個采樣電容和一個反饋電容；其中輸入信號經(jīng)過三個 采樣開關連接到采樣電容上，運算放大器、采樣電容和反饋電容構成反饋回路對信號進行 乘法以及減法操作，輸入信號同時還接到比較器輸入端，比較器將比較結果輸出給加法器， 加法器將比較器的結果相加后輸出給編碼器，編碼器根據(jù)加法器的結果給出對應的編碼， 控制參考電平開關接入相應的電平。
2.如權利要求1所述的余量增益電路，其特征在于，四個比較器閾值分別位 于-l/2Vref，_l/6Vref，l/6Vref，l/2Vref，Vref 為模數(shù)轉換器的參考電平。
3.如權利要求1所述的余量增益電路，其特征在于，對于某一個輸入，在比較器觸發(fā)時 鐘沿來到的時候比較器給出比較結果，該結果是一溫度計碼。
4.如權利要求1所述的余量增益電路，其特征在于，比較器將結果輸出到加法器當中， 加法器的結果指示輸入信號處于什么區(qū)間范圍內。
5.如權利要求4所示的余量增益電路，其特征在于，加法器將結果輸出到編碼器當中， 編碼器對輸入進行編碼，輸出四位編碼(D(1)，D(2)，D(3) =-1，0，1)，控制采樣電容&1， Cs2, Cs3在時鐘CK2時刻接到相應的電平上。
6.如權利要求1所述的余量增益電路，其特征在于，后級的余量增益電路帶有誤差校 正功能，以還原出正確的數(shù)字輸出。
7.如權利要求1所述的余量增益電路，其特征在于，比較器的閾值電壓允許有最大為 l/3Vref幅度的偏差，在此偏差范圍內的比較器失調電壓都可被后級電路校正回來，不影響 輸出的正確性。
8.一種可提高流水線結構模數(shù)轉換器中比較器失調校正范圍的余量增益電路，其特征 在于，每級有效位數(shù)不變的情況下，包含至少一個運算放大器，M個比較器，一個加法器，一 個編碼器，N個采樣開關，N個參考電平開關，N個采樣電容和一個反饋電容；其中輸入信號 經(jīng)過N個采樣開關連接到采樣電容上，運算放大器、采樣電容和反饋電容構成反饋回路對 信號進行乘法以及減法操作，輸入信號同時還接到比較器輸入端，比較器將比較結果輸出 給加法器，加法器將比較器的結果相加后輸出給編碼電路，編碼電路根據(jù)加法器的結果給 出對應的編碼，控制參考電平開關接入相應的電平；M為不小于4的偶數(shù)，N根據(jù)每級有效 位數(shù)以及M不同而不同。
9.如權利要求8所述的余量增益電路，其特征在于，比較器的閾值位于
全文摘要
本發(fā)明屬于集成電路技術領域，具體為一種用于流水線結構模數(shù)轉換器的余量增益電路。該余量增益電路至少包含一個運算放大器，四個比較器，三個采樣電容，一個反饋電容，六個開關，一個加法器和一個編碼電路。其中比較器的結果通過加法器相加后經(jīng)過編碼電路控制開關。本發(fā)明通過增加部分比較器的數(shù)目以及重新安排比較器的位置，提高比較器失調電壓的校準范圍。在每級多比特結構的余量增益電路中作用尤其明顯。
文檔編號H03M1/10GK102006071SQ20101060397
公開日2011年4月6日 申請日期2010年12月24日 優(yōu)先權日2010年12月24日
發(fā)明者任俊彥, 余北, 葉凡, 張鵬, 李寧, 許俊, 陳遲曉 申請人:復旦大學