專利名稱：軌到軌運算放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路設(shè)計，尤其涉及單片運算放大器，為了獲得軌到軌(rail to rail)的輸入能力。
背景技術(shù)：
帶有運算放大器的電子系統(tǒng)的工業(yè)趨勢正朝著由電池電源提供的較低的工作電壓的方向發(fā)展。這樣，放大器在應(yīng)用時，除了要求具有傳統(tǒng)運放的規(guī)定如高輸入阻抗、低輸入偏置電壓、低噪聲、寬帶寬、高速度和充分的輸出驅(qū)動能力以外，還要求低壓單電源工作。 雖然各種類型的輸入級都由單電源電壓源供電，但是放大器工作的低電壓卻因輸入級的類型和集成電路的制造工藝而異。軌到軌運算放大器是一種可以在共模電壓范圍(通常稱為軌到軌的電壓范圍)內(nèi)正常工作的運算放大器。由于電源電壓隨著工藝特征尺寸的減小而迅速降低，傳統(tǒng)結(jié)構(gòu)的運算放大器的輸入/輸出范圍也隨即減小，因而信號的信噪比也相應(yīng)地變??；為了得到足夠的信噪比，運算放大器要求能夠處理軌到軌的輸入/輸出電壓范圍。參照圖1所示，為了使傳統(tǒng)的軌到軌運算放大器能夠應(yīng)用于低壓條件，常規(guī)的解決辦法是把PMOS輸入級的源極和襯底相連來減小PMOS輸入級的閾值電壓Vth至VthO，進(jìn)而使電源電壓降低，間接擴(kuò)大了電路的共模輸入范圍。但該結(jié)構(gòu)電路依然無法應(yīng)用于1.8V 電源電壓條件下的設(shè)計。如圖2所示，當(dāng)電源電壓從3. 3V降低到1. 8V甚至是更低時，PMOS 輸入級的最大ICMR將低于NMOS輸入級的最小ICMR，在VDD/2附近產(chǎn)生輸入失效的問題，盡管PMOS輸入級的閾值電壓降低至VthO也無法解決這一問題。鑒于以上弊端，卻有必要提供一種改良的軌到軌運算放大器來解決上述缺陷。

發(fā)明內(nèi)容本發(fā)明的目的在于提供一種可在低電源電壓下工作并可抑制漏電流的軌到軌運算放大器。為解決上述問題，本發(fā)明提供一種軌到軌運算放大器，其包括運放輸入級、降壓級以及輸出級，所述運放輸入級包括PMOS輸入級以及NMOS輸入級；其特征在于所述運放輸入級還包括鏡像輸入級，所述鏡像輸入級與PMOS輸入級、NMOS輸入級三級并聯(lián)輸入?？蛇x地，所述降壓級的電路為用于控制PMOS輸入管襯底電壓的N-WELL降壓電路?？蛇x地，所述鏡像輸入級為PMOS鏡像輸入級，用于鏡像所述PMOS輸入級的電流， 并將所述電流引入N-WELL降壓電路?？蛇x地，所述輸出級采用CASC0DE輸出級。 可選地，所述PMOS輸入級由一對PMOS管Ml、M2組成?？蛇x地，所述匪OS輸入級由一對匪OS管M4、M5組成?？蛇x地，所述鏡像PMOS輸入級包括由MOS管M20、M0S管M21以及用于將所述電流鏡像到N-WELL降壓電路的MOS管M22。
可選地，所述軌到軌運算放大器的N-WELL降壓電路包括與鏡像PMOS輸入級的MOS 管M22連接的MOS管M23以及用于抑制漏電流的MOS管M25?？蛇x地，所述鏡像PMOS輸入級的電路準(zhǔn)確的反映出PMOS輸入級中PMOS輸入管的工作狀態(tài)。與現(xiàn)有技術(shù)相比，上述軌到軌運算放大器具有以下優(yōu)點在沒有明顯增加電路復(fù)雜度的前提下，使軌到軌運算放大器能夠應(yīng)用于1.8V甚至更低的電源電壓條件下，大幅度的降低了電路的功耗，能夠滿足低壓低功耗的設(shè)計要求。

圖1是現(xiàn)有技術(shù)中軌到軌運算放大器的電路結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)中軌到軌運算放大器的ICMR示意圖；圖3是本發(fā)明軌到軌運算放大器的電路結(jié)構(gòu)示意圖；圖4是圖3所示軌到軌運算放大器中降壓級的原理說明圖。
具體實施方式軌到軌運算放大器是一種可以在共模電壓范圍(通常稱為軌到軌的電壓范圍)內(nèi)正常工作的運算放大器。由于電源電壓隨著工藝特征尺寸的減小而迅速降低，傳統(tǒng)結(jié)構(gòu)的運算放大器的輸入/輸出范圍也隨即減小，因而信號的信噪比也相應(yīng)地變??；為了得到足夠的信噪比，運算放大器要求能夠處理軌到軌的輸入/輸出電壓范圍。通常，傳統(tǒng)的軌到軌運算放大器基本都是采用運放輸入級和CASC0DE輸出級構(gòu)成的多級運算放大器。運放輸入級和CASC0DE輸出級可以處理軌到軌的電壓范圍，而且CASC0DE輸出級具有較強(qiáng)的負(fù)載驅(qū)動能力和效率，因此這種軌到軌運算放大器可以用作模擬電路的輸出緩沖級。運放輸入級實際上就是同時采用NMOS輸入級和PMOS輸入級二級并聯(lián)實現(xiàn)的輸入結(jié)構(gòu)。當(dāng)電源電壓從3. 3V降低到1. 8V甚至是更低時，則運算放大輸入級中的NMOS輸入級和PMOS輸入級在輸入電壓為VDD/2附近同時截止，出現(xiàn)失效狀態(tài)。參照圖3所示，其為本發(fā)明軌到軌運算放大器的實施方式，其包括運放輸入級、 降壓級以及CASC0DE輸出級。所述運放輸入級增加了一個鏡像所述PMOS輸入級的鏡像PMOS 輸入級，實現(xiàn)NMOS輸入級、PMOS輸入級以及鏡像PMOS輸入級三級并聯(lián)輸入。所述降壓級的電路為用于控制PMOS輸入管襯底電壓的N-WELL降壓電路，所述鏡像PMOS輸入級用于鏡像所述PMOS輸入級的電流，并將該電流引入所述N-WELL降壓電路。MOS管Ml禾口 MOS管M2組成PMOS輸人級的PMOS輸人管。MOS管M4禾口 MOS管M5為組成NMOS輸入級的NMOS輸入管。MOS管M20和MOS管M21為組成鏡像PMOS輸入級的PMOS 輸入管，MOS管M22把鏡像PMOS輸入級中的電流鏡像到降壓級的N-WELL降壓電路中。鏡像PMOS輸入級的電路設(shè)計能準(zhǔn)確的反映出PMOS輸入級中PMOS輸入管的工作狀態(tài)，當(dāng)PMOS 輸入級中PMOS輸入管的柵極共模電壓升高時，PMOS輸入級中PMOS輸入管電流減小并最終關(guān)斷，鏡像PMOS輸入級的作用即把PMOS輸入級的運行狀態(tài)反映到降壓級中。參照圖4所示，其為本發(fā)明軌到軌運算放大器中降壓級原理說明圖。參照圖3所示，本發(fā)明軌到軌運算放大器中的降壓級的電路為N-WELL降壓電路， 其中MOS管M25作二極管連接，使其VSD大于PMOS輸入級的電路尾電流M3的電壓VDST。從而保證當(dāng)PMOS輸入級中PMOS輸入管的柵極共模電壓變大時，使PMOS輸入級的PMOS輸入管的源極和襯底電壓能夠?qū)崿F(xiàn)圖4的設(shè)計。由閾值電壓公式& = Vm - γφφΡ可知，當(dāng)VSB為正時，PMOS輸入管的閾值電壓Vth的絕對值將變小，以增大PMOS輸入級電路的ICMR上限，并確保低壓條件
VDD-Vdsat_M3~ I Vtll7 ρ I〉Vgs—M4+Vdsat—M6+Vss。當(dāng)PMOS輸入級電路中PMOS輸入管的柵極共模電壓超過PMOS輸入級電路的ICMR 的上限時，PMOS輸入級電路的電流將減小并最終導(dǎo)致PMOS輸入管關(guān)斷，PMOS輸入級電路中MOS管Ml和MOS管M2的源極電壓將變的很大，PMOS輸入級中的PN結(jié)會正偏，產(chǎn)生大的襯底漏電流。在此情況下，鏡像PMOS輸入級的電路與PMOS輸入級的電路的輸入信號完全相同，MOS管M22把鏡像PMOS輸入級中的電流鏡像到N-WELL降壓電路中。此時，N-WELL降壓電路準(zhǔn)確的反映出PMOS輸入級中PMOS輸入管的工作狀態(tài)。因PMOS輸入級中的電流減小并最終關(guān)斷，MOS管M22中的電流也同步變化并按照一定比例鏡像到MOS管M23，最后通過MOS管M25源漏兩端的電壓減小來提升PMOS輸入管襯底的電壓，使PN結(jié)反偏來抑制漏電流。所述鏡像PMOS輸入級的電路和N-WELL降壓電路聯(lián)合作用來提高PMOS輸入管關(guān)斷后的襯底電壓，進(jìn)而抑制襯底漏電流。綜上所述，本發(fā)明軌到軌運算放大器在沒有明顯增加電路復(fù)雜度的前提下，使軌到軌運算放大器能夠應(yīng)用于1.8V甚至更低的電源電壓條件下，大幅度的降低了電路的功耗，能夠滿足低壓低功耗的設(shè)計要求；同時也巧妙的對PMOS輸入管的襯底漏電流進(jìn)行了抑制。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種軌到軌運算放大器，其包括運放輸入級、降壓級以及輸出級，所述運放輸入級包括PMOS輸入級以及NMOS輸入級；其特征在于所述運放輸入級還包括鏡像輸入級，所述鏡像輸入級與PMOS輸入級、NMOS輸入級三級并聯(lián)輸入。
2.如權(quán)利要求1所述的軌到軌運算放大器，其特征在于，所述降壓級的電路為用于控制PMOS輸入管襯底電壓的N-WELL降壓電路。
3.如權(quán)利要求2所述的軌到軌運算放大器，其特征在于，所述鏡像輸入級為PMOS鏡像輸入級，用于鏡像所述PMOS輸入級的電流，并將所述電流引入N-WELL降壓電路。
4.如權(quán)利要求1-3任意一項所述的軌到軌運算放大器，其特征在于，所述輸出級采用 CASC0DE輸出級。
5.如權(quán)利要求4所述的軌到軌運算放大器，其特征在于，所述PMOS輸入級由一對PMOS 管M1、M2組成。
6.如權(quán)利要求5所述的軌到軌運算放大器，其特征在于，所述NMOS輸入級由一對NMOS 管M4、M5組成。
7.如權(quán)利要求6所述的軌到軌運算放大器，其特征在于，所述鏡像PMOS輸入級包括由 MOS管M20、MOS管M21以及用于將所述電流鏡像到N-WELL降壓電路的MOS管M22。
8.如權(quán)利要求7所述的軌到軌運算放大器，其特征在于，所述軌到軌運算放大器的 N-WELL降壓電路包括與鏡像PMOS輸入級的MOS管M22連接的MOS管M23以及用于抑制漏電流的MOS管M25。
9.如權(quán)利要求8所述的軌到軌運算放大器，其特征在于，所述鏡像PMOS輸入級的電路準(zhǔn)確的反映出PMOS輸入級中PMOS輸入管的工作狀態(tài)。
全文摘要
一種軌到軌運算放大器，其包括運放輸入級、降壓級以及輸出級，所述運放輸入級包括PMOS輸入級以及NMOS輸入級；所述運放輸入級還包括鏡像輸入級，所述鏡像輸入級與PMOS輸入級、NMOS輸入級三級并聯(lián)輸入。在沒有明顯增加電路復(fù)雜度的前提下，使軌到軌運算放大器能夠應(yīng)用于1.8V甚至更低的電源電壓條件下，大幅度的降低了電路的功耗，能夠滿足低壓低功耗的設(shè)計要求。
文檔編號H03F3/45GK102571005SQ201010605359
公開日2012年7月11日 申請日期2010年12月27日 優(yōu)先權(quán)日2010年12月27日
發(fā)明者程亮 申請人:無錫華潤上華半導(dǎo)體有限公司, 無錫華潤上華科技有限公司