專利名稱：數(shù)字化功率控制器中的移相觸發(fā)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到數(shù)字化功率控制器，尤其涉及到數(shù)字化功率控制器中的移相觸發(fā)電路。
背景技術(shù)：
常見數(shù)字化功率控制器，一般由給定環(huán)節(jié)、反饋環(huán)節(jié)、移相觸發(fā)、功率放大等部分。 其中給定環(huán)節(jié)和反饋環(huán)節(jié)由模數(shù)(AD)轉(zhuǎn)換來完成，將給定的電壓或者電流信號轉(zhuǎn)換成數(shù)字信號，這里采用的模數(shù)轉(zhuǎn)換電路通常不超過12位，考慮轉(zhuǎn)換誤差，系統(tǒng)的分辨率通常不會高于千分之幾。在移相觸發(fā)環(huán)節(jié)中，通常由同步信號去產(chǎn)生中斷，由定時器來控制延時時間的長短，我們知道，對于所有的微處理器即MCU而言，其響應(yīng)中斷時有一定時間要求的，這樣就會有幾個微秒的延時，而且延時時間并不可控，響應(yīng)時間的一致性較差，這就帶來在移相觸發(fā)環(huán)節(jié)中，其分辨率也就只能達(dá)到千分之幾。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種可大幅提高響應(yīng)速度、并可保證響應(yīng)時間一致的數(shù)字化功率控制器中的移相觸發(fā)電路。為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案為數(shù)字化功率控制器中的移相觸發(fā)電路，包括時鐘電路、同步信號發(fā)生器、計數(shù)器、移相設(shè)定電路、比較器和移相脈沖輸出電路，所述的同步信號發(fā)生器、計數(shù)器、移相設(shè)定電路、比較器以及移相脈沖輸出電路由同一個復(fù)雜可編程控制器即CPLD所構(gòu)建而成。所述時鐘電路的時鐘頻率不小于20MHz，所述計數(shù)器的位長不小于16位。本發(fā)明的有益效果為本發(fā)明通過硬件計數(shù)和比較來產(chǎn)生移相脈沖，大幅提高了響應(yīng)速度，而且，還保證了響應(yīng)時間的一致性，從而大大提高了移相觸發(fā)相環(huán)節(jié)中的分辨率。


圖1是本發(fā)明所述的移相觸發(fā)電路的電原理結(jié)構(gòu)示意圖。圖2是數(shù)字化功率控制器的電原理結(jié)構(gòu)示意圖。圖1至圖2中1、通訊給定電路，2、內(nèi)部調(diào)節(jié)電路，3、普通給定電路，4、移相觸發(fā)電路，41、時鐘電路，42、計數(shù)器，43、同步信號發(fā)生器，44、比較器，45、移相設(shè)定電路，46、移相脈沖輸出電路，5、反饋電路，6、功率驅(qū)動電路，7、采樣電路，8、功率輸出電路。
具體實施例方式下面結(jié)合附圖，詳細(xì)描述本發(fā)明的具體實施方案。如圖1所示，數(shù)字化功率控制器，其結(jié)構(gòu)通常包括通訊給定電路1、內(nèi)部調(diào)節(jié)電路 2、普通給定電路3、移相觸發(fā)電路4、反饋電路5、功率驅(qū)動電路6、采樣電路7和功率輸出電路8。如圖2所示，上述數(shù)字化功率控制器中的移相觸發(fā)電路4即本發(fā)明所述的數(shù)字化功率控制器中的移相觸發(fā)電路，包括時鐘電路41、同步信號發(fā)生器43、計數(shù)器42、移相設(shè)定電路45、比較器44和移相脈沖輸出電路46，所述的同步信號發(fā)生器43、計數(shù)器42、移相設(shè)定電路45、比較器44以及移相脈沖輸出電路46由同一個復(fù)雜可編程控制器即CPLD所構(gòu)建而成。上述的移相觸發(fā)電路4完全由硬件構(gòu)建而成，所述的數(shù)字化功率控制器只專注于產(chǎn)生移相脈沖，而將高精度的控制和采樣由外部控制器來完成。實際應(yīng)用時，在時鐘電路41的時鐘頻率選擇20MHz，所述計數(shù)器42的位長為16位的情況下，所述移相觸發(fā)電路4的控制精度可達(dá)到萬分之一。
權(quán)利要求
1.數(shù)字化功率控制器中的移相觸發(fā)電路，包括時鐘電路、同步信號發(fā)生器、計數(shù)器、 移相設(shè)定電路、比較器和移相脈沖輸出電路，其特征在于所述的同步信號發(fā)生器、計數(shù)器、 移相設(shè)定電路、比較器和移相脈沖輸出電路由同一個復(fù)雜可編程控制器即CPLD所構(gòu)建而成。
2.如權(quán)利要求1所述的移相觸發(fā)電路，其特征在于所述時鐘電路的時鐘頻率不小于 20MHz，所述計數(shù)器的位長不小于16位。
全文摘要
本發(fā)明公開了一種可大幅提高響應(yīng)速度、并可保證響應(yīng)時間一致的數(shù)字化功率控制器中的移相觸發(fā)電路，包括時鐘電路、同步信號發(fā)生器、計數(shù)器、移相設(shè)定電路、比較器和移相脈沖輸出電路，所述的同步信號發(fā)生器、計數(shù)器、移相設(shè)定電路、比較器以及移相脈沖輸出電路由同一個復(fù)雜可編程控制器即CPLD所構(gòu)建而成。本發(fā)明通過硬件計數(shù)和比較來產(chǎn)生移相脈沖，大幅提高了響應(yīng)速度，而且，還保證了響應(yīng)時間的一致性，從而大大提高了移相觸發(fā)環(huán)節(jié)中的分辨率。
文檔編號H03K3/012GK102315837SQ20111026965
公開日2012年1月11日 申請日期2011年9月14日 優(yōu)先權(quán)日2011年9月14日
發(fā)明者楊榮榮, 虞大力 申請人:江蘇東方四通科技股份有限公司