專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體設(shè)計(jì)技術(shù)，且更具體而言涉及一種包括支持預(yù)加重(pre-emphasis)操作的數(shù)據(jù)輸出電路的半導(dǎo)體器件。
背景技術(shù)：
圖1是說明現(xiàn)有的數(shù)據(jù)輸出電路的框圖。參看圖1，現(xiàn)有的數(shù)據(jù)輸出電路包括上拉前置主驅(qū)動(dòng)器110、上拉主驅(qū)動(dòng)器120、下拉前置主驅(qū)動(dòng)器130和下拉主驅(qū)動(dòng)器140。上拉前置主驅(qū)動(dòng)器110和下拉前置主驅(qū)動(dòng)器130將輸出數(shù)據(jù)0UT_DATA反相并驅(qū)動(dòng)并且輸出上拉驅(qū)動(dòng)數(shù)據(jù)PU_PMDATA和下拉驅(qū)動(dòng)數(shù)據(jù)PD_PMDATA。上拉主驅(qū)動(dòng)器120在上拉驅(qū)動(dòng)數(shù)據(jù)PU_PMDATA處于邏輯低電平的時(shí)段中用外部電源電壓VDD來驅(qū)動(dòng)數(shù)據(jù)輸出焊盤DQ。下拉主驅(qū)動(dòng)器140在下拉驅(qū)動(dòng)數(shù)據(jù)PD_PMDATA處于邏輯高電平的時(shí)段中用外部接地電壓VSS來驅(qū)動(dòng)數(shù)據(jù)輸出焊盤DQ。如上文所述，由于現(xiàn)有的數(shù)據(jù)輸出電路根據(jù)被施加的輸出數(shù)據(jù)0UT_DATA的邏輯電平而用外部電源電壓VDD或外部接地電壓VSS來對(duì)數(shù)據(jù)輸出焊盤DQ執(zhí)行驅(qū)動(dòng)操作，因此數(shù)據(jù)輸出焊盤DQ的實(shí)際電壓電平可能會(huì)顯著地變化。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及一種包括支持預(yù)加重操作的數(shù)據(jù)輸出電路的半導(dǎo)體器件，所述預(yù)加重操作可以響應(yīng)于工藝、電壓和溫度(PVT)的變化來改變操作驅(qū)動(dòng)力。 根據(jù)本發(fā)明的一個(gè)實(shí)施例，一種半導(dǎo)體器件包括碼發(fā)生器，所述碼發(fā)生器被配置成產(chǎn)生具有響應(yīng)于阻抗碼的變化而變化的值的補(bǔ)充碼；主驅(qū)動(dòng)器，所述主驅(qū)動(dòng)器被配置成接收輸出數(shù)據(jù)且將所接收的輸出數(shù)據(jù)驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤，其中所述主驅(qū)動(dòng)器的驅(qū)動(dòng)力根據(jù)所述阻抗碼而受控制；以及輔助驅(qū)動(dòng)器，所述輔助驅(qū)動(dòng)器被配置成接收所述輸出數(shù)據(jù)且將所接收的輸出數(shù)據(jù)驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤，其中所述輔助驅(qū)動(dòng)器的驅(qū)動(dòng)力根據(jù)所述補(bǔ)充碼而受控制。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，一種半導(dǎo)體器件包括碼發(fā)生器，所述碼發(fā)生器被配置成產(chǎn)生上拉補(bǔ)充碼和下拉補(bǔ)充碼，其中所述上拉補(bǔ)充碼和所述下拉補(bǔ)充碼分別響應(yīng)于上拉阻抗碼的變化和下拉阻抗碼的變化而變化；上拉驅(qū)動(dòng)器，所述上拉驅(qū)動(dòng)器被配置成接收輸出數(shù)據(jù)且通過使用多個(gè)主上拉驅(qū)動(dòng)器和多個(gè)輔助上拉驅(qū)動(dòng)器來對(duì)數(shù)據(jù)輸出焊盤上拉驅(qū)動(dòng)；以及下拉驅(qū)動(dòng)器，所述下拉驅(qū)動(dòng)器被配置成接收所述輸出數(shù)據(jù)且通過使用多個(gè)主下拉驅(qū)動(dòng)器和多個(gè)輔助下拉驅(qū)動(dòng)器來對(duì)所述數(shù)據(jù)輸出焊盤下拉驅(qū)動(dòng)，其中所述主上拉驅(qū)動(dòng)器響應(yīng)于所述上拉阻抗碼而被控制為接通/斷開，所述輔助上拉驅(qū)動(dòng)器響應(yīng)于所述上拉補(bǔ)充碼而被控制為接通/斷開，所述主下拉驅(qū)動(dòng)器響應(yīng)于所述下拉阻抗碼而被控制為接通/斷開，且所述輔助下拉驅(qū)動(dòng)器響應(yīng)于所述下拉補(bǔ)充碼而被控制為接通/斷開。


圖1是說明支持預(yù)加重操作的現(xiàn)有的數(shù)據(jù)輸出電路的框圖。圖2是說明根據(jù)本發(fā)明的第一實(shí)施例的支持預(yù)加重操作的數(shù)據(jù)輸出電路的框圖。圖3是說明根據(jù)本發(fā)明的第二實(shí)施例的支持預(yù)加重操作的數(shù)據(jù)輸出電路的框圖。圖4A和圖4B是詳細(xì)說明根據(jù)本發(fā)明的第二實(shí)施例的在圖3所示的支持預(yù)加重操作的數(shù)據(jù)輸出電路的組成部件之中的碼發(fā)生器的電路圖。圖5A和圖5B是詳細(xì)說明根據(jù)本發(fā)明的第二實(shí)施例的在圖3所示的支持預(yù)加重操作的數(shù)據(jù)輸出電路的組成部件之中的多個(gè)輔助驅(qū)動(dòng)器的電路圖。圖6A和圖6B是描述根據(jù)本發(fā)明的第二實(shí)施例的在圖3所示的支持預(yù)加重操作的數(shù)據(jù)輸出電路的組成部件之中的碼發(fā)生器的操作的曲線圖和表格。圖7A和圖7B是說明根據(jù)本發(fā)明的第二實(shí)施例的在圖3所示的支持預(yù)加重操作的數(shù)據(jù)輸出電路的組成部件之中的上拉驅(qū)動(dòng)控制信號(hào)發(fā)生器和下拉驅(qū)動(dòng)控制信號(hào)發(fā)生器的電路圖。圖8A至圖8D是描述根據(jù)本發(fā)明的第二實(shí)施例的圖3所示的支持預(yù)加重操作的數(shù)據(jù)輸出電路的操作的時(shí)序圖。
具體實(shí)施例方式下文將參考附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不同的方式實(shí)施且不應(yīng)解釋為局限于本文中所述的實(shí)施例。確切地說，提供這些實(shí)施例是為了使本說明書清楚且完整，且向本領(lǐng)域技術(shù)人員完全傳達(dá)本發(fā)明的范圍。在本說明書中，相同的附圖標(biāo)記在本說明書的各個(gè)附圖和實(shí)施例中表示相同的部件。<第一實(shí)施例>圖2是說明根據(jù)本發(fā)明的第一實(shí)施例的支持預(yù)加重操作的數(shù)據(jù)輸出電路的框圖。參看圖2，根據(jù)本發(fā)明的第一實(shí)施例的支持預(yù)加重操作的數(shù)據(jù)輸出電路包括主驅(qū)動(dòng)器210、輔助驅(qū)動(dòng)器220、驅(qū)動(dòng)控制信號(hào)發(fā)生器230和碼發(fā)生器240。主驅(qū)動(dòng)器210接收輸出數(shù)據(jù)DATA且將輸出數(shù)據(jù)DATA (P-DATA和N-DATA)驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ。這里，驅(qū)動(dòng)力響應(yīng)于阻抗碼DR_C0DE〈0:2>而受控制。阻抗碼DR_C0DE〈0:2>產(chǎn)生于設(shè)置在ZQ焊盤周圍的校準(zhǔn)電路中。為此，值根據(jù)工藝、電壓和溫度(PVT)的改變而受控制。例如，當(dāng)外部電源電壓VDD的電平上升時(shí)，可以將阻抗碼DR_C0DE〈0:2>的值控制為減小。在此情況下，主驅(qū)動(dòng)器210以驅(qū)動(dòng)力響應(yīng)于外部電源電壓VDD的上升的電平而減小的方式而操作。結(jié)果，可以采用均一的驅(qū)動(dòng)力來將輸出數(shù)據(jù)DATA驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ，而不管外部電源電壓VDD的電平的改變。碼發(fā)生器240產(chǎn)生預(yù)加重/補(bǔ)充碼EM_C0DE〈0:1>，預(yù)加重/補(bǔ)充碼EM_C0DE〈0:1>的值是根據(jù)阻抗碼DR_C0DE〈0:2>的變化而受控制的。此處，如上文所描述，由于阻抗碼DR_C0DE〈0:2>的值是根據(jù)工藝、電壓和溫度(PVT)的變化而受控制，因此根據(jù)阻抗碼DR_C0DE〈0:2>的變化而受控制的預(yù)加重碼EM_C0DE<0:1>的值也根據(jù)工藝、電壓和溫度(PVT)的變化而受控制。當(dāng)然，可以不同地設(shè)定阻抗碼DR_C0DE〈0:2>和預(yù)加重碼EM_C0DE〈0:1>的值的變化方式以及阻抗碼DR_C0DE〈0: 2>和預(yù)加重碼EM_C0DE〈0: 1>的變化范圍。例如，可以響應(yīng)于阻抗碼DR_C0DE〈0:2>的增加值而采用減小或增加預(yù)加重碼EM_C0DE〈0:1>的值的方法。此外，可以使預(yù)加重碼EM_C0DE〈0:1>具有阻抗碼DR_C0DE〈0:2>的值的變化范圍的1/2或1/3的變化范圍。輔助驅(qū)動(dòng)器220接收輸出數(shù)據(jù)DATA且將輸出數(shù)據(jù)DATA驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ。此處，驅(qū)動(dòng)力響應(yīng)于預(yù)加重碼EM_C0DE〈0:1>而受控制。如上文所述，預(yù)加重碼EM_C0DE〈0: 1>的值是根據(jù)工藝、電壓和溫度(PVT)的變化而受控制。因此，輔助驅(qū)動(dòng)器220的驅(qū)動(dòng)力可以根據(jù)工藝、電壓和溫度(PVT)的變化而受控制。例如，當(dāng)根據(jù)外部電源電壓VDD的上升的電平而將阻抗碼DR_C0DE〈0:2>的值控制為減小時(shí)，也可以將預(yù)加重碼EM_C0DE〈0:1>的值控制為減小。在此情況下，輔助驅(qū)動(dòng)器220操作以根據(jù)外部電源電壓VDD的上升的電平而具有減小的驅(qū)動(dòng)力以降低預(yù)加重操作的強(qiáng)度，或輔助驅(qū)動(dòng)器220操作以根據(jù)外部電源電壓VDD的下降的電平而具有增加的驅(qū)動(dòng)力以提高預(yù)加重操作的強(qiáng)度。驅(qū)動(dòng)控制信號(hào)發(fā)生器230響應(yīng)于輸出數(shù)據(jù)DATA的邏輯電平從邏輯高電平轉(zhuǎn)變?yōu)檫壿嫷碗娖交驈倪壿嫷碗娖睫D(zhuǎn)變?yōu)檫壿嫺唠娖絹懋a(chǎn)生被使能一段時(shí)間的驅(qū)動(dòng)控制信號(hào)PE_DATA,且控制輔助驅(qū)動(dòng)器220的操作。在此，由于被使能的驅(qū)動(dòng)控制信號(hào)PE_DATA的邏輯電平是基于輸出數(shù)據(jù)DATA的邏輯電平而確定的，因此在響應(yīng)于將輸出數(shù)據(jù)DATA驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的操作而將驅(qū)動(dòng)控制信號(hào)PE_DATA使能的時(shí)段中執(zhí)行輔助驅(qū)動(dòng)器220的操作。驅(qū)動(dòng)控制信號(hào)發(fā)生器230用來驅(qū)動(dòng)執(zhí)行預(yù)加重操作的輔助驅(qū)動(dòng)器220。換言之，輔助驅(qū)動(dòng)器220執(zhí)行預(yù)加重操作的時(shí)段包括自施加的輸出數(shù)據(jù)DATA從邏輯高電平轉(zhuǎn)變?yōu)檫壿嫷碗娖綍r(shí)的時(shí)間點(diǎn)起經(jīng)過一段時(shí)間的時(shí)段、以及自施加的輸出數(shù)據(jù)DATA從邏輯低電平轉(zhuǎn)變?yōu)檫壿嫺唠娖綍r(shí)的時(shí)間點(diǎn)起經(jīng)過一段時(shí)間的時(shí)段。輔助驅(qū)動(dòng)器220必須操作的時(shí)段是基于驅(qū)動(dòng)控制信號(hào)發(fā)生器230中所產(chǎn)生的驅(qū)動(dòng)控制信號(hào)PE_DATA來設(shè)定的?？偠灾?，輔助驅(qū)動(dòng)器220用由預(yù)加重碼EM_C0DE〈0: 1>定義的驅(qū)動(dòng)力將輸出數(shù)據(jù)DATA驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ歷時(shí)由驅(qū)動(dòng)控制信號(hào)PE_DATA定義的時(shí)間段。如上文所描述，由于主驅(qū)動(dòng)器210也將輸出數(shù)據(jù)DATA驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ，因此輔助驅(qū)動(dòng)器220連同驅(qū)動(dòng)控制信號(hào)發(fā)生器230執(zhí)行用于預(yù)加重操作的驅(qū)動(dòng)操作。當(dāng)然，由于輔助驅(qū)動(dòng)器220的驅(qū)動(dòng)力根據(jù)預(yù)加重碼EM_C0DE〈0: 1>而變化，因此輔助驅(qū)動(dòng)器220的驅(qū)動(dòng)力可以根據(jù)工藝、電壓和溫度(PVT)的變化而變化。<第二實(shí)施例>圖3是說明根據(jù)本發(fā)明的第二實(shí)施例的支持預(yù)加重操作的數(shù)據(jù)輸出電路的框圖。參看圖3，根據(jù)本發(fā)明的第二實(shí)施例的支持預(yù)加重操作的數(shù)據(jù)輸出電路包括上拉驅(qū)動(dòng)器310、下拉驅(qū)動(dòng)器320、上拉驅(qū)動(dòng)控制信號(hào)發(fā)生器330、下拉驅(qū)動(dòng)控制信號(hào)發(fā)生器340以及碼發(fā)生器360。上拉驅(qū)動(dòng)器310接收輸出數(shù)據(jù)P_DATA且通過使用多個(gè)主上拉驅(qū)動(dòng)器311、312和313與多個(gè)輔助上拉驅(qū)動(dòng)器314和315將輸出數(shù)據(jù)P_DATA驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ。這里，主上拉驅(qū)動(dòng)器311、312和313響應(yīng)于上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE<2>而被控制為接通/斷開，且輔助上拉驅(qū)動(dòng)器314和315響應(yīng)于上拉預(yù)加重/補(bǔ)充碼EM_PC0DE〈0>和EM_PC0DE〈1>而被控制為接通/斷開。下拉驅(qū)動(dòng)器321至323接收輸出數(shù)據(jù)N_DATA且將輸出數(shù)據(jù)N_DATA下拉驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ，其中輸出焊盤DQ是利用多個(gè)主下拉驅(qū)動(dòng)器321、322和323與多個(gè)輔助下拉驅(qū)動(dòng)器324和325而被下拉驅(qū)動(dòng)的。這里，主下拉驅(qū)動(dòng)器321、322和323響應(yīng)于下拉阻抗碼NC0DE〈0>、NC0DE<1>和NC0DE<2>而被控制為接通/斷開，且輔助下拉驅(qū)動(dòng)器324和325響應(yīng)于下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>而被控制為接通/斷開。用于接通/斷開上拉驅(qū)動(dòng)器310的組成部件之中的主上拉驅(qū)動(dòng)器311、312和313的操作的上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE〈2>、以及用于接通/斷開下拉驅(qū)動(dòng)器320的組成部件之中的主下拉驅(qū)動(dòng)器321、322和323的操作的下拉阻抗碼NC0DE〈0>、NC0DE〈1>和NC0DE〈2>產(chǎn)生于設(shè)置在ZQ焊盤周圍的校準(zhǔn)電路中。因此，上拉阻抗碼PC0DE〈0>、PC0DE〈1> 和 PC0DE〈2> 的值與下拉阻抗碼 NC0DE〈0>、NC0DE〈1> 和 NC0DE〈2> 的值是基于工藝、電壓和溫度(PVT)的變化而受控制的。主上拉驅(qū)動(dòng)器311、312和313可以包括第一至第三主上拉驅(qū)動(dòng)器311、312和313，第一至第三主上拉驅(qū)動(dòng)器311、312和313的操作分別根據(jù)上拉阻抗碼的第一至第三比特PC0DE〈0>、PC0DE〈1>和PC0DE〈2>的值而受控制。輔助上拉驅(qū)動(dòng)器314和315包括第一輔助上拉驅(qū)動(dòng)器314和第二輔助上拉驅(qū)動(dòng)器315，第一輔助上拉驅(qū)動(dòng)器314和第二輔助上拉驅(qū)動(dòng)器315的操作分別根據(jù)上拉預(yù)加重碼的第一比特EM_PC0DE〈0>和第二比特EM_PC0DE〈1>的值而受控制。主下拉驅(qū)動(dòng)器321、322和323包括第一至第三主下拉驅(qū)動(dòng)器321、322和323，第一至第三主下拉驅(qū)動(dòng)器321、322和323的操作分別根據(jù)下拉阻抗碼的第一至第三比特NC0DE〈0>、NC0DE<1>和NC0DE〈2>而受控制。輔助下拉驅(qū)動(dòng)器324和325包括第一輔助下拉驅(qū)動(dòng)器324和第二輔助下拉驅(qū)動(dòng)器325，第一輔助下拉驅(qū)動(dòng)器324和第二輔助下拉驅(qū)動(dòng)器325的操作分別根據(jù)下拉預(yù)加重碼的第一比特EM_NC0DE〈0>和第二比特EM_NC0DE〈1>而受控制。這里，在第一至第三主上拉驅(qū)動(dòng)器311、312和313、第一至第三主下拉驅(qū)動(dòng)器321、322和323、第一輔助上拉驅(qū)動(dòng)器314和第二輔助上拉驅(qū)動(dòng)器315、以及第一輔助下拉驅(qū)動(dòng)器324和第二輔助下拉驅(qū)動(dòng)器325之間的驅(qū)動(dòng)力關(guān)系可以分成以下兩種情況。第一種情況為第一主上拉驅(qū)動(dòng)器311的驅(qū)動(dòng)力大于第二主上拉驅(qū)動(dòng)器312的驅(qū)動(dòng)力，且第二主上拉驅(qū)動(dòng)器312的驅(qū)動(dòng)力大于第三主上拉驅(qū)動(dòng)器313的驅(qū)動(dòng)力。第一主下拉驅(qū)動(dòng)器321的驅(qū)動(dòng)力大于第二主下拉驅(qū)動(dòng)器322的驅(qū)動(dòng)力，且第二主下拉驅(qū)動(dòng)器322的驅(qū)動(dòng)力大于第三主下拉驅(qū)動(dòng)器323的驅(qū)動(dòng)力。此外，第一輔助上拉驅(qū)動(dòng)器314的驅(qū)動(dòng)力大于第二輔助上拉驅(qū)動(dòng)器315的驅(qū)動(dòng)力，且第一主上拉驅(qū)動(dòng)器311的驅(qū)動(dòng)力為第一輔助上拉驅(qū)動(dòng)器314的驅(qū)動(dòng)力的N倍，其中N為大于2的整數(shù)。第一輔助下拉驅(qū)動(dòng)器324的驅(qū)動(dòng)力大于第二輔助下拉驅(qū)動(dòng)器325的驅(qū)動(dòng)力，且第一主下拉驅(qū)動(dòng)器321的驅(qū)動(dòng)力為第一輔助下拉驅(qū)動(dòng)器324的驅(qū)動(dòng)力的N倍，其中N為大于2的整數(shù)。第二種情況為第一至第三主上拉驅(qū)動(dòng)器311、312和313—起具有相同的驅(qū)動(dòng)力，且第一至第三主下拉驅(qū)動(dòng)器321、322和323 —起具有相同的驅(qū)動(dòng)力。此處，第一輔助上拉驅(qū)動(dòng)器314和第二輔助上拉驅(qū)動(dòng)器315具有相同的驅(qū)動(dòng)力，但第一至第三主上拉驅(qū)動(dòng)器311、312和313的驅(qū)動(dòng)力每個(gè)都是第一輔助上拉驅(qū)動(dòng)器314和第二輔助上拉驅(qū)動(dòng)器315中每個(gè)的驅(qū)動(dòng)力的N倍，其中N為大于2的整數(shù)。同樣地，第一輔助下拉驅(qū)動(dòng)器324和第二輔助下拉驅(qū)動(dòng)器325具有相同的驅(qū)動(dòng)力，但第一至第三主下拉驅(qū)動(dòng)器321、322和323的驅(qū)動(dòng)力每個(gè)都是第一輔助下拉驅(qū)動(dòng)器324和第二輔助下拉驅(qū)動(dòng)器325中的每個(gè)的驅(qū)動(dòng)力的N倍，其中N為大于2的整數(shù)。另外，碼發(fā)生器360產(chǎn)生上拉預(yù)加重碼EM_PC0DE〈0:1 >和下拉預(yù)加重碼EM_NC0DE<0:1>,上拉預(yù)加重碼EM_PC0DE〈0:1>和下拉預(yù)加重碼EM_NC0DE〈0: 1>的值是根據(jù)上拉阻抗碼 PC0DE〈0>、PC0DE〈1> 和 PC0DE〈2> 和下拉阻抗碼 NC0DE〈0>、NC0DE〈1> 和 NC0DE〈2>的變化而受控制的。更具體而言，碼發(fā)生器360包括上拉預(yù)加重碼發(fā)生單元362和下拉預(yù)加重碼發(fā)生單元364。上拉預(yù)加重碼發(fā)生單元362通過根據(jù)上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE〈2>的值的變化而應(yīng)用不同變化范圍來改變上拉預(yù)加重碼EM_PC0DE〈0>和EM_PC0DE〈1>的值。下拉預(yù)加重碼發(fā)生單元364通過根據(jù)下拉阻抗碼NC0DE〈0>、NC0DE<1>和NC0DE〈2>的值的變化而應(yīng)用不同變化范圍來改變下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1> 的值。例如，上拉預(yù)加重碼發(fā)生單元362以使得在上拉預(yù)加重碼的第一比特EM_PC0DE<0>和第二比特EM_PC0DE〈1>之中的被使能的比特的數(shù)目根據(jù)上拉阻抗碼的第一至第三比特PC0DE〈0>、PC0DE<1>和PC0DE〈2>之中被使能的比特的數(shù)目減少而增加的方式而操作。因此，上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE〈2>的變化范圍與上拉預(yù)加重碼EM_PC0DE<0>和EM_PC0DE〈1>的變化范圍不同。同樣地，下拉預(yù)加重碼發(fā)生單元364以下拉預(yù)加重碼的第一比特EM_NC0DE〈0>和第二比特EM_NC0DE〈1>之中的被使能的比特的數(shù)目根據(jù)下拉阻抗碼的第一至第三比特NC0DE〈0>、NC0DE<1>和NC0DE〈2>之中被使能的比特的數(shù)目減少而增加的方式而操作。因此,下拉阻抗碼NC0DE〈0>、NC0DE〈1>和NC0DE〈2>的變化范圍與下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>的變化范圍不同。參看說明上拉預(yù)加重碼發(fā)生單元362的詳細(xì)電路結(jié)構(gòu)的圖4A，盡管上拉預(yù)加重碼EM_PC0DE<0> 和 EM_PC0DE〈1> 是響應(yīng)于上拉阻抗碼 PC0DE〈0>、PC0DE〈1> 和 PC0DE〈2> 而產(chǎn)生的，但變化范圍彼此不同。更具體而言，參看圖4A，上拉預(yù)加重碼發(fā)生單元362包括第一反相器INVl和第二反相器INV2，所述第一反相器INVl和所述第二反相器INV2分別用于將上拉阻抗碼的第一比特PC0DE〈0>和第二比特PC0DE〈1>反相；第一與非門NANDl和第三反相器INV3，所述第一與非門NANDl和所述第三反相器INV3對(duì)第一反相器INVl的輸出信號(hào)和第二反相器INV2的輸出信號(hào)執(zhí)行“與”運(yùn)算；第四反相器INV4，所述第四反相器INV4用于將上拉阻抗碼的第三比特PC0DE〈2>反相；第一或非門N0R〈1>，所述第一或非門N0R〈1>用于對(duì)第三反相器INV3的輸出信號(hào)和第四反相器INV4的輸出信號(hào)執(zhí)行“或非”運(yùn)算并輸出上拉預(yù)加重碼的第二比特EM_PC0DE〈1> ;以及第二或非門N0R2和第五反相器INV5，所述第二或非門N0R2和所述第五反相器INV5用于對(duì)上拉阻抗碼的第二比特PC0DE〈1>和第三比特PC0DE〈2>執(zhí)行“或”運(yùn)算并輸出上拉預(yù)加重碼的第一比特EM_PC0DE〈0>。參看說明下拉預(yù)加重碼發(fā)生單元364的詳細(xì)電路結(jié)構(gòu)的圖4B，盡管下拉預(yù)加重碼EM_NC0DE<0> 和 EM_NC0DE〈1> 是響應(yīng)于下拉阻抗碼 NC0DE〈0>、NC0DE<1> 和 NC0DE〈2> 而產(chǎn)生的，但變化范圍彼此不同。更具體而言，參看圖4B，下拉預(yù)加重碼發(fā)生單元364包括第六反相器INV6和第七反相器INV7，所述第六反相器INV6和所述第七反相器INV7分別用于將下拉阻抗碼的第一比特NC0DE〈0>和第二比特NC0DE〈1>反相；第二與非門NAND2和第八反相器INV8，所述第二與非門NAND2和所述第八反相器INV8對(duì)第六反相器INV6的輸出信號(hào)和第七反相器INV7的輸出信號(hào)執(zhí)行“與”運(yùn)算；第九反相器INV9，所述第九反相器INV9用于將下拉阻抗碼的第三比特NC0DE〈2>反相；第三或非門N0R〈3>，所述第三或非門N0R〈3>用于對(duì)第八反相器INV8的輸出信號(hào)和第九反相器INV9的輸出信號(hào)執(zhí)行“或非”運(yùn)算并輸出下拉預(yù)加重碼的第二比特EM_NC0DE〈1> ;以及第四或非門N0R4和第十反相器INV10，所述第四或非門N0R4和所述第十反相器INVlO用于對(duì)下拉阻抗碼的第二比特NC0DE〈1>和第三比特NC0DE〈2>執(zhí)行“或”運(yùn)算并輸出下拉預(yù)加重碼的第一比特EM_NC0DE〈0>。如上文所述，由于上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE〈2>與下拉阻抗碼NC0DE〈0>、NC0DE〈1>和NC0DE〈2>的值是根據(jù)工藝、電壓和溫度(PVT)的改變而受控制的，因此上拉預(yù)加重碼EM_PC0DE〈0>和EM_PC0DE〈1>的值與下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>的值也是根據(jù)工藝、電壓和溫度(PVT)的改變而受控制的。參看圖5A，主上拉驅(qū)動(dòng)器311、312和313與輔助上拉驅(qū)動(dòng)器314和315分別包括PMOS晶體管，且從此圖可看出，主上拉驅(qū)動(dòng)器311、312和313與輔助上拉驅(qū)動(dòng)器314和315是用于確定是否將外部電源電壓VDD上拉驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的組成部件。圖5B示出主下拉驅(qū)動(dòng)器321、322和323和輔助下拉驅(qū)動(dòng)器324和325分別包括NMOS晶體管，且從此圖可看出，主下拉驅(qū)動(dòng)器321、322和323與輔助下拉驅(qū)動(dòng)器324和325是用于確定是否將外部接地電壓VSS下拉驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的組成部件。因此，當(dāng)存在工藝、電壓和溫度(PVT)的變化時(shí)，上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE〈2>的值與下拉阻抗碼NC0DE〈0>、NC0DE〈1>和NC0DE〈2>的值彼此相反地變化。換言之，包括PMOS晶體管的主上拉驅(qū)動(dòng)器311、312和313和輔助上拉驅(qū)動(dòng)器314和315具有為“000”的上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE〈2>以及為“00”的上拉預(yù)加重碼EM_PC0DE〈0>和EM_PC0DE〈1>。主上拉驅(qū)動(dòng)器311、312和313與輔助上拉驅(qū)動(dòng)器314和315在上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE〈2>與上拉預(yù)加重碼EM_PC0DE〈0>和EM_PC0DE〈1>具有最小值時(shí)都被使能，且因此，主上拉驅(qū)動(dòng)器311、312和313與輔助上拉驅(qū)動(dòng)器314和315達(dá)到具有最大驅(qū)動(dòng)力。當(dāng)包括PMOS晶體管的主上拉驅(qū)動(dòng)器311、312和313與輔助上拉驅(qū)動(dòng)器314和315具有為“111”的上拉阻抗碼PC0DE〈0>、PC0DE<1>和PC0DE〈2>以及為“11”的上拉預(yù)加重碼EM_PC0DE〈0>和EM_PC0DE〈1>時(shí)，主上拉驅(qū)動(dòng)器311、312和313與輔助上拉驅(qū)動(dòng)器314和315在上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE〈2>與上拉預(yù)加重碼EM_PC0DE〈0>和EM_PC0DE〈1>具有最大值時(shí)都被禁止，且因此主上拉驅(qū)動(dòng)器311、312和313與輔助上拉驅(qū)動(dòng)器314和315達(dá)到具有最小驅(qū)動(dòng)力。
然而，包括NMOS晶體管的主下拉驅(qū)動(dòng)器321、322和323與輔助下拉驅(qū)動(dòng)器324和325具有為“000”的下拉阻抗碼NC0DE〈0>、NC0DE〈1>和NC0DE〈2>以及為“00”的下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>。主下拉驅(qū)動(dòng)器321、322和323與輔助下拉驅(qū)動(dòng)器324和325在下拉阻抗碼NC0DE〈0>、NC0DE〈1>和NC0DE〈2>與下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>具有最小值時(shí)都被禁止，且因此，主下拉驅(qū)動(dòng)器321、322和323與輔助下拉驅(qū)動(dòng)器324和325達(dá)到具有最小驅(qū)動(dòng)力。當(dāng)包括NMOS晶體管的主下拉驅(qū)動(dòng)器321、322和323與輔助下拉驅(qū)動(dòng)器324和325具有為“111”的下拉阻抗碼NC0DE〈0>、NC0DE<1>和NC0DE〈2>與為“11”的下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>時(shí)，主下拉驅(qū)動(dòng)器321、322和323與輔助下拉驅(qū)動(dòng)器324和325在下拉阻抗碼NC0DE〈0>、NC0DE<1>和NC0DE〈2>與下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>具有最大值時(shí)都被使能，且因此，主下拉驅(qū)動(dòng)器321、322和323與輔助下拉驅(qū)動(dòng)器324和325達(dá)到具有最大驅(qū)動(dòng)力。因此，可以控制上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE〈2>與上拉預(yù)加重碼EM_PC0DE<0> 和 EM_PC0DE〈1>，使上拉阻抗碼 PC0DE〈0>、PC0DE〈1> 和 PC0DE〈2> 與上拉預(yù)加重碼EM_PC0DE〈0>和EM_PC0DE〈1>的值根據(jù)外部電源電壓VDD的電平上升而增加，且根據(jù)外部電源電壓VDD的電平下降而減小。然而，可以控制下拉阻抗碼NC0DE〈0>、NC0DE〈1>和NC0DE<2> 與下拉預(yù)加重碼 EM_NC0DE〈0> 和 EM_NC0DE〈1>，使下拉阻抗碼 NC0DE〈0>、NC0DE〈1>和NC0DE〈2>與下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>的值根據(jù)外部電源電壓VDD的電平的上升而減小，且根據(jù)外部電源電壓VDD的電平的下降而增加。在此情況下，主上拉驅(qū)動(dòng)器311、312和313和主下拉驅(qū)動(dòng)器321、322和323的驅(qū)動(dòng)力根據(jù)外部電源電壓VDD的電平的上升而減小，且根據(jù)外部電源電壓VDD的電平的下降而增加。因此，可以用均一的驅(qū)動(dòng)力來驅(qū)動(dòng)輸出數(shù)據(jù)P_DATA和N_DATA至數(shù)據(jù)輸出焊盤DQ，而不管外部電源電壓VDD的電平的改變。此外，輔助上拉驅(qū)動(dòng)器314和315與輔助下拉驅(qū)動(dòng)器324和325根據(jù)外部電源電壓VDD的上升的電平而施加相對(duì)小的預(yù)加重操作驅(qū)動(dòng)力，且輔助上拉驅(qū)動(dòng)器314和315與輔助下拉驅(qū)動(dòng)器324和325根據(jù)外部電源電壓VDD的下降的電平而施加相對(duì)大的預(yù)加重操作驅(qū)動(dòng)力。以此方式，以均一的轉(zhuǎn)換率(slew rate)將輸出數(shù)據(jù)P_DATA和N_DATA驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ，而不管外部電源電壓VDD的電平的改變。如圖6A所示，可以總結(jié)出上述上拉阻抗碼PC0DE〈0>、PC0DE<1>和PC0DE〈2>的值的變化、上拉預(yù)加重碼EM_PC0DE〈0>和EM_PC0DE〈1>的值的變化與外部電源電壓VDD的電平的變化之間的關(guān)系。相似地，如圖6B所示，可以總結(jié)出上述下拉阻抗碼NC0DE〈0>、NC0DE<1>和NC0DE<2>的值的變化、下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>的值的變化與外部電源電壓VDD的電平的變化之間的關(guān)系。上拉驅(qū)動(dòng)控制信號(hào)發(fā)生器330響應(yīng)于輸出數(shù)據(jù)P_DATA的邏輯電平從邏輯高電平至邏輯低電平的轉(zhuǎn)變產(chǎn)生被使能一段時(shí)間的上拉驅(qū)動(dòng)控制信號(hào)PPE_DATA以控制輔助上拉驅(qū)動(dòng)器314和315的操作。此處，由于輔助上拉驅(qū)動(dòng)器314和315包括PMOS晶體管，因此上拉驅(qū)動(dòng)控制信號(hào)PPE_DATA自輸出數(shù)據(jù)P_DATA的邏輯電平從邏輯高電平轉(zhuǎn)變?yōu)檫壿嫷碗娖綍r(shí)的時(shí)間點(diǎn)起在設(shè)定的時(shí)間期間維持邏輯低電平。下拉驅(qū)動(dòng)控制信號(hào)發(fā)生器340響應(yīng)于輸出數(shù)據(jù)N_DATA的邏輯電平從邏輯低電平至邏輯高電平的轉(zhuǎn)變而產(chǎn)生被使能一段時(shí)間的下拉驅(qū)動(dòng)控制信號(hào)NPE_DATA以控制輔助下拉驅(qū)動(dòng)器324和325的操作。此處，由于輔助下拉驅(qū)動(dòng)器324和325包括NMOS晶體管，因此下拉驅(qū)動(dòng)控制信號(hào)NPE_DATA自輸出數(shù)據(jù)N_DATA的邏輯電平從邏輯低電平轉(zhuǎn)變至邏輯高電平時(shí)的時(shí)間點(diǎn)起在設(shè)定的時(shí)間期間維持邏輯高電平。圖7A示出上述上拉驅(qū)動(dòng)控制信號(hào)發(fā)生器330的詳細(xì)電路結(jié)構(gòu)，且圖7B示出上述下拉驅(qū)動(dòng)控制信號(hào)發(fā)生器340的詳細(xì)電路結(jié)構(gòu)。上拉驅(qū)動(dòng)控制信號(hào)發(fā)生器330和下拉驅(qū)動(dòng)控制信號(hào)發(fā)生器340將控制信號(hào)提供至執(zhí)行預(yù)加重操作的輔助上拉驅(qū)動(dòng)器314和315以及輔助下拉驅(qū)動(dòng)器324和325。此處，輔助上拉驅(qū)動(dòng)器314和315操作的時(shí)段是自輸出數(shù)據(jù)P_DATA的邏輯電平從邏輯高電平轉(zhuǎn)變至邏輯低電平時(shí)的時(shí)間點(diǎn)起所經(jīng)過的一段時(shí)間，且輔助下拉驅(qū)動(dòng)器324和325操作的時(shí)段是自輸出數(shù)據(jù)N_DATA的邏輯電平從邏輯低電平轉(zhuǎn)變至邏輯高電平時(shí)的時(shí)間點(diǎn)起所經(jīng)過的一段時(shí)間。因此，輔助上拉驅(qū)動(dòng)器314和315與輔助下拉驅(qū)動(dòng)器324和325操作的時(shí)段是基于分別產(chǎn)生于上拉驅(qū)動(dòng)控制信號(hào)發(fā)生器330和下拉驅(qū)動(dòng)控制信號(hào)發(fā)生器340中的上拉驅(qū)動(dòng)控制信號(hào)PPE_DATA和下拉驅(qū)動(dòng)控制信號(hào)NPE_DATA來確定的。因此，輔助上拉驅(qū)動(dòng)器314和315與輔助下拉驅(qū)動(dòng)器324和325在由上拉驅(qū)動(dòng)控制信號(hào)PPE_DATA和下拉驅(qū)動(dòng)控制信號(hào)NPE_DATA限定的時(shí)間段期間用由上拉預(yù)加重碼EM_PC0DE〈0>和EM_PC0DE〈1>與下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>限定的驅(qū)動(dòng)力將輸出數(shù)據(jù)P_DATA和N_DATA驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ。此處，如上文所描述，在主上拉驅(qū)動(dòng)器311、312和313與主下拉驅(qū)動(dòng)器321、322和323將輸出數(shù)據(jù)P_DATA和N_DATA驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ時(shí)，輔助上拉驅(qū)動(dòng)器314和315與輔助下拉驅(qū)動(dòng)器324和325連同上拉驅(qū)動(dòng)控制信號(hào)發(fā)生器330和下拉驅(qū)動(dòng)控制信號(hào)發(fā)生器340 —起執(zhí)行用于預(yù)加重操作的驅(qū)動(dòng)操作。此處，由于輔助上拉驅(qū)動(dòng)器314和315與輔助下拉驅(qū)動(dòng)器324和325的驅(qū)動(dòng)力根據(jù)上拉預(yù)加重碼EM_PC0DE〈0>和EM_PC0DE〈1>與下拉預(yù)加重碼EM_NC0DE〈0>和EM_NC0DE〈1>而變化，因此輔助上拉驅(qū)動(dòng)器314和315與輔助下拉驅(qū)動(dòng)器324和325的驅(qū)動(dòng)力可以根據(jù)工藝、電壓和溫度(PVT)的變化而變化。圖8A至圖8D是描述根據(jù)本發(fā)明的第二實(shí)施例的圖3所示的支持預(yù)加重操作的數(shù)據(jù)輸出電路的操作的時(shí)序圖。首先，圖8A示出不執(zhí)行預(yù)加重操作的數(shù)據(jù)輸出電路的理想操作。圖8A示出這樣的情況其中主上拉驅(qū)動(dòng)器311、312和313與主下拉驅(qū)動(dòng)器321、322和323響應(yīng)于輸出數(shù)據(jù)P_DATA和N_DATA而操作，且主上拉驅(qū)動(dòng)器311、312和313包括PMOS晶體管。由于主下拉驅(qū)動(dòng)器321、322和323包括NMOS晶體管，因此輸出數(shù)據(jù)P_DATA和N_DATA被反相且被驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ。圖SB示出在不執(zhí)行預(yù)加重操作的數(shù)據(jù)輸出電路中，被驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的數(shù)據(jù)的轉(zhuǎn)換率隨著外部電源電壓VDD的電平變化而變化。換言之，隨著外部電源電壓VDD的電平變高，被驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的數(shù)據(jù)的轉(zhuǎn)換率變大，而隨著外部電源電壓VDD的電平變低，被驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的數(shù)據(jù)的轉(zhuǎn)
換率變小。圖SC示出執(zhí)行預(yù)加重操作的數(shù)據(jù)輸出電路的理想操作。換言之，圖SC示出這樣的情況其中主上拉驅(qū)動(dòng)器311、312和313、輔助上拉驅(qū)動(dòng)器314和315、主下拉驅(qū)動(dòng)器321、322和323與輔助下拉驅(qū)動(dòng)器324和325都響應(yīng)于輸出數(shù)據(jù)P_DATA和N_DATA而操作。由于主上拉驅(qū)動(dòng)器311、312和313與輔助上拉驅(qū)動(dòng)器314和315包括PMOS晶體管，且主下拉驅(qū)動(dòng)器321、322和323與輔助下拉驅(qū)動(dòng)器324和325包括NMOS晶體管，因此輸出數(shù)據(jù)P_DATA和N_DATA被反相且被驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ。此外，由于在上拉驅(qū)動(dòng)控制信號(hào)PPE_DATA被使能為邏輯低電平的時(shí)段和下拉驅(qū)動(dòng)控制信號(hào)NPE_DATA被使能為邏輯高電平的時(shí)段中執(zhí)行預(yù)加重操作，故可以看出，當(dāng)被驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的數(shù)據(jù)從邏輯高電平轉(zhuǎn)變?yōu)檫壿嫷碗娖綍r(shí)，以及當(dāng)被驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的數(shù)據(jù)從邏輯低電平轉(zhuǎn)變?yōu)檫壿嫺唠娖綍r(shí)，用較高的驅(qū)動(dòng)力來驅(qū)動(dòng)要被驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的數(shù)據(jù)。圖8D示出，盡管外部電源電壓VDD的電平改變，但執(zhí)行預(yù)加重操作的數(shù)據(jù)輸出電路可以維持被驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的數(shù)據(jù)的轉(zhuǎn)換率不變。換言之，當(dāng)外部電源電壓VDD的電平高時(shí)，基于預(yù)加重操作的驅(qū)動(dòng)力的強(qiáng)度減小，而當(dāng)外部電源電壓VDD的電平低時(shí)，基于預(yù)加重操作的驅(qū)動(dòng)力的強(qiáng)度增加。結(jié)果，以均一的水平來維持被驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤DQ的數(shù)據(jù)的轉(zhuǎn)換率，而不管外部電源電壓VDD的電平的改變。根據(jù)上文所述的本發(fā)明的實(shí)施例，通過使用預(yù)加重碼——預(yù)加重碼的值根據(jù)阻抗碼的值的變化而變化——且執(zhí)行預(yù)加重操作而根據(jù)工藝、電壓和溫度(PVT)的改變來控制支持預(yù)加重操作的數(shù)據(jù)輸出電路的預(yù)加重驅(qū)動(dòng)力。因此，可以用均一的轉(zhuǎn)換率來驅(qū)動(dòng)輸出數(shù)據(jù)，而不管工藝、電壓和溫度(PVT)的改變。根據(jù)本發(fā)明的實(shí)施例，支持預(yù)加重操作的數(shù)據(jù)輸出電路可通過使用預(yù)加重碼——預(yù)加重碼的值根據(jù)阻抗碼的值的變化而變化一且執(zhí)行預(yù)加重操作而根據(jù)工藝、電壓和溫度(PVT)的改變來控制預(yù)加重驅(qū)動(dòng)力。因此，數(shù)據(jù)輸出電路可以驅(qū)動(dòng)輸出數(shù)據(jù)，同時(shí)維持均一的轉(zhuǎn)換率，而不管工藝、電壓和溫度(PVT)的改變?nèi)绾巍ｋm然已結(jié)合具體的實(shí)施例描述了本發(fā)明，但是對(duì)于本領(lǐng)域技術(shù)人員而言明顯的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的主旨和范圍的情況下，可以進(jìn)行各種變化和修改。例如，上面關(guān)于上拉阻抗碼PC0DE〈0>、PC0DE〈1>和PC0DE〈2>與下拉阻抗碼NC0DE〈0>、NC0DE〈1>和NC0DE〈2>的描述僅是示例性的，可根據(jù)不同設(shè)計(jì)需求來修改阻抗碼和預(yù)加重碼的數(shù)目。此外，可以根據(jù)輸入信號(hào)的極性而不同地實(shí)現(xiàn)上述實(shí)施例中所例示的邏輯門和晶體管的位置和種類。
權(quán)利要求
1.一種半導(dǎo)體器件,包括碼發(fā)生器，所述碼發(fā)生器被配置成產(chǎn)生具有響應(yīng)于阻抗碼的變化而變化的值的補(bǔ)充碼；主驅(qū)動(dòng)器，所述主驅(qū)動(dòng)器被配置成接收輸出數(shù)據(jù)且將所接收的輸出數(shù)據(jù)驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤，其中所述主驅(qū)動(dòng)器的驅(qū)動(dòng)力根據(jù)所述阻抗碼而受控制；以及輔助驅(qū)動(dòng)器，所述輔助驅(qū)動(dòng)器被配置成接收所述輸出數(shù)據(jù)且將所接收的輸出數(shù)據(jù)驅(qū)動(dòng)至所述數(shù)據(jù)輸出焊盤，其中所述輔助驅(qū)動(dòng)器的驅(qū)動(dòng)力根據(jù)所述補(bǔ)充碼而受控制。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述阻抗碼具有根據(jù)工藝、電壓和溫度PVT 的變化而受控的值。
3.如權(quán)利要求1所述的半導(dǎo)體器件，還包括驅(qū)動(dòng)控制信號(hào)發(fā)生器，所述驅(qū)動(dòng)控制信號(hào)發(fā)生器被配置響應(yīng)于所述輸出數(shù)據(jù)的邏輯電平改變而產(chǎn)生被使能一段時(shí)間的驅(qū)動(dòng)控制信號(hào)以控制所述輔助驅(qū)動(dòng)器的操 作。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述輔助驅(qū)動(dòng)器在所述輸出數(shù)據(jù)每次改變之后的初始時(shí)段期間被使能以驅(qū)動(dòng)所述數(shù)據(jù)輸出焊盤且在所述初始時(shí)段之后被禁止。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述碼發(fā)生器被配置成接收所述阻抗碼且邏輯地組合所述阻抗碼以產(chǎn)生所述補(bǔ)充碼。
6.—種半導(dǎo)體器件,包括碼發(fā)生器，所述碼發(fā)生器被配置成產(chǎn)生上拉補(bǔ)充碼和下拉補(bǔ)充碼，其中所述上拉補(bǔ)充碼和所述下拉補(bǔ)充碼分別響應(yīng)于上拉阻抗碼的變化和下拉阻抗碼的變化而變化；上拉驅(qū)動(dòng)器，所述上拉驅(qū)動(dòng)器被配置成接收輸出數(shù)據(jù)且通過使用多個(gè)主上拉驅(qū)動(dòng)器和多個(gè)輔助上拉驅(qū)動(dòng)器來對(duì)數(shù)據(jù)輸出焊盤上拉驅(qū)動(dòng)；以及下拉驅(qū)動(dòng)器，所述下拉驅(qū)動(dòng)器被配置成接收所述輸出數(shù)據(jù)且通過使用多個(gè)主下拉驅(qū)動(dòng)器和多個(gè)輔助下拉驅(qū)動(dòng)器來對(duì)所述數(shù)據(jù)輸出焊盤下拉驅(qū)動(dòng)，其中，所述主上拉驅(qū)動(dòng)器響應(yīng)于所述上拉阻抗碼而被控制為接通/斷開，且所述輔助上拉驅(qū)動(dòng)器響應(yīng)于所述上拉補(bǔ)充碼而被控制為接通/斷開，并且所述主下拉驅(qū)動(dòng)器響應(yīng)于所述下拉阻抗碼而被控制為接通/斷開，且所述輔助下拉驅(qū)動(dòng)器響應(yīng)于所述下拉補(bǔ)充碼而被控制為接通/斷開。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中，所述主上拉驅(qū)動(dòng)器和所述輔助上拉驅(qū)動(dòng)器每個(gè)都包括PMOS晶體管，并且所述主下拉驅(qū)動(dòng)器和所述輔助下拉驅(qū)動(dòng)器每個(gè)都包括NMOS晶體管。
8.如權(quán)利要求6所述的半導(dǎo)體器件，其中，所述上拉阻抗碼和所述下拉阻抗碼具有根據(jù)工藝、電壓和溫度PVT的改變而彼此相反地變化的值。
9.如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述上拉阻抗碼的值根據(jù)外部電源電壓的下降的電平而減小，且根據(jù)所述外部電源電壓的上升的電平而增加，并且所述下拉阻抗碼的值根據(jù)所述外部電源電壓的下降的電平而增加，且根據(jù)所述外部電源電壓的上升的電平而減小。
10.如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述碼發(fā)生器包括上拉補(bǔ)充碼發(fā)生單元，所述上拉補(bǔ)充碼發(fā)生單元被配置成用根據(jù)所述上拉阻抗碼的值的變化而確定的不同變化范圍來改變所述上拉補(bǔ)充碼的值；以及下拉補(bǔ)充碼發(fā)生單元，所述下拉補(bǔ)充碼發(fā)生單元被配置成用根據(jù)所述下拉阻抗碼的值的變化而確定的不同變化范圍來改變所述下拉補(bǔ)充碼的值。
11.如權(quán)利要求6所述的半導(dǎo)體器件，還包括上拉驅(qū)動(dòng)控制信號(hào)發(fā)生器，所述上拉驅(qū)動(dòng)控制信號(hào)發(fā)生器被配置成響應(yīng)于所述輸出數(shù)據(jù)的邏輯電平從邏輯高電平轉(zhuǎn)變?yōu)檫壿嫷碗娖蕉a(chǎn)生被使能一段時(shí)間的上拉驅(qū)動(dòng)控制信號(hào)，并且控制所述輔助上拉驅(qū)動(dòng)器的操作；以及下拉驅(qū)動(dòng)控制信號(hào)發(fā)生器，所述下拉驅(qū)動(dòng)控制信號(hào)發(fā)生器被配置成響應(yīng)于所述輸出數(shù)據(jù)的邏輯電平從邏輯低電平轉(zhuǎn)變?yōu)檫壿嫺唠娖蕉a(chǎn)生被使能一段時(shí)間的下拉驅(qū)動(dòng)控制信號(hào)，并且控制所述輔助下拉驅(qū)動(dòng)器的操作。
12.如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述主上拉驅(qū)動(dòng)器是分別具有響應(yīng)于所述上拉阻抗碼的第一至第三比特的值而受控制的操作的第一至第三主上拉驅(qū)動(dòng)器；所述輔助上拉驅(qū)動(dòng)器是分別具有響應(yīng)于所述上拉補(bǔ)充碼的第一和第二比特的值而受控制的操作的第一和第二輔助上拉驅(qū)動(dòng)器；所述主下拉驅(qū)動(dòng)器是分別具有響應(yīng)于所述下拉阻抗碼的第一至第三比特的值而受控制的操作的第一至第三主下拉驅(qū)動(dòng)器；以及所述輔助下拉驅(qū)動(dòng)器是分別具有響應(yīng)于所述下拉補(bǔ)充碼的第一和第二比特的值而受控制的操作的第一和第二輔助下拉驅(qū)動(dòng)器。
13.如權(quán)利要求12所述的半導(dǎo)體器件，其中，所述第一主上拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度具有大于所述第二主上拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度的值，所述第二主上拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度具有大于所述第三主上拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度的值，所述第一主下拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度具有大于所述第二主下拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度的值，并且所述第二主下拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度具有大于所述第三主下拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度的值。
14.如權(quán)利要求13所述的半導(dǎo)體器件，其中，所述第一輔助上拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度大于所述第二輔助上拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度，所述第一主上拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度為所述第一輔助上拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度的N倍，其中N為大于2的整數(shù)，所述第一輔助下拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度大于所述第二輔助下拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度，并且所述第一主下拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度大于所述第一輔助下拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度。
15.如權(quán)利要求12所述的半導(dǎo)體器件，其中，所述第一至所述第三主上拉驅(qū)動(dòng)器具有相同的驅(qū)動(dòng)強(qiáng)度，并且所述第一至所述第三主下拉驅(qū)動(dòng)器具有相同的驅(qū)動(dòng)強(qiáng)度。
16.如權(quán)利要求15所述的半導(dǎo)體器件，其中，所述第一和第二輔助上拉驅(qū)動(dòng)器具有相同的驅(qū)動(dòng)強(qiáng)度，其中所述第一至第三主上拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度為所述第一和第二輔助上拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度的N倍，且N為大于2的整數(shù)，并且所述第一和第二輔助下拉驅(qū)動(dòng)器具有相同的驅(qū)動(dòng)強(qiáng)度，其中所述第一至第三主下拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度為所述第一和第二輔助下拉驅(qū)動(dòng)器的驅(qū)動(dòng)強(qiáng)度的N倍，且N為大于2的整數(shù)。
17.如權(quán)利要求12所述的半導(dǎo)體器件，其中，所述碼發(fā)生器包括上拉補(bǔ)充碼發(fā)生單元，所述上拉補(bǔ)充碼發(fā)生單元被配置成當(dāng)所述上拉阻抗碼的第一至第三比特之中被使能的比特的數(shù)目減少時(shí)，增加所述上拉補(bǔ)充碼的第一和第二比特之中被使能的比特的數(shù)目；以及下拉補(bǔ)充碼發(fā)生單元，所述下拉補(bǔ)充碼發(fā)生單元用于在所述下拉阻抗碼的第一至第三比特之中被使能的比特的數(shù)目減少時(shí)，增加所述下拉補(bǔ)充碼的第一和第二比特之中被使能的比特的數(shù)目。
18.如權(quán)利要求17所述的半導(dǎo)體器件，其中，所述上拉補(bǔ)充碼發(fā)生單元包括第一和第二反相器，所述第一和第二反相器被配置成分別將所述上拉阻抗碼的第一和第二比特反相；第一與非門和第三反相器，所述第一與非門和所述第三反相器被配置成對(duì)所述第一反相器的輸出信號(hào)和所述第二反相器的輸出信號(hào)執(zhí)行“與”運(yùn)算；第四反相器，所述第四反相器被配置成將所述上拉阻抗碼的第三比特反相；第一或非門，所述第一或非門被配置成對(duì)所述第三反相器的輸出信號(hào)和第四反相器的輸出信號(hào)執(zhí)行“或非”運(yùn)算且輸出所述上拉補(bǔ)充碼的第二比特；以及第二或非門和第五反相器，所述第二或非門和所述第五反相器被配置成對(duì)所述上拉阻抗碼的第二和第三比特執(zhí)行“或”運(yùn)算且輸出所述上拉補(bǔ)充碼的第一比特。
19.如權(quán)利要求18所述的半導(dǎo)體器件，其中，所述下拉補(bǔ)充碼發(fā)生單元包括第六和第七反相器，所述第六和第七反相器被配置成分別將所述下拉阻抗碼的第一和第二比特反相；第二與非門和第八反相器，所述第二與非門和所述第八反相器被配置成對(duì)所述第六反相器的輸出信號(hào)和所述第七反相器的輸出信號(hào)執(zhí)行“與”運(yùn)算；第九反相器，所述第九反相器被配置成將所述下拉阻抗碼的第三比特反相；第三或非門，所述第三或非門被配置成對(duì)所述第八反相器的輸出信號(hào)和第九反相器的輸出信號(hào)執(zhí)行“或非”運(yùn)算且輸出所述下拉補(bǔ)充碼的第二比特；以及第四或非門和第十反相器，所述第四或非門和所述第十反相器被配置成對(duì)所述下拉阻抗碼的第二和第三比特執(zhí)行“或”運(yùn)算且輸出所述下拉補(bǔ)充碼的第一比特。
全文摘要
一種半導(dǎo)體器件，包括碼發(fā)生器，被配置成產(chǎn)生具有響應(yīng)于阻抗碼的變化而改變的值的補(bǔ)充碼；主驅(qū)動(dòng)器，被配置成接收輸出數(shù)據(jù)且將所接收的輸出數(shù)據(jù)驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤，其中主驅(qū)動(dòng)器的驅(qū)動(dòng)力根據(jù)阻抗碼而受控制；以及輔助驅(qū)動(dòng)器，被配置成接收輸出數(shù)據(jù)且將所接收的輸出數(shù)據(jù)驅(qū)動(dòng)至數(shù)據(jù)輸出焊盤，其中輔助驅(qū)動(dòng)器的驅(qū)動(dòng)力根據(jù)補(bǔ)充碼而受控制。
文檔編號(hào)H03K19/00GK103023477SQ201210132450
公開日2013年4月3日 申請(qǐng)日期2012年4月27日 優(yōu)先權(quán)日2011年9月27日
發(fā)明者金美慧 申請(qǐng)人:海力士半導(dǎo)體有限公司