專(zhuān)利名稱(chēng)：集總參數(shù)三頻阻抗匹配網(wǎng)絡(luò)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種阻抗匹配網(wǎng)絡(luò)，尤其涉及ー種集總參數(shù)三頻阻抗匹配網(wǎng)絡(luò)，屬于微波多頻阻抗匹配網(wǎng)絡(luò)領(lǐng)域。
背景技術(shù)：
阻抗匹配網(wǎng)絡(luò)是功率放大器、功率分配以及天線等微波組件的關(guān)鍵電路部分，當(dāng)前隨著多頻微波組件的研究越來(lái)越受到重視，多頻阻抗匹配網(wǎng)絡(luò)的研究也價(jià)值凸顯。目前在雙頻阻抗匹配網(wǎng)絡(luò)方面已經(jīng)提出了多種方案，但是對(duì)三頻阻抗匹配網(wǎng)絡(luò)的研究還較少。雙頻阻抗匹配網(wǎng)絡(luò)的主要方案有以下幾種 I、用兩段不同特性阻抗但長(zhǎng)度相同的傳輸線級(jí)聯(lián)，可以在兩個(gè)頻點(diǎn)實(shí)現(xiàn)從實(shí)數(shù)阻抗到實(shí)數(shù)阻抗的匹配。2、用一段傳輸線和一個(gè)終端短路或開(kāi)路的短截線相級(jí)聯(lián)，也可實(shí)現(xiàn)實(shí)數(shù)阻抗之間的雙頻匹配。3、用兩段不同長(zhǎng)度不同特性阻抗的傳輸線級(jí)聯(lián)，可以在兩個(gè)頻點(diǎn)實(shí)現(xiàn)從復(fù)數(shù)阻抗到實(shí)數(shù)阻抗的匹配。4、用三段不同長(zhǎng)度不同特性阻抗的傳輸線級(jí)聯(lián)，可以在兩個(gè)頻點(diǎn)實(shí)現(xiàn)ー個(gè)頻率相關(guān)的復(fù)數(shù)負(fù)載到實(shí)數(shù)阻抗的匹配。5、用兩段傳輸線和一個(gè)兩節(jié)的階梯阻抗短截線級(jí)聯(lián)，可以實(shí)現(xiàn)頻率相關(guān)的復(fù)數(shù)負(fù)載的雙頻匹配。6、用兩段傳輸線和二者之間的ー個(gè)短截線級(jí)聯(lián)，也可實(shí)現(xiàn)頻率相關(guān)的復(fù)數(shù)負(fù)載的雙頻匹配。以上這些阻抗匹配網(wǎng)絡(luò)都是使用微波傳輸線實(shí)現(xiàn)阻抗匹配，而傳輸線的尺寸較大，特別是在頻率較低的時(shí)候，由于波長(zhǎng)較長(zhǎng)，使整個(gè)匹配網(wǎng)絡(luò)體積較大。

發(fā)明內(nèi)容
本發(fā)明針對(duì)現(xiàn)有技術(shù)的不足，而提出一種集總參數(shù)三頻阻抗匹配網(wǎng)絡(luò)，以實(shí)現(xiàn)三頻阻抗匹配并減小電路體積。該三頻阻抗匹配網(wǎng)絡(luò)包括ー個(gè)并聯(lián)電納電路單元和ー個(gè)串聯(lián)電抗電路單元，并聯(lián)電納電路單元的一端接地，另一端通過(guò)串聯(lián)電抗電路單元與實(shí)數(shù)負(fù)載連接，所述并聯(lián)電納電路單元是由ー個(gè)串聯(lián)LC電路與一個(gè)電感并聯(lián)構(gòu)成，所述串聯(lián)電抗電路單元是由ー個(gè)并聯(lián)LC電路與一個(gè)電容串聯(lián)構(gòu)成。技術(shù)效果I、可在三個(gè)頻點(diǎn)上同時(shí)實(shí)現(xiàn)從ー個(gè)實(shí)數(shù)阻抗到另一個(gè)實(shí)數(shù)阻抗的匹配。2、電路采用集總參數(shù)元件實(shí)現(xiàn)，電路總體積小,成本低,易于芯片集成。


圖I為單頻阻抗匹配L型網(wǎng)絡(luò)結(jié)構(gòu)示意圖。圖2為串聯(lián)電抗電路單元的相關(guān)曲線圖。圖3為并聯(lián)電納電路單元的相關(guān)曲線圖。圖4為本發(fā)明的電路結(jié)構(gòu)圖。圖5為本發(fā)明的電路仿真曲線圖。在圖I和圖4中jXs表示電抗電路單元；jBp表示電納電路單元；Zin表示實(shí)數(shù)負(fù)載依次接電抗電路單元和電納電路單元之后獲得的輸入阻抗；Zinl表示實(shí)數(shù)負(fù)載接電抗電路單元之后獲得的輸入阻抗表示實(shí)數(shù)負(fù)載。在圖2和圖3中も、ち、ち表示三個(gè)頻點(diǎn)；X表示電抗電路單元在三個(gè)頻點(diǎn)處的電 抗值的絕對(duì)值；B表示電納電路單元在三個(gè)頻點(diǎn)處的電納值的絕對(duì)值。
具體實(shí)施例方式下面對(duì)本發(fā)明作進(jìn)ー步說(shuō)明。熟知的單頻阻抗匹配L型網(wǎng)絡(luò)結(jié)構(gòu)如圖I所示，在單個(gè)頻點(diǎn)上，實(shí)數(shù)負(fù)載在經(jīng)過(guò)ー個(gè)電抗單元和ー個(gè)接地的電納單元后獲得匹配，圖中的jxs和jBp可以由電感或電容實(shí)現(xiàn)。為實(shí)現(xiàn)三頻阻抗匹配，JXs和jBp不能僅用單一的元件來(lái)實(shí)現(xiàn)，必須使用組合的電路結(jié)構(gòu)在三個(gè)頻點(diǎn)分別實(shí)現(xiàn)需要的電抗和電納，從而在三個(gè)頻點(diǎn)上分別實(shí)現(xiàn)匹配。本發(fā)明的三頻阻抗匹配網(wǎng)絡(luò)結(jié)構(gòu)如圖4所示，其是由單頻阻抗匹配L型網(wǎng)絡(luò)演變而來(lái)，其中的jBp采用并聯(lián)電納電路單元，JXs采用串聯(lián)電抗電路單元，JBp的一端接地，另ー端通過(guò)jXs與實(shí)數(shù)負(fù)載R1連接。串聯(lián)電抗電路單元是由ー個(gè)并聯(lián)LC電路與一個(gè)電容串聯(lián)構(gòu)成，所述并聯(lián)LC電路即由ー個(gè)電容和一個(gè)電感并聯(lián)構(gòu)成。串聯(lián)電抗電路單元在三個(gè)頻點(diǎn)上分別實(shí)現(xiàn)需要的電抗，相關(guān)曲線如圖2所示,且Xsa = Xs,3 = -Xs,2 = -X, Xs,!> Xs,2、Xs,3分別表示電抗電路單元在三個(gè)頻點(diǎn)處的電抗值，相關(guān)元件值為
r : -X(O)1 +(O2)C =_I_CQ1___CQ2 Cs = P /LsしI V①
I-Pca12 I - ΡωΙI - Ρω^ 1并聯(lián)電納電路單元是由一個(gè)串聯(lián)LC電路與一個(gè)電感并聯(lián)構(gòu)成，所述串聯(lián)LC電路即由ー個(gè)電容和一個(gè)電感串聯(lián)構(gòu)成。并聯(lián)電納電路単元在三個(gè)頻點(diǎn)上分別實(shí)現(xiàn)需要的電納，相關(guān)曲線如圖3所示,且Bpa = -Bp,2 = Bp,3 = -B, BpjBp,2、Bp,3分別表示電納電路單元在三個(gè)頻點(diǎn)處的電納值，相關(guān)元件值為
廠-B^ml +ω2)ェ=_I_p ^12^22 Lp = P /Cp * Cpmx | ^
I - Ρω^ I - ΡωΙI-Pca12 1上述式中P==ωι、ω2、ω3 分別表示三個(gè)頻點(diǎn)
(D^ ((D^ — (D^) — Acd^ (の3 — 丨(の。+ の3)
處的圓頻率。下面給出本發(fā)明的ー個(gè)設(shè)計(jì)實(shí)例，在三個(gè)頻點(diǎn)= O. 9GHz、f2 = I. 7GHz、f3 =2. 5GHz分別要實(shí)現(xiàn)從R1 = 25歐姆到50歐姆的阻抗匹配，匹配網(wǎng)絡(luò)的元件值如表I所示。表I
權(quán)利要求
1.一種集總參數(shù)三頻阻抗匹配網(wǎng)絡(luò)，包括一個(gè)并聯(lián)電納電路單元和ー個(gè)串聯(lián)電抗電路単元，并聯(lián)電納電路単元的一端接地，另一端通過(guò)串聯(lián)電抗電路單元與實(shí)數(shù)負(fù)載連接，其特征在于所述并聯(lián)電納電路單元是由ー個(gè)串聯(lián)LC電路與一個(gè)電感并聯(lián)構(gòu)成，所述串聯(lián)電抗電路單元是由ー個(gè)并聯(lián)LC電路與一個(gè)電容串聯(lián)構(gòu)成。
全文摘要
本發(fā)明公開(kāi)了一種集總參數(shù)三頻阻抗匹配網(wǎng)絡(luò)，屬于微波多頻阻抗匹配網(wǎng)絡(luò)領(lǐng)域。該匹配網(wǎng)絡(luò)包括一個(gè)并聯(lián)電納單元和一個(gè)串聯(lián)電抗單元，兩者在三個(gè)頻點(diǎn)上分別實(shí)現(xiàn)需要的電納和電抗值，實(shí)數(shù)負(fù)載在經(jīng)過(guò)該電抗單元以及接地的電納單元后獲得匹配，所述并聯(lián)電納單元是由一個(gè)串聯(lián)LC電路與一個(gè)電感并聯(lián)構(gòu)成，所述串聯(lián)電抗單元是由一個(gè)并聯(lián)LC電路與一個(gè)電容串聯(lián)構(gòu)成。本發(fā)明在三個(gè)頻點(diǎn)上同時(shí)實(shí)現(xiàn)從實(shí)數(shù)阻抗到實(shí)數(shù)阻抗的匹配，體積小，成本低，易于芯片集成。
文檔編號(hào)H03H7/38GK102694519SQ201210132679
公開(kāi)日2012年9月26日 申請(qǐng)日期2012年4月28日 優(yōu)先權(quán)日2012年4月28日
發(fā)明者劉云 申請(qǐng)人:南京航空航天大學(xué)