專利名稱：低側(cè)邏輯與高側(cè)邏輯之間的高速電平轉(zhuǎn)換器的制作方法
低側(cè)邏輯與高側(cè)邏輯之間的高速電平轉(zhuǎn)換器
背景技術(shù)：
漏極擴(kuò)展MOSFET (DEMOS)裝置設(shè)計(jì)成適應(yīng)相對高的供給電壓，這允許以能夠與電池直接相連的標(biāo)準(zhǔn)數(shù)字CMOS工藝來構(gòu)建電路。這種電路能夠通過連接于電池的高側(cè)開關(guān)向負(fù)載提供電流。高側(cè)開關(guān)由高側(cè)數(shù)字邏輯驅(qū)動，該高側(cè)數(shù)字邏輯具有等于電池電壓的高側(cè)高電平(例如，高側(cè)供給電壓)和等于電池電壓減去數(shù)字內(nèi)核供給電壓的高側(cè)低電平(例如，高側(cè)“地”電壓)。為了在具有第一電壓電勢的電路(例如，數(shù)字內(nèi)核)的低側(cè)數(shù)字邏輯與具有大于第 一電壓電勢的第二電壓電勢的電路的高側(cè)數(shù)字邏輯之間傳送信號(并且反之亦然)，使用了電平轉(zhuǎn)換器電路。例如，電平轉(zhuǎn)換器電路經(jīng)常在高側(cè)驅(qū)動器電路(HSD)中使用以提供足夠的柵極-源極電壓來驅(qū)動高側(cè)開關(guān)。圖I示出了高壓柵極驅(qū)動器電路100的框圖，該高壓柵極驅(qū)動器電路100具有配置成將差分信號從低側(cè)(Vinl和Vin2)轉(zhuǎn)變到高側(cè)(Vtjutl, Vout2)的電平轉(zhuǎn)換器電路102。高壓柵極驅(qū)動器電路100包括連接于高側(cè)開關(guān)108(例如，具有連接于電池電壓的源極和連接于節(jié)點(diǎn)的漏極的功率場效應(yīng)晶體管)的柵極的高側(cè)驅(qū)動器104和連接于低側(cè)開關(guān)110 (例如，具有連接于節(jié)點(diǎn)的源極和接地端子的功率場效應(yīng)晶體管)的柵極的低側(cè)驅(qū)動器106。如果高側(cè)開關(guān)108是I3DEMOS裝置，那么需要以比源極處的電勢減去閾值電壓小的電壓來接通裝置(例如，與低側(cè)開關(guān)110相比，在低側(cè)開關(guān)110中，源極接地，使得大于閾值電壓的電壓使裝置接通)。因此，電平轉(zhuǎn)換器電路102配置成將低側(cè)信號(Vinl，Vin2)轉(zhuǎn)變成高側(cè)信號(Vratl, Vwt2)，從而具有足夠的柵極-源極電壓來驅(qū)動高側(cè)開關(guān)110。


圖I示出了高壓柵極驅(qū)動器電路的框圖，高壓柵極驅(qū)動器電路具有配置成將差分信號從低側(cè)轉(zhuǎn)變到高側(cè)的電平轉(zhuǎn)換器電路。圖2示出了配置成將信號從一個邏輯側(cè)轉(zhuǎn)變到另一個邏輯側(cè)的電平轉(zhuǎn)換器電路的第一實(shí)施例的框圖。圖3示出了配置成將信號從一個邏輯側(cè)轉(zhuǎn)變到另一個邏輯側(cè)的電平轉(zhuǎn)換器電路的更詳細(xì)的實(shí)施例的框圖。圖4a示出了配置成將信號從低側(cè)邏輯轉(zhuǎn)變到高側(cè)邏輯的電平轉(zhuǎn)換器電路的實(shí)施例的示意圖。圖4b示出了對應(yīng)于圖4a的電平轉(zhuǎn)換器電路的信號圖。圖5示出了配置成將信號從低側(cè)邏輯轉(zhuǎn)變到高側(cè)邏輯的電平轉(zhuǎn)換器電路的替代性實(shí)施例的示意圖。圖6示出了配置成將信號從低側(cè)邏輯轉(zhuǎn)變到高側(cè)邏輯的電平轉(zhuǎn)換器電路的另一個替代性實(shí)施例的示意圖。圖7示出了配置成將信號從高側(cè)邏輯轉(zhuǎn)變到低側(cè)邏輯的電平轉(zhuǎn)換器電路的實(shí)施例的示意圖。
圖8示出了用于將信號從一個邏輯側(cè)轉(zhuǎn)變到另一個邏輯側(cè)的更詳細(xì)的示例性方法的流程圖。
具體實(shí)施例方式現(xiàn)在將參照附圖描述本發(fā)明，其中在通篇中使用相同的附圖標(biāo)記來指代相同的元件，并且其中圖示的結(jié)構(gòu)和裝置并不一定是按比例繪制的。本公開的一些方面提供了具有可開關(guān)電流鏡的電平轉(zhuǎn)換器電路，所述可開關(guān)電流鏡能夠以互補(bǔ)的方式被選擇性地開啟(即，接通)和關(guān)閉(即，關(guān)斷)，以將第一邏輯側(cè)的差分輸入信號轉(zhuǎn)變成第二邏輯側(cè)的互補(bǔ)差分輸出信號(例如，將在高側(cè)接收的差分輸入信號轉(zhuǎn)變到低側(cè)或者將在低側(cè)接收的差分輸入信號轉(zhuǎn)變到高側(cè))。鎖存器連接在可開關(guān)電流鏡生成的差分輸出信號之間。鎖存器配置成接收來自開啟的電流鏡的轉(zhuǎn)變的差分輸出信號并且將另一個差分輸出信號驅(qū)動到互補(bǔ)值。鎖存器還配置成提供轉(zhuǎn)變的差分輸出信號給關(guān)閉 (例如，關(guān)斷)開啟的可開關(guān)電流鏡的一個或多個開關(guān)元件。鎖存器存儲輸出信號，使得電流鏡保持關(guān)閉，直至新的輸入信號被提供給電平轉(zhuǎn)換器電路，從而允許電平轉(zhuǎn)換器的靜態(tài)功耗減少。圖2示出了電平轉(zhuǎn)換器電路200的第一實(shí)施例的框圖，電平轉(zhuǎn)換器電路200配置成將差分輸入信號Vu inl和Vu in2從一個邏輯側(cè)轉(zhuǎn)變到另一個邏輯側(cè)。如圖2所示，電平轉(zhuǎn)換器電路200包括第一可開關(guān)電流鏡電路202和第二可開關(guān)電流鏡電路204，其中第一可開關(guān)電流鏡電路202配置成接收第一邏輯側(cè)(例如，低側(cè))的第一輸入信號Vu—inl,第二可開關(guān)電流鏡電路204配置成接收第一邏輯側(cè)的與第一輸入信號VL1Jnl互補(bǔ)的第二輸入信號Vu in2 (例如，當(dāng)Vu in2為低時(shí)，Vu inl為高，并且反之亦然)。可開關(guān)電流鏡電路配置成以互補(bǔ)的方式被選擇性地開啟(即，接通)和關(guān)閉(即，關(guān)斷)，從而一次開啟第一或第二可開關(guān)電流鏡中的一個(即，當(dāng)一個電流鏡電路關(guān)閉時(shí)，另一個電流鏡電路開啟)，以將差分輸入信號Vinl和Vin2轉(zhuǎn)變成第二邏輯側(cè)(例如，高側(cè))的互補(bǔ)差分輸出信號Voutl 和 V()Ut2。鎖存器206連接在電流鏡Vwtl和Vtjut2的差分輸出之間。鎖存器206配置成接收并存儲由可開關(guān)電流鏡電路生成的輸出信號。鎖存器206還配置成提供轉(zhuǎn)變的輸出信號中的一個或多個給一個或多個開關(guān)元件208。在從鎖存器206接收到轉(zhuǎn)變的輸出信號中的一個或多個時(shí)，一個或多個開關(guān)元件208關(guān)閉(例如，關(guān)斷)開啟的可開關(guān)電流鏡。電流鏡保持關(guān)閉，直至新的輸入信號被提供給電平轉(zhuǎn)換器電路，從而允許電平轉(zhuǎn)換器電路200的靜態(tài)功耗的減少。當(dāng)接收到新的輸入信號時(shí)，可開關(guān)電流鏡開啟以生成從新的輸入信號轉(zhuǎn)變的新的輸出信號。在一個實(shí)施例中，兩個可開關(guān)電流鏡電路中的一個被開啟(即，接通)以將第一邏輯側(cè)(例如，低側(cè))的輸入信號轉(zhuǎn)變成第二邏輯側(cè)(例如，高側(cè))的輸出信號，而另一個可開關(guān)電流鏡電路保持關(guān)閉。在這種實(shí)施例中，鎖存器206接收來自開啟的可開關(guān)電流鏡的轉(zhuǎn)變的差分輸出信號并且將另一個差分輸出信號驅(qū)動到互補(bǔ)值。在從鎖存器206接收到一個或多個差分輸出信號時(shí)，開關(guān)元件208關(guān)閉(例如，關(guān)斷)生成轉(zhuǎn)換的差分輸出信號的開啟的可開關(guān)電流鏡。例如，第一可開關(guān)電流鏡202可以配置成接收包括“I”的第一低側(cè)輸入信號Vinl,而第二電流鏡204可以配置成接收包括“0”的第二低側(cè)輸入信號Vin2。第一可開關(guān)電流鏡202被開啟以轉(zhuǎn)變第一低側(cè)輸入信號“I”從而生成第一輸出信號Vbatt (高側(cè)邏輯的供給電壓)，而第二可開關(guān)電流鏡204保持關(guān)閉。鎖存器206存儲轉(zhuǎn)變的輸出信號Vbatt并且將第二輸出信號驅(qū)動到互補(bǔ)的值V1ot (高側(cè)邏輯的“地”)。鎖存器206還提供輸出信號給開關(guān)元件208，開關(guān)元件208基于輸出信號關(guān)斷第一可開關(guān)電流鏡202。圖3示出了電平轉(zhuǎn)換器電路300的更詳細(xì)的框圖，電平轉(zhuǎn)換器電路300配置成將電壓從一個邏輯側(cè)轉(zhuǎn)變到另一個邏輯側(cè)(例如，從第一電壓電勢域(voltage potentialdomain)轉(zhuǎn)變到第二電壓電勢域)。在圖3中將注意到，晶體管被標(biāo)注為具有第一溝道摻雜類型(沒有上標(biāo))或第二溝道摻雜類型(具有上標(biāo)“’ ”)。例如，晶體管Tl和T2具有第一摻雜類型(例如，n型)的溝道，而晶體管!1’、12’、13’、14’、15’和T6’具有第二摻雜類型(例如，P型)的溝道。電平轉(zhuǎn)換器電路300包括第一晶體管Tl和第二晶體管T2，第一晶體管Tl和第二 晶體管T2配置成接收第一邏輯側(cè)的差分輸入信號Vinl和Vin2。第一晶體管Tl具有連接于第一輸入信號Vinl的柵極、耦合于第一邏輯側(cè)電壓Vu的源極(例如，低側(cè)地、高側(cè)電源)、以及率禹合于第一電流鏡302的漏極。第二晶體管T2具有連接于第一邏輯側(cè)的第二輸入信號Vin2的柵極、耦合于第一邏輯側(cè)電壓Vu的源極、以及耦合于第二電流鏡304的漏極。第一電流鏡302包括共享公共的柵極電壓的兩個晶體管Tl’和T5’。晶體管Tl’的漏極耦合于第一晶體管Tl的源極，晶體管T5’的漏極耦合于第一差分輸出端子，并且晶體管Tl’和T5’的源極耦合于第二邏輯側(cè)電壓'2。第二電流鏡304包括共享公共的柵極電壓的兩個晶體管T2’和T6’。晶體管T2’的漏極耦合于第二晶體管T2的源極，晶體管T6’的漏極耦合于第二差分輸出端子，并且晶體管T2’和T6’的源極耦合于第二邏輯側(cè)電壓'2。在一個實(shí)施例中，電流鏡的晶體管具有不相等的柵極寬度，以生成指定輸出電流。例如，晶體管T5’可以配置成具有比晶體管Tl’大的柵極寬度，使得當(dāng)提供電流經(jīng)過晶體管Tl’時(shí)，經(jīng)過晶體管T5’的電流較大(因?yàn)槠渚哂休^寬的柵極寬度)。第一電流鏡302和第二電流鏡304可以分別被控制晶體管T3’和T4’選擇性地開啟和關(guān)閉。在一個實(shí)施例中，控制晶體管T3’和T4’配置成同時(shí)接通一個電流鏡而關(guān)斷另一個電流鏡(例如，接通第一電流鏡302而關(guān)斷第二電流鏡304)。在一個實(shí)施例中，控制晶體管T3’的柵極連接于第一差分輸出信號Vtjutl，而控制晶體管T4’的柵極連接于第二差分輸出信號Vrat2O由于差分輸出信號Vratl和Vtjut2是互補(bǔ)的,所以晶體管T3’和T4’中的一個將被接通，而另一個將被關(guān)斷，從而同時(shí)接通以及關(guān)斷第一和第二電流鏡。當(dāng)電流鏡被開啟時(shí)，它將基于第二邏輯側(cè)電壓VL2而生成輸出信號。例如,在一個實(shí)施例中，開啟的電流鏡將基于等于高側(cè)的供給電壓的第二邏輯側(cè)電壓VL2而生成高輸出信號，而在另一個實(shí)施例中，開啟的電流鏡將基于等于低側(cè)的地電壓的第二邏輯側(cè)電壓VL2而生成低輸出信號。輸出信號被存儲在鎖存器306中并且將另一個輸出信號驅(qū)動到互補(bǔ)值。例如，在Vinl高的情況下，第一電流鏡302接通并且可以將第一輸出信號Vwtl驅(qū)動到高值，而鎖存器306的逆變器將把第二輸出信號Vwt2驅(qū)動到互補(bǔ)的低值。存儲在鎖存器306中的輸出信號經(jīng)由緩存器BI和B2被提供給控制晶體管T3’和T4’的柵極。在接收到輸出電壓的狀態(tài)變化時(shí)(例如，在接收到來自不同的起作用的電流鏡的高輸出電壓時(shí))，鎖存器306將經(jīng)由緩存器BI和B2提供信號給控制晶體管T3’和T4’的柵極，從而使控制晶體管關(guān)斷起作用的電流鏡。圖4a示出了配置成將信號從低側(cè)邏輯轉(zhuǎn)變到高側(cè)邏輯的電平轉(zhuǎn)換器電路400的示意圖。如圖4a所示，電平轉(zhuǎn)換器電路包括漏極擴(kuò)展NMOS晶體管(NDEMOS)Nl和N2，漏極擴(kuò)展NMOS晶體管NI和N2具有配置成接收低側(cè)邏輯的差分輸入信號Vinl和Vin2的柵極(當(dāng)一個高時(shí)，另一個低)。特別地，NDEMOS晶體管NI的柵極連接于第一低側(cè)輸入信號Vinl，而NDEMOS晶體管N2的柵極連接于與第一低側(cè)輸入信號互補(bǔ)的第二低側(cè)輸入信號Vin2。晶體管NI和N2的源極連接于低側(cè)邏輯GNDu的地(例如，0V)，并且晶體管NI和N2的漏極分別連接于第一電流鏡402和第二電流鏡404。晶體管NI、N2和P1-P4是漏極擴(kuò)展MOSFET (DEMOS)。DEMOS在電平轉(zhuǎn)換器電路400中使用，因?yàn)镈EMOS通常設(shè)計(jì)成處理相對高的漏極-源極電壓或漏極-柵極電壓，這樣的電壓超過了數(shù)字內(nèi)核供給電壓(例如，具有等于OV的低側(cè)地與高側(cè)供給電壓Vbatt之差的漏極-源極電壓)。第一電流鏡402包括p型DEMOS晶體管Pl和PMOS晶體管P5。晶體管Pl和P5的柵極連接并耦合于控制晶體管P3和P7的漏極?？刂凭w管P3是漏極擴(kuò)展PMOS晶體管，其配置成通過向晶體管Pl和P5的柵極提供低信號(例如，通過連接低側(cè)邏輯的地)而開啟(即，接通)第一電流鏡402。控制晶體管P7是PMOS晶體管，其配置成通過向晶體管Pl和P5的柵極提供高信號(例如，通過連接高側(cè)邏輯的供給電壓)而關(guān)閉(即，關(guān)斷)第一電流鏡402。當(dāng)?shù)谝浑娏麋R402接通且晶體管NI接通時(shí)，電流通過電流鏡的第一分支從高側(cè)Vdd hs的供給電壓流向低側(cè)GNDu的地。電流鏡402匹配電流鏡的第二分支上的電流(通過晶體管P5)，將第一輸出電壓Vwtl驅(qū)動到高值(例如，Vbatt)。
第二電流鏡404包括p型DEMOS晶體管P2和PMOS晶體管P6。晶體管P2和P6的柵極連接并且耦合于晶體管P4和P8的漏極?？刂凭w管P4是漏極擴(kuò)展PMOS晶體管，其配置成通過向晶體管P2和P6的柵極提供低信號(例如，通過連接低側(cè)邏輯的地)而開啟(即，接通)第二電流鏡404。控制晶體管P8是PMOS晶體管，其配置成通過向晶體管P2和P6的柵極提供高信號(例如，通過連接高側(cè)邏輯的供給電壓)而關(guān)閉(即，關(guān)斷)第二電流鏡404。當(dāng)?shù)诙娏麋R404接通且晶體管N2接通時(shí)，電流通過電流鏡的第一分支從高側(cè)Vdd hs的供給電壓流向低側(cè)GNDu的地。電流鏡404匹配電流鏡的第二分支上的電流(通過晶體管P6)，將第二輸出電壓Vwt2驅(qū)動高值(例如，Vbatt)。第一或第二電流鏡的輸出被施加于包括交叉耦合的逆變器Il和12的鎖存器406。鎖存器406配置成存儲差分輸出信號Vtjutl和Vwt2。特別地，鎖存器406接收來自開啟的電流鏡的一個差分輸出信號，然后將互補(bǔ)的差分輸出信號驅(qū)動到互補(bǔ)值。例如，如果Vtjutl被第一電流鏡402設(shè)定為低值，那么Vwt2被鎖存器406設(shè)定為高值，這是因?yàn)榈谝荒孀兤鱅l的輸入將為低而來自第一逆變器Il的輸出將為高。由于第一逆變器Il的高輸出將被饋送到將輸出低信號的第二逆變器12的輸入，所以交叉耦合的逆變器Il和12將把第一輸出信號Voutl保持為低值并把第二輸出信號Vtjut2保持為高值。第一緩存器BI具有稱合于第一差分輸出信號Vratl的輸入和稱合于控制晶體管P3和P8的柵極的輸出。第一緩存器BI配置成向p型晶體管P3和P8的柵極提供信號，該信號接通一個電流鏡，同時(shí)關(guān)斷另一個電流鏡。第二緩存器B2具有稱合于第二差分輸出Vrat2的輸入和稱合于控制晶體管P4和P8的柵極的輸出。第二緩存器B2配置成向p型晶體管P4和P7的柵極提供信號，該信號接通一個電流鏡，同時(shí)關(guān)斷另一個電流鏡。例如，如果Vtjutl為低而Vtjut2為高，那么緩存器BI將向控制晶體管P3和P8的柵極提供低信號，并且緩存器B2將向控制晶體管P4和P7的柵極提供高信號。低信號將通過將高側(cè)邏輯的供給電壓連接于P型晶體管P2和P6的柵極而關(guān)斷第二電流鏡404。低信號還將允許第一電流鏡402被適當(dāng)?shù)妮斎胄盘柦油?，因?yàn)樗油ňw管P3?？商娲?，如果Vratl為高而Vwt2為低，那么緩存器B2將向控制晶體管P4和P7的柵極提供低信號，并且緩存器 BI將向控制晶體管P3和P8的柵極提供高信號。低信號將通過把高側(cè)邏輯的供給電壓連接于P型晶體管Pl和P5的柵極而關(guān)斷第一電流鏡402。低信號還將允許第二電流鏡404被適當(dāng)?shù)妮斎胄盘柦油?，因?yàn)樗油ňw管P4。圖4b示出了對應(yīng)于圖4a的電平轉(zhuǎn)換器電路400的信號圖。信號圖示出了電平轉(zhuǎn)換器電路400在輸入數(shù)據(jù)422、424和426的三個示例性周期期間的操作。將理解的是，信號圖是意在幫助讀者理解電平轉(zhuǎn)換器電路400的非限制性的圖。例如，圖4b所示的時(shí)間和電壓僅僅是示例。當(dāng)電平轉(zhuǎn)換器電路400被首次接通時(shí)，鎖存器406的內(nèi)容不是十分確定(例如，差分輸出信號Vtjutl或Vtjut2可能高或低)。然而，當(dāng)施加輸入信號Vinl和Vin2時(shí)，鎖存器406的內(nèi)容將根據(jù)接收到的輸入信號而被調(diào)整。例如，一開始，鎖存器406可以處于提供低的第一輸出信號Vwtl和高的第二輸出信號Vtjut2的狀態(tài)。由于Vwtl為低，所以晶體管P3被接通，并且電流鏡404被關(guān)斷。如果第一輸入信號Vinl為低而第二輸入信號Vin2為高,那么晶體管NI被關(guān)斷并且輸出信號Vtjutl和Vout2保持相同，因?yàn)殒i存器406已經(jīng)處于適當(dāng)?shù)臓顟B(tài)。然而，如果第一輸入信號Vinl為高而第二輸入信號Vin2為低，那么電平電路的信號被驅(qū)動到對應(yīng)于圖4b的輸入數(shù)據(jù)422的第一周期所示的那些值的值。如在圖4b的輸入數(shù)據(jù)422的第一周期中所示，第一輸入信號Vinl具有高值而第二輸入信號Vin2具有低值(圖形408)。第二輸入信號Vin2的低值關(guān)斷晶體管N2。由于晶體管P2是斷開的(源于Vrat2在初始鎖存器狀態(tài)下高)并且晶體管N2是斷開的，所以Vb處的電壓保持高(圖形412)。第一輸入信號Vinl的高值接通晶體管NI，將Va接地(圖形410)。由于晶體管Pl是接通的(源于Vratl在初始鎖存器狀態(tài)下為低)，所以電流從VDD_HS經(jīng)過晶體管Pl和NI流向地GNDw此電流流經(jīng)第一電流鏡402，導(dǎo)致經(jīng)過晶體管P5的大電流，該大電流改變鎖存器406的狀態(tài)以使差分輸出信號Vtjutl為高并使差分輸出信號Vtjut2為低(圖形420)。鎖存器的狀態(tài)變化使緩存器BI的輸入(Ve)被驅(qū)動成高(圖形420)而緩存器B2的輸入(Vf)被驅(qū)動成低(圖形420)。當(dāng)緩存器BI的輸入電壓變高時(shí)，晶體管P3和P8關(guān)斷。當(dāng)緩存器B2的輸入電壓變低時(shí)，晶體管P4和P7接通并且電流鏡402關(guān)斷，使得再沒有電流流過晶體管NI。由于N2斷開，所以Vd保持為高，從而保持第二電流鏡404關(guān)斷。兩個電流鏡都保持?jǐn)嚅_(減小了調(diào)平器電路(leveler circuit)的靜態(tài)功耗)，直至輸入數(shù)據(jù)424的第二周期的差分輸入信號出現(xiàn)變化。
在輸入數(shù)據(jù)424的第二周期期間，第一輸入信號Vinl從高值變化到低值，并且互補(bǔ)的第二輸入信號Vin2從低值變化到高值(圖形408)。輸入信號值的變化使晶體管NI關(guān)斷，并使晶體管N2接通。晶體管N2將Vb接地，從而接通電流鏡404。由于晶體管Pl接通(源于Vrat2在輸入數(shù)據(jù)422的第一周期為低)，所以電流從VDD_HS經(jīng)過晶體管P2和N2流向地GND^，導(dǎo)致經(jīng)過晶體管P6的大電流，該大電流將鎖存器406驅(qū)動到Vwtl為低而Vtjut2為高的狀態(tài)(圖形420)。鎖存器的狀態(tài)變化使緩存器BI的輸入(Ve)被驅(qū)動成低而使緩存器B2的輸入(Vf)被驅(qū)動成高。當(dāng)緩存器BI的輸入為低時(shí)，晶體管P3和P8由于柵極電壓低而被接通，但是沒有電流流過第一電流鏡，因?yàn)榫w管NI被關(guān)斷(因?yàn)閂inl為低)。當(dāng)緩存器B2的輸入為高時(shí)，晶體管P4和P7由于柵極電壓高而被關(guān)斷，并且沒有電流流過第二電流鏡404。兩個電流鏡都保持?jǐn)嚅_(減小了調(diào)平器電路的靜態(tài)功耗)，直至輸入數(shù)據(jù)426的第三周期的差分輸入信號出現(xiàn)變化。
在輸入數(shù)據(jù)426的第三周期期間，第一輸入Vinl回到高值并且第二輸入Vin2回到低值。第二輸入信號Vin2的低值關(guān)斷晶體管N2，但是沒有發(fā)生任何變化，因?yàn)榫w管P2是斷開的。Vinl的高值接通晶體管NI。由于晶體管Pl是接通的(源于Vratl在初始鎖存器狀態(tài)中為低)，所以電流從VDD_HS經(jīng)過晶體管Pl和NI流向地GNDw此電流流經(jīng)第一電流鏡402，導(dǎo)致經(jīng)過P5的大電流，該大電流改變鎖存器406的狀態(tài)。鎖存器406的狀態(tài)變化使緩存器BI的輸入(Ve)被驅(qū)動成高(圖形420)而緩存器B2的輸入(Vf)被驅(qū)動成低。當(dāng)緩存器BI的輸入變高時(shí)，晶體管P3和P8關(guān)斷。當(dāng)緩存器B2的輸入變低時(shí)，晶體管P4和P7接通并且電流鏡402關(guān)斷，使得再沒有電流流過晶體管NI。電流鏡404接通，但是由于晶體管N2已經(jīng)關(guān)斷，所以沒有電流流動。圖5示出了電平轉(zhuǎn)換器電路的替代性實(shí)施例，其配置成將信號從低側(cè)邏輯轉(zhuǎn)變到高側(cè)邏輯。電平轉(zhuǎn)換器電路500通常包括與圖4a的電平轉(zhuǎn)換器電路相同的構(gòu)架，除了單獨(dú)的緩存器被用來向控制晶體管P3、P4、P7和P8的柵極提供信號以外。向每個控制晶體管提供信號的單獨(dú)的緩存器的使用通過允許特別選擇與每個緩存器相關(guān)聯(lián)的延遲而增加電平轉(zhuǎn)換器電路500的速度。例如，單獨(dú)的緩存器Bly、Blx, B2y和B2x中的每一個可以具有不同的、不相等的延遲，這些延遲選擇為優(yōu)化電平轉(zhuǎn)換器電路500的操作。如圖5所不，緩存器Bly具有I禹合于第一差分輸出Vtjutl的輸入和I禹合于控制晶體管P3的柵極的輸出。緩存器Bly配置成向控制晶體管P3的柵極提供控制信號，該控制信號接通第一電流鏡。緩存器Blx具有稱合于第一差分輸出Vratl的輸入和稱合于控制晶體管P8的柵極的輸出。緩存器Blx配置成向控制晶體管P8的柵極提供控制信號，該控制信號關(guān)斷第二電流鏡。類似地，緩存器B2y具有耦合于第二差分輸出Vratl的輸入和耦合于控制晶體管P3的柵極的輸出。緩存器B2y配置成向控制晶體管P3的柵極提供控制信號，該控制信號接通第二電流鏡。緩存器B2x具有稱合于第二差分輸出Vtjutl的輸入和稱合于控制晶體管P7的柵極的輸出。緩存器B2x配置成向控制晶體管P7的柵極提供控制信號，該控制信號關(guān)斷第一電流鏡。
圖6示出了電平轉(zhuǎn)換器電路600的另一個替代性實(shí)施例的示意圖，電平轉(zhuǎn)換器電路600配置成將信號從低側(cè)邏輯轉(zhuǎn)變到高側(cè)邏輯。在電平轉(zhuǎn)換器電路600中，電阻器Rl和R2設(shè)置在電流鏡晶體管的柵極與高側(cè)的供給電壓之間。例如，第一電阻器Rl設(shè)置在第一電流鏡的晶體管Pl和P5的柵極與高側(cè)的供給電壓Vdd HS之間，并且第二電阻器R2設(shè)置在第二電流鏡的晶體管P2和P6的柵極與高偵_供給電壓Vdd hs之間。在這種實(shí)施例中，電阻器用作開關(guān)，這些開關(guān)是接通的，但是不影響電路的操作。例如，在輸入數(shù)據(jù)的第一周期中，當(dāng)Vtjutl為高而Vtjut2為低時(shí)，第一電流鏡可以關(guān)斷并且第二電流鏡可以接通。當(dāng)?shù)谝浑娏麋R關(guān)斷并且晶體管P3關(guān)斷時(shí)，電路的左側(cè)沒有電流流動。當(dāng)?shù)诙娏麋R接通并且晶體管P4和P6接通時(shí)，晶體管N2關(guān)斷并且沒有電流流動。在輸入數(shù)據(jù)的第二周期中，當(dāng)Vinl和Vin2變化時(shí)，晶體管N2關(guān)斷并且晶體管NI接通，并且電流流過晶體管Pl和P3以及Rl。經(jīng)過晶體管Pl的電流被鏡像到晶體管P5，并且改變鎖存器的狀態(tài)，并且經(jīng)過電阻器Rl的電流不影響操作。 將理解的是，本文公開的方法和設(shè)備可以應(yīng)用于配置成將信號從低側(cè)邏輯轉(zhuǎn)變到高側(cè)邏輯的電平轉(zhuǎn)換器電路(例如，如圖4a和圖5所示)或配置成將信號從高側(cè)邏輯轉(zhuǎn)變到低側(cè)邏輯的電平轉(zhuǎn)換器電路。為了提供配置成將信號從高側(cè)邏輯轉(zhuǎn)變到低側(cè)邏輯的電平轉(zhuǎn)換器，對圖4a和圖5所示的晶體管類型(例如，P型、η型)進(jìn)行了互換。例如，圖7示出了電平轉(zhuǎn)換器電路700的第一實(shí)施例，其配置成將信號從高側(cè)邏輯轉(zhuǎn)變到低側(cè)邏輯。如圖7所示，電平轉(zhuǎn)換器電路700包括漏極擴(kuò)展PMOS晶體管(PDEMOS) Pl和Ρ2，晶體管Pl和Ρ2具有配置成接收差分高側(cè)輸入信號Vinl和Vin2的柵極。晶體管Pl和Ρ2的源極連接于高側(cè)邏輯的供給電壓，并且晶體管Pl和Ρ2的漏極分別連接于第一和第二電流鏡。第一電流鏡包括NDEMOS晶體管NI和NMOS晶體管Ν5。漏極擴(kuò)展控制晶體管Ν3配置成通過向晶體管NI和Ν5的柵極提供高信號(即，通過將晶體管NI和Ν5的柵極連接于高側(cè)邏輯的供給電壓)而接通第一電流鏡?？刂凭w管Ν7配置成通過向晶體管NI和Ν5的柵極提供低信號(即，通過將晶體管NI和Ν5的柵極連接于低側(cè)邏輯的地)而關(guān)斷第一電流鏡。第二電流鏡包括NDEMOS晶體管Ν2和NMOS晶體管Ν6。漏極擴(kuò)展控制晶體管Ν4配置成通過向晶體管Ν2和Ν6的柵極提供高信號(即，通過將晶體管Ν2和Ν6的柵極連接于高側(cè)邏輯的供給電壓)而接通第二電流鏡。控制晶體管NS配置成通過向晶體管Ν2和Ν6的柵極提供低信號(即，通過將晶體管Ν2和Ν6的柵極連接于低側(cè)邏輯的地)而關(guān)斷第二電流鏡。第一和第二電流鏡的輸出被施加到包括交叉耦合的逆變器Il和12的鎖存器，該鎖存器配置成存儲第一或第二電流鏡生成的差分輸出信號Vtjutl和Vrat2O緩存器Blx和Bly具有稱合于第一輸出Vtjutl的輸入和分別稱合于控制晶體管Ν8的柵極和控制晶體管Ν3的柵極的輸出。緩存器Β2χ和B2y具有耦合于第二輸出Vrat2的輸入和分別耦合于控制晶體管N7的柵極和控制晶體管N4的柵極的輸出。圖8是用于將信號從一個邏輯側(cè)轉(zhuǎn)變到另一個邏輯側(cè)的更詳細(xì)的示例性方法的流程圖。盡管這些方法在下面被圖示和描述為一系列的動作或事件，但應(yīng)當(dāng)理解，這些動作或事件的所示順序不以限制性的意義來理解。例如，一些動作可以以不同的順序發(fā)生和/或與除本文圖示和/或描述的之外的其他動作或事件同時(shí)地發(fā)生。此外，并非所有圖示的動作都需要執(zhí)行本公開的一個或多個方面或?qū)嵤├?。另外，本文描述的動作中的一個或多個可以在一個或多個單 獨(dú)的動作和/或階段中執(zhí)行。另外，要求保護(hù)的主題可以執(zhí)行為使用標(biāo)準(zhǔn)編程和/或工程設(shè)計(jì)技術(shù)來產(chǎn)生軟件、固件、硬件或其任何組合來控制計(jì)算機(jī)執(zhí)行所公開的主題的方法、設(shè)備或者制品(例如，圖2、圖3等所示的電路是可以用來執(zhí)行方法800的電路的非限制性示例)。術(shù)語“制品”在本文使用意在涵蓋可由任何計(jì)算機(jī)可讀裝置、載體、或介質(zhì)訪問的計(jì)算機(jī)程序。當(dāng)然，本領(lǐng)域技術(shù)人員將認(rèn)識到，可以在不偏離要求保護(hù)的主題的范圍或精神的情況下對此配置進(jìn)行多種修改。在802，接收第一邏輯側(cè)的第一和第二差分輸入信號。第一和第二差分輸入信號包括互補(bǔ)的輸入信號(例如，第一高輸入信號和第二低輸入信號)。在所述方法將信號從低側(cè)邏輯轉(zhuǎn)變到高側(cè)邏輯的一個實(shí)施例中，第一邏輯側(cè)可以包括低側(cè)邏輯。在所述方法將信號從高側(cè)邏輯轉(zhuǎn)變到低側(cè)邏輯的另一個實(shí)施例中，第一邏輯側(cè)可以包括高側(cè)邏輯。在804，可開關(guān)電流鏡電路被開啟以將差分輸入信號轉(zhuǎn)變成第二邏輯側(cè)的差分輸出信號。可開關(guān)電流鏡電路可包括第一可開關(guān)電流鏡電路或第二可開關(guān)電流鏡電路，第一可開關(guān)電流鏡電路被開啟以將第一差分輸入信號轉(zhuǎn)變成第一差分輸出信號，第二可開關(guān)電流鏡電路被開啟以將第二差分輸入信號轉(zhuǎn)變成第二差分輸出信號。例如，在一個實(shí)施例中，第一可開關(guān)電流鏡可將低側(cè)輸入信號“I”轉(zhuǎn)變成高側(cè)輸出信號Vbatt。在806，存儲器單元存儲轉(zhuǎn)變的差分輸出信號。在一個實(shí)施例中，存儲器單元包括具有兩個交叉耦合的逆變器的鎖存器，這兩個交叉耦合的逆變器在差分輸出信號之間配置成使得一個逆變器的輸入是第一差分輸出信號，而另一個逆變器的輸入是第二互補(bǔ)差分輸出信號。在808，第二邏輯側(cè)的互補(bǔ)差分輸出信號被驅(qū)動到與轉(zhuǎn)變的差分輸出信號互補(bǔ)的值。因此，互補(bǔ)差分輸出信號和轉(zhuǎn)變的差分輸出信號包括第二邏輯側(cè)的第一和第二差分輸出信號，第一和第二差分輸出信號是從第一邏輯側(cè)的第一和第二差分輸入信號生成的輸出。在存儲器單元包括鎖存器的實(shí)施例中，第二差分輸出信號通過逆變器的操作被自動地驅(qū)動到第一差分輸出信號的互補(bǔ)值。在810，開啟的電流鏡電路被關(guān)閉。在一個實(shí)施例中，通過從差分輸出信號生成多個控制信號來關(guān)閉開啟的電流鏡電路(步驟812)。然后將時(shí)延引入所述多個控制信號(步驟814)。在一個實(shí)施例中，向所述多個控制信號中的每一個引入不同的時(shí)延。然后，提供控制信號給配置成關(guān)閉第一電流鏡電路的控制晶體管(步驟816)。將理解的是，可以通過電平轉(zhuǎn)換器電路來反復(fù)地執(zhí)行方法800，其中在反復(fù)執(zhí)行期間，電流鏡電路被關(guān)閉，從而允許電平轉(zhuǎn)換器的靜態(tài)功耗的減少。盡管已經(jīng)針對一個或多個實(shí)施方式圖示并描述了本發(fā)明，但在不偏離所附權(quán)利要求的精神和范圍的情況下可以對所示的示例進(jìn)行變化和/或修改。特別是對于由上述部件或結(jié)構(gòu)(組件、裝置、電路、系統(tǒng)等)執(zhí)行的各種功能，除非另有說明，否則，用來描述這種部件的術(shù)語(包括對“裝置”的引用)意在對應(yīng)于執(zhí)行所述部件的指定功能的任何部件或結(jié)構(gòu)(例如，在功能上等同)，即使與執(zhí)行本發(fā)明的圖示示例性實(shí)施方式中的功能的公開結(jié)構(gòu)在結(jié)構(gòu)上不等同也是如此。此外，盡管可能已經(jīng)針對多種實(shí)施方式中的僅僅一種公開了本發(fā)明的特定特征，但這種特征可以與其他實(shí)施方式的一個或多個其他特征相組合，這可能對于任何給定或特定的應(yīng)用是需要的和有利的。另外，就詳細(xì)的說明書或權(quán)利要求中使用術(shù) 語“包括”、“包含”、“具有”、“帶有”或其變化形式而言，與術(shù)語“包括”相似，這些術(shù)語意在是包括性的。
權(quán)利要求
1.一種電平轉(zhuǎn)換器,包括 多個可開關(guān)的電流鏡電路，所述多個可開關(guān)的電流鏡電路配置成被選擇性地開啟，以將接收到的第一邏輯側(cè)的差分輸入信號轉(zhuǎn)變成第二邏輯側(cè)的互補(bǔ)的差分輸出信號； 鎖存器，所述鎖存器配置成存儲所述差分輸出信號；以及 一個或多個開關(guān)元件，所述一個或多個開關(guān)元件配置成接收來自所述鎖存器的所存儲差分輸出信號并且關(guān)閉開啟的電流鏡電路。
2.根據(jù)權(quán)利要求I所述的電平轉(zhuǎn)換器，其中，所述可開關(guān)的電流鏡包括第一可開關(guān)的電流鏡電路，所述第一可開關(guān)的電流鏡電路配置成被選擇性地開啟，以將所述第一邏輯側(cè)的第一差分輸入信號轉(zhuǎn)變成所述第二邏輯側(cè)的第一差分輸出信號；以及第二可開關(guān)的電流鏡電路，所述第二可開關(guān)的電流鏡電路配置成被選擇性地開啟，以將所述第一邏輯側(cè)的第二差分輸入信號轉(zhuǎn)變成所述第二邏輯側(cè)的第二差分輸出信號，所述第二差分輸出信號與所述第一差分輸出信號互補(bǔ)。
3.根據(jù)權(quán)利要求2所述的電平轉(zhuǎn)換器， 其中，所述第一可開關(guān)的電流鏡電路和所述第二可開關(guān)的電流鏡電路以互補(bǔ)的方式被開啟和關(guān)閉，從而一次開啟所述第一可開關(guān)的電流鏡或所述第二可開關(guān)的電流鏡中的一個以生成所述差分輸出信號中的一個；以及 其中，所述鎖存器進(jìn)一步配置成將另一個差分輸出信號驅(qū)動到與所述差分輸出信號中的所述一個互補(bǔ)的值。
4.根據(jù)權(quán)利要求3所述的電平轉(zhuǎn)換器，其中，所述第一可開關(guān)的電流鏡電路和所述第二可開關(guān)的電流鏡電路分別包括 第一 PMOS晶體管，所述第一 PMOS晶體管具有與第一漏極擴(kuò)展PMOS晶體管的柵極耦合的柵極； 其中，所述一個或多個開關(guān)元件中的至少一個連接于所述第一 PMOS晶體管的柵極。
5.根據(jù)權(quán)利要求4所述的電平轉(zhuǎn)換器，其中，所述一個或多個開關(guān)元件包括 第一漏極擴(kuò)展PMOS控制晶體管，所述第一漏極擴(kuò)展PMOS控制晶體管包括 連接于所述第一差分輸出信號的柵極； 連接于所述第二邏輯側(cè)的供給電壓的漏極；以及 連接于所述第一電流鏡電路中的所述第一 PMOS晶體管的柵極的源極； 第二漏極擴(kuò)展PMOS控制晶體管，所述第二漏極擴(kuò)展PMOS控制晶體管包括 連接于所述第二差分輸出信號的柵極； 連接于所述第二邏輯側(cè)的供給電壓的漏極；以及 連接于所述第二電流鏡電路中的所述第一 PMOS晶體管的柵極的源極。
6.根據(jù)權(quán)利要求5所述的電平轉(zhuǎn)換器，還包括 第一緩存器，所述第一緩存器位于所述第一差分輸出信號與所述第一漏極擴(kuò)展PMOS控制晶體管的柵極之間；以及 第二緩存器，所述第二緩存器位于所述第二差分輸出信號與所述第二漏極擴(kuò)展PMOS控制晶體管的柵極之間。
7.根據(jù)權(quán)利要求I所述的電平轉(zhuǎn)換器，其中，所述第一邏輯側(cè)包括具有第一電壓電勢域的低側(cè)邏輯，并且其中所述第一邏輯側(cè)包括高側(cè)邏輯，所述高側(cè)邏輯具有大于所述第一電壓電勢域的第二電壓電勢域。
8.根據(jù)權(quán)利要求I所述的電平轉(zhuǎn)換器，其中，所述鎖存器包括連接在所述第二邏輯側(cè)的差分輸出之間的交叉耦合的第一逆變器和第二逆變器。
9.一種電平轉(zhuǎn)換器電路，包括 第一晶體管，所述第一晶體管具有第一摻雜類型的溝道，所述第一晶體管包括連接于第一邏輯側(cè)的第一差分輸入信號的柵極、耦合于第一邏輯側(cè)電壓的源極、以及耦合于第一可開關(guān)的電流鏡的漏極； 第二晶體管，所述第二晶體管具有所述第一摻雜類型的溝道，所述第二晶體管包括連接于所述第一邏輯側(cè)的第二差分輸入信號的柵極、耦合于所述第一邏輯 側(cè)電壓的源極、以及耦合于第二可開關(guān)的電流鏡的漏極； 其中所述第一可開關(guān)的電流鏡包括具有第二摻雜類型的溝道的第三晶體管和第四晶體管，其中所述第三晶體管的柵極與所述第四晶體管的柵極連接，其中所述第三晶體管的漏極耦合于所述第一晶體管的源極，并且其中所述第四晶體管的漏極連接于第二邏輯側(cè)的第一差分輸出端子； 其中所述第二可開關(guān)的電流鏡包括具有所述第二摻雜類型的溝道的第五晶體管和第六晶體管，其中所述第五晶體管的柵極與所述第六晶體管的柵極連接，其中所述第五晶體管的漏極耦合于所述第二晶體管的源極，并且其中所述第六晶體管的漏極連接于所述第二邏輯側(cè)的第二差分輸出端子； 鎖存器，所述鎖存器連接在所述差分輸出端子之間并且配置成存儲由所述第一可開關(guān)的電流鏡或所述第二可開關(guān)的電流鏡中的一個生成的第一差分輸出信號并且從所述第一差分輸出信號生成第二差分輸出信號；以及 多個控制晶體管，所述多個控制晶體管配置成開啟和關(guān)閉所述第一可開關(guān)的電流鏡或所述第二可開關(guān)的電流鏡。
10.根據(jù)權(quán)利要求9所述的電平轉(zhuǎn)換器電路，其中，所述多個控制晶體管配置成以互補(bǔ)的方式開啟和關(guān)閉所述第一可開關(guān)的電流鏡和所述第二可開關(guān)的電流鏡，從而一次開啟所述第一可開關(guān)的電流鏡或所述第二可開關(guān)的電流鏡中的一個以生成所述差分輸出信號中的一個。
11.根據(jù)權(quán)利要求9所述的電平轉(zhuǎn)換器電路，其中，所述多個控制晶體管包括 第一控制晶體管，所述第一控制晶體管配置成基于所述第一差分輸出或所述第二差分輸出的值開啟所述第一可開關(guān)的電流鏡；以及 第二控制晶體管，所述第二控制晶體管配置成基于所述第一差分輸出或所述第二差分輸出的值開啟所述第二可開關(guān)的電流鏡。
12.根據(jù)權(quán)利要求11所述的電平轉(zhuǎn)換器電路， 其中，所述第一控制晶體管包括漏極擴(kuò)展晶體管，該漏極擴(kuò)展晶體管具有連接于所述第一晶體管的漏極的源極；以及 其中，所述第二控制晶體管包括漏極擴(kuò)展晶體管，該漏極擴(kuò)展晶體管具有連接于所述第二晶體管的漏極的源極。
13.根據(jù)權(quán)利要求11所述的電平轉(zhuǎn)換器電路，還包括 第一緩存器，所述第一緩存器包括耦合于所述第一差分輸出的輸入并且具有耦合于所述第一控制晶體管的柵極的輸出；以及 第二緩存器，所述第二緩存器包括耦合于所述第二差分輸出的輸入并且具有耦合于所述第二控制晶體管的柵極的輸出。
14.根據(jù)權(quán)利要求11所述的電平轉(zhuǎn)換器電路，還包括 第一電阻器，所述第一電阻器耦合在所述第二邏輯側(cè)的電壓與所述第三晶體管和所述第四晶體管的柵極之間；以及 第二電阻器，所述第二電阻器耦合在所述第二邏輯側(cè)的電壓與所述第五晶體管和所述第六晶體管的柵極之間。
15.根據(jù)權(quán)利要求14所述的電平轉(zhuǎn)換器電路， 第三控制晶體管，所述第三控制晶體管配置成基于所述第一差分輸出或所述第二差分 輸出的值關(guān)閉第一可開關(guān)的電流鏡；以及 第四控制晶體管，所述第四控制晶體管配置成基于所述第一差分輸出或所述第二差分輸出的值關(guān)閉第二可開關(guān)的電流鏡； 其中所述第三控制晶體管包括PMOS晶體管，該P(yáng)MOS晶體管具有連接于所述高側(cè)邏輯的供給電壓的源極和連接于所述第三晶體管和所述第四晶體管的柵極的漏極； 其中所述第四控制晶體管包括PMOS晶體管，該P(yáng)MOS晶體管具有連接于所述高側(cè)邏輯的供給電壓的源極和連接于所述第五晶體管和所述第六晶體管的柵極的漏極。
16.根據(jù)權(quán)利要求15所述的電平轉(zhuǎn)換器電路，還包括 第一緩存器，所述第一緩存器具有耦合于所述第一差分輸出端子的輸入并且具有耦合于所述第一控制晶體管的柵極的輸出； 第二緩存器，所述第二緩存器具有耦合于所述第二差分輸出端子的輸入并且具有耦合于所述第二控制晶體管的柵極的輸出； 第三緩存器，所述第三緩存器具有耦合于所述第一差分輸出端子的輸入并且具有耦合于所述第三控制晶體管的柵極的輸出；以及 第四緩存器，所述第四緩存器具有耦合于所述第二差分輸出端子的輸入并且具有耦合于所述第四控制晶體管的柵極的輸出。
17.一種用于將信號從一個邏輯側(cè)轉(zhuǎn)變到另一個邏輯側(cè)的方法，包括 接收第一邏輯側(cè)的第一差分輸入信號和第二差分輸入信號； 開啟第一可開關(guān)的電流鏡電路以將所述第一差分輸入信號轉(zhuǎn)變成第二邏輯側(cè)的第一差分輸出信號； 將所述第二邏輯側(cè)的所述第一差分輸出信號存儲在存儲器單元中； 將第二邏輯側(cè)的第二差分輸出信號驅(qū)動到與所述第一差分輸出信號互補(bǔ)的值；以及基于所述第一差分輸出信號和所述第二差分輸出信號的值關(guān)閉所述第一可開關(guān)的電流鏡電路。
18.根據(jù)權(quán)利要求17所述的方法，還包括 在所述第一可開關(guān)的電流鏡開啟的同時(shí)關(guān)閉第二可開關(guān)的電流鏡。
19.根據(jù)權(quán)利要求17所述的方法,其中,所述第一差分輸出信號和所述第二差分輸出信號具有互補(bǔ)的值。
20.根據(jù)權(quán)利要求17所述的方法，其中，所述第一邏輯側(cè)包括具有第一電壓電勢域的低側(cè)邏輯，并且其中所述第一邏輯側(cè)包括高側(cè)邏輯，所述高側(cè)邏輯具有大于所述第一電壓電 勢域的第二電壓電勢域。
全文摘要
本發(fā)明的一個實(shí)施例涉及具有可開關(guān)的電流鏡的電平轉(zhuǎn)換器電路，所述可開關(guān)的電流鏡能夠以互補(bǔ)的方式被選擇性地開啟和關(guān)閉，以在邏輯側(cè)之間轉(zhuǎn)變差分輸入信號(例如，將在低側(cè)接收到的差分輸入信號轉(zhuǎn)變到高側(cè))。鎖存器連接于可開關(guān)的電流鏡的輸出。鎖存器配置成接收來自開啟的電流鏡的轉(zhuǎn)變的輸出信號并且將另一個輸出信號驅(qū)動到互補(bǔ)的值。鎖存器還配置成向開關(guān)元件提供轉(zhuǎn)變的輸出信號，該開關(guān)元件關(guān)閉(例如，關(guān)斷)開啟的可開關(guān)的電流鏡。輸出信號的存儲允許電流鏡保持關(guān)閉，直至新的輸入信號被提供給電平轉(zhuǎn)換器電路，從而允許電平轉(zhuǎn)換器的靜態(tài)功耗的減小。
文檔編號H03K19/0185GK102970024SQ20121030915
公開日2013年3月13日 申請日期2012年8月28日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者G.帕諾夫 申請人:英特爾移動通信有限責(zé)任公司