相位校正裝置及相位校正方法
【專利摘要】一種相位校正裝置及相位校正方法，該裝置包含：振蕩器，產(chǎn)生參考時脈；鎖相回路，依據(jù)該參考時脈產(chǎn)生輸入時脈；多相位時脈產(chǎn)生器；選擇器；模擬至數(shù)字轉(zhuǎn)換器；控制電路，依據(jù)轉(zhuǎn)換結(jié)果產(chǎn)生及儲存一或多個參數(shù)并控制該選擇器進行選擇；以及相位校正電路，于關(guān)閉及重新啟動該鎖相回路后，依據(jù)該控制電路的重置信號及該參考時脈提供一校正信號至該多相位時脈產(chǎn)生器，并依據(jù)該校正信號輸出該鎖相回路的輸入時脈至該多相位時脈產(chǎn)生器，該多相位時脈產(chǎn)生器再依據(jù)該校正信號及該輸入時脈重新產(chǎn)生頻率相同但相位不同的多個輸出時脈并將之輸出至前述選擇器，該控制電路則依據(jù)該一或多個參數(shù)來控制該選擇器選擇該多個輸出時脈的其中之一以作為運作時脈。
【專利說明】相位校正裝置及相位校正方法【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種相位校正裝置及方法，尤其是一種可用于一數(shù)據(jù)回復(fù)系統(tǒng)的相位校正裝置及方法。
【背景技術(shù)】
[0002]在以太網(wǎng)絡(luò)通信系統(tǒng)中，傳送端與接收端各自有一時脈產(chǎn)生電路，二時脈產(chǎn)生電路分別獨立運作，所產(chǎn)生的時脈并無直接關(guān)系。然而接收端為了能正確地還原傳送端所傳送的數(shù)據(jù)，接收端的時脈產(chǎn)生電路會造出與傳送端的時脈相仿或具有特定關(guān)系的時脈，但由于接收端的時脈產(chǎn)生基礎(chǔ)(通常是一石英振蕩器)與傳送端的時脈產(chǎn)生基礎(chǔ)(通常亦為一石英振蕩器)并不相同，依據(jù)兩者所產(chǎn)生的時脈的頻率無可避免地存在差異，因此接收端每隔一段時間便需進行時脈調(diào)整，以回復(fù)一最佳取樣位置來正確地取樣數(shù)據(jù)。目前的作法是接收端利用時脈產(chǎn)生電路產(chǎn)生頻率相同但相位不同的多個時脈，并通過分析數(shù)據(jù)取樣的結(jié)果來于該多個時脈中決定一最佳取樣時脈，然后再利用該最佳取樣時脈來取樣數(shù)據(jù)。然而，如前所述，接收端每隔一段時間便需調(diào)整時脈以補償與傳送端之間的頻率差異，因此當接收端發(fā)現(xiàn)數(shù)據(jù)取樣的結(jié)果有惡化的現(xiàn)象，便會從前述多個時脈中選擇具有不同相位的另一個時脈，將其作為該最佳取樣時脈來取樣數(shù)據(jù)，藉此確保數(shù)據(jù)的取樣結(jié)果能維持在可接受的狀態(tài)。
[0003]然而，為了節(jié)省功耗，有些以太網(wǎng)絡(luò)接收端會于閑暇時關(guān)閉部分耗電的元件，例如關(guān)閉該時脈產(chǎn)生電路中的鎖相回路，以進入一省電狀態(tài)，但為了確保當數(shù)據(jù)傳送進來時接收端能立即回復(fù)正常運作，接收端必須能夠很快地重新決定該最佳取樣時脈來進行取樣，由于該鎖相回路于 關(guān)閉及重新啟動后可能會輸出錯誤的時脈或無法正常地銜接關(guān)閉前的運作，以至于后級的取樣電路可能產(chǎn)生取樣錯誤，因此接收端只好再重新依據(jù)數(shù)據(jù)取樣的結(jié)果來于前述多個時脈中找出該最佳取樣時脈，此過程不僅耗時也降低了節(jié)能的效果。

【發(fā)明內(nèi)容】

[0004]鑒于上述，本發(fā)明的一目的在于提供一種相位校正裝置及一種相位校正方法，以解決現(xiàn)有技術(shù)的問題。
[0005]本發(fā)明的另一目的在于提供一種相位校正裝置及一種相位校正方法，以快速地進行相位校正。
[0006]本發(fā)明揭示了一種相位校正裝置，依據(jù)本發(fā)明的一實施例，該相位校正裝置包含:一振蕩器，用來產(chǎn)生一參考時脈；一鎖相回路，稱接該振蕩器，用來依據(jù)該參考時脈產(chǎn)生一輸入時脈，該輸入時脈的頻率不同于該參考時脈的頻率；一多相位時脈產(chǎn)生器，耦接該鎖相回路，可依據(jù)該輸入時脈產(chǎn)生多個輸出時脈，該多個輸出時脈具有相同頻率及不同相位；一選擇器，耦接該多相位時脈產(chǎn)生器，用來選擇該多個輸出時脈的其中之一以作為一運作時脈；一模擬至數(shù)字轉(zhuǎn)換器，耦接該選擇器，用來依據(jù)該運作時脈對一輸入數(shù)據(jù)進行模擬至數(shù)字轉(zhuǎn)換以產(chǎn)生一轉(zhuǎn)換結(jié)果；一控制電路，耦接該模擬至數(shù)字轉(zhuǎn)換器及該選擇器，用來依據(jù)該轉(zhuǎn)換結(jié)果以產(chǎn)生及儲存一或多個參數(shù)，并控制該選擇器進行選擇；以及一相位校正電路，耦接該振蕩器、該鎖相回路、該多相位時脈產(chǎn)生器及該控制電路，用來于關(guān)閉及重新啟動該鎖相回路后，依據(jù)該控制電路所產(chǎn)生的一重置信號以及該參考時脈提供一校正信號至該多相位時脈產(chǎn)生器，并依據(jù)該校正信號來輸出該鎖相回路所產(chǎn)生的輸入時脈至該多相位時脈產(chǎn)生器，該多相位時脈產(chǎn)生器再依據(jù)該校正信號及該輸入時脈重新產(chǎn)生該多個輸出時脈并將之輸出至前述選擇器，該控制電路則依據(jù)該一或多個參數(shù)來控制該選擇器選擇該多個輸出時脈的其中之一以作為運作時脈。
[0007]依據(jù)本發(fā)明的一實施例，前述一或多個參數(shù)包含一時間參數(shù)、一最佳取樣相位參數(shù)以及一相位調(diào)整參數(shù)。
[0008]依據(jù)本發(fā)明的一實施例，前述控制電路包含一計數(shù)器用來產(chǎn)生一計數(shù)值，該控制電路會依據(jù)該計數(shù)值及上述時間參數(shù)以產(chǎn)生一比對結(jié)果，然后再依據(jù)該比對結(jié)果及上述相位調(diào)整參數(shù)來控制前述選擇器進行選擇。
[0009]依據(jù)本發(fā)明的一實施例，前述相位校正電路包含:一校正信號產(chǎn)生電路，稱接該控制電路與該振蕩器，用來依據(jù)該控制電路所產(chǎn)生的一重置信號以及該振蕩器所產(chǎn)生的該參考時脈產(chǎn)生該校正信號；以及一時脈控制電路，耦接該鎖相回路以及該校正信號產(chǎn)生電路，用來接收該鎖相回路所產(chǎn)生的輸入時脈，并依據(jù)該校正信號以輸出該輸入時脈至該多相位時脈產(chǎn)生器，該多相位時脈產(chǎn)生器再據(jù)以產(chǎn)生多個輸出時脈。
[0010]本發(fā)明另揭示了一種相位校正方法，其可通過一相位校正裝置來實現(xiàn)，依據(jù)本發(fā)明的一實施例，該相位校正方法包含:利用一振蕩器產(chǎn)生一參考時脈；依據(jù)該參考時脈產(chǎn)生一輸入時脈，該輸入時脈的頻率不同于該參考時脈的頻率；依據(jù)該輸入時脈產(chǎn)生多個輸出時脈，該多個輸出時脈具有相同頻率及不同相位；選擇該多個輸出時脈的其中之一以作為一運作時脈；依據(jù)該運作時脈來對一輸入數(shù)據(jù)進行模擬至數(shù)字轉(zhuǎn)換以產(chǎn)生一轉(zhuǎn)換結(jié)果；依據(jù)該轉(zhuǎn)換結(jié)果產(chǎn)生及儲存一或多個參數(shù)，并控制該選擇器進行選擇；以及關(guān)閉該鎖相回路；重新啟動該鎖相回路；依據(jù)一重置信號以及該參考時脈提供一校正信號；依據(jù)該校正信號輸出該輸入時脈；依據(jù)該校正信號及該輸入時脈重新產(chǎn)生該多個輸出時脈；以及依據(jù)該一或多個參數(shù)來輸出該多個輸出時脈的其中之一以作為該運作時脈。
[0011]依據(jù)本發(fā)明的一實施例，上述相位校正方法進一步包含:產(chǎn)生一計數(shù)值。此時前述依據(jù)該一或多個參數(shù)來輸出該多個輸出時脈的其中之一的步驟包含:依據(jù)該計數(shù)值及該一或多個參數(shù)來選擇該多個輸出時脈的其中之一以作為該運作時脈。
[0012]有關(guān)本發(fā)明的特征、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
【專利附圖】

【附圖說明】
[0013]圖1為本發(fā)明的相位校正裝置的一實施例的示意圖。
[0014]圖2為圖1的相位校正電路的示意圖。
[0015]圖3為圖1的相位校正電路的信號時序圖。
[0016]圖4為圖2的校正信號產(chǎn)生電路及時脈控制電路的一實施例示意圖。
[0017]圖5為本發(fā)明的相位校正方法的一實施例示意圖。
[0018]其中，附圖標記說明如下:
[0019]100相位校正裝置[0020]110振蕩器
[0021]120鎖相回路
[0022]125 開關(guān)
[0023]130多相位時脈產(chǎn)生器
[0024]140選擇器
[0025]150模擬至數(shù)字轉(zhuǎn)換器
[0026]160控制電路
[0027]170相位校正電路
[0028]172校正信號產(chǎn)生電路
[0029]174時脈控制電路
[0030]176D型觸發(fā)器
[0031]178門控時鐘單元
[0032]S505產(chǎn)生一參考時脈
[0033]S510依據(jù)該參考時脈產(chǎn)生一輸入時脈
[0034]S515依據(jù)該輸入時脈產(chǎn)生多個輸出時脈
[0035]S520選擇該多個輸出時脈的其中之一以作為一運作時脈
[0036]S525依據(jù)該運作時脈執(zhí)行模擬至數(shù)字轉(zhuǎn)換以產(chǎn)生一轉(zhuǎn)換結(jié)果
[0037]S530依據(jù)該轉(zhuǎn)換結(jié)果產(chǎn)生及儲存一或多個參數(shù)
[0038]S535停止產(chǎn)生該輸入時脈
[0039]S540重新產(chǎn)生該輸入時脈
[0040]S545依據(jù)一重置信號及該參考時脈來提供一校正信號
[0041]S550依據(jù)該校正信號輸出該輸入時脈
[0042]S555依據(jù)該校正信號及該輸入時脈重新產(chǎn)生該多個輸出時脈
[0043]S560依據(jù)該一或多個參數(shù)來輸出該多個輸出時脈的其中之一以作為該運作時脈
【具體實施方式】
[0044]以下說明內(nèi)容的技術(shù)用語是參照本【技術(shù)領(lǐng)域】的習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語的解釋以本說明書的說明或定義為準。另外，在實施為可能的前提下，本說明書所描述的物件或事件間的相對關(guān)系，涵義可包含直接或間接的關(guān)系，所謂“間接”是指物件間尚有中間物或物理空間的存在，或指事件間尚有中間事件或時間間隔的存在。再者，以下內(nèi)容關(guān)于時脈相位調(diào)整，對于本領(lǐng)域慣用的技術(shù)或原理，若不涉及本發(fā)明的技術(shù)特征，將不予贅述。此外，圖示中元件的形狀、尺寸、比例以及流程的步驟順序及說明等僅為示意，是供本【技術(shù)領(lǐng)域】技術(shù)人員了解本發(fā)明之用，而非對本發(fā)明的實施范圍加以限制。
[0045]另外，以下說明內(nèi)容的各個實施例分別具有一或多個技術(shù)特征，然此并不意味使用本
【發(fā)明者】必需同時實施任一實施例中的所有技術(shù)特征，或僅能分開實施不同實施例中的一部或全部技術(shù)特征。換句話說，只要不影響實施可能性，本【技術(shù)領(lǐng)域】技術(shù)人員可依據(jù)本發(fā)明的揭示內(nèi)容，并視自身的需求或設(shè)計理念，選擇性地實施任一實施例中部分或全部的技術(shù)特征，或者選擇性地實施多個實施例中部分或全部的技術(shù)特征的組合，藉此增加本發(fā)明實施時的彈性。
[0046]本發(fā)明的揭示內(nèi)容包含一種相位校正裝置以及一種相位校正方法，該相位校正裝置及方法可快速地決定一具有最佳取樣相位(或符合一預(yù)設(shè)要求)的運作時脈，以利用該運作時脈來進行數(shù)據(jù)取樣。該相位校正裝置及方法可以用于任何數(shù)據(jù)取樣裝置，例如一以太網(wǎng)絡(luò)接收裝置，然此并非對本發(fā)明的限制，僅供本發(fā)明舉例說明暨本【技術(shù)領(lǐng)域】人士了解本發(fā)明之用。在實施為可能的前提下，本【技術(shù)領(lǐng)域】技術(shù)人員能夠依據(jù)本發(fā)明揭示內(nèi)容來選擇等效的元件或步驟來實現(xiàn)本發(fā)明，亦即本發(fā)明的實施并不局限于本發(fā)明所揭示的實施例。由于本發(fā)明的相位校正裝置所包含的部分或全部元件個別而言可為已知的元件，因此在不影響該裝置發(fā)明的充分揭示及可據(jù)以實施的前提下，以下說明對于實現(xiàn)該裝置發(fā)明的個別元件的細節(jié)將予以節(jié)略。另外，本發(fā)明的相位校正方法可通過本發(fā)明的相位校正裝置來實現(xiàn)，亦可能通過其它相位校正裝置來實現(xiàn)，類似地，在不影響該方法發(fā)明的充分揭示及可據(jù)以實施的前提下，以下說明對于執(zhí)行該方法發(fā)明的硬件裝置的細節(jié)將予以節(jié)略。
[0047]請參閱圖1，其是本發(fā)明的相位校正裝置的一實施例的示意圖。本實施例可用于一數(shù)據(jù)取樣裝置(例如一以太網(wǎng)絡(luò)接收裝置)，更精確地說，可用來回復(fù)該數(shù)據(jù)取樣裝置的一具有最佳取樣相位(或符合一預(yù)設(shè)要求)的運作時脈以進行數(shù)據(jù)取樣。如圖1所示，本實施例的相位校正裝置100包含:一振蕩器110,用來產(chǎn)生一參考時脈,該振蕩器110可為一石英振蕩器或一 CMOS振蕩器，然本發(fā)明并不以此為限，任何能產(chǎn)生穩(wěn)定的參考時脈的裝置或電路，在實施為可能的前提下，均得用來實現(xiàn)本發(fā)明的振蕩器110 ;—鎖相回路120，耦接該振蕩器110,用來依據(jù)該參考時脈產(chǎn)生一輸入時脈，該輸入時脈的頻率不同于該參考時脈的頻率，而在實施為可能的前提下，該鎖相回路120可為一已知或未公知的鎖相回路；一多相位時脈產(chǎn)生器130，耦接該鎖相回路120，用來依據(jù)該輸入時脈產(chǎn)生多個輸出時脈，該多個輸出時脈具有相同頻率及不同相位，且在實施為可能的前提下，該多相位時脈產(chǎn)生器可為一已知或未公知的多相位時脈產(chǎn)生器，例如一電壓控制延遲線(VoltageControl DelayLine)或一延遲鎖定回路(Delay Lock Loop);—選擇器140,稱接該多相位時脈產(chǎn)生器130,用來選擇該多個輸出時脈的其中之一以作為一運作時脈，而在實施為可能的前提下，該選擇器140可為一已知的多工器或其它已知或未公知的選擇電路；一模擬至數(shù)字轉(zhuǎn)換器150，耦接該選擇器140，用來依據(jù)該運作時脈對一輸入數(shù)據(jù)進行模擬至數(shù)字轉(zhuǎn)換以產(chǎn)生一轉(zhuǎn)換結(jié)果，同樣地在實施為可能的情況下，該模擬至數(shù)字轉(zhuǎn)換器150可利用一已知或未公知的模擬至數(shù)字轉(zhuǎn)換電路來實現(xiàn)；一控制電路160(例如一可編程邏輯控制器)，耦接該模擬至數(shù)字轉(zhuǎn)換器150及該選擇器140，用來依據(jù)該轉(zhuǎn)換結(jié)果產(chǎn)生及儲存一或多個參數(shù)，并控制該選擇器140進行選擇，本實施例中，該一或多個參數(shù)包含一最佳取樣相位參數(shù)、一時間參數(shù)以及一相位調(diào)整參數(shù)，然此并非對本發(fā)明的限制，該一或多個參數(shù)亦得為其它數(shù)量或其它用途的參數(shù)；以及一相位校正電路170，耦接前述振蕩器110、鎖相回路120、多相位時脈產(chǎn)生器130及控制電路160，用來于關(guān)閉及重新啟動該鎖相回路120后，依據(jù)該控制電路160的控制以及振蕩器110的參考時脈提供一校正信號至該多相位時脈產(chǎn)生器130，并依據(jù)該校正信號輸出該鎖相回路120所產(chǎn)生的輸入時脈至該多相位時脈產(chǎn)生器130,該多相位時脈產(chǎn)生器130再依據(jù)該校正信號及該輸入時脈重新產(chǎn)生該多個輸出時脈并將的輸出至選擇器140，該控制電路160則依據(jù)該一或多個參數(shù)來控制該選擇器140選擇該多個輸出時脈的其中之一以作為該運作時脈。[0048]承上所述，本實施例中，該控制電路160會控制該選擇器140依據(jù)一預(yù)定順序或輪流使用該多個輸出時脈做為該運作時脈，以對該輸入數(shù)據(jù)進行取樣，藉此產(chǎn)生前述的轉(zhuǎn)換結(jié)果，接著該控制電路160會再分析該轉(zhuǎn)換結(jié)果以決定在該多個輸出時脈中何者適合做為當前的運作時脈，換句話說，該控制電路160會判斷使用那一個輸出時脈來進行取樣可以得到一最佳取樣效果或一符合預(yù)設(shè)條件的取樣效果，舉例而言，該控制電路160會依該預(yù)定順序或輪流使用Clkr ClkpClk2...Civ2^civ1等N個輸出時脈中的一部或全部來得到該轉(zhuǎn)換結(jié)果，并依據(jù)該轉(zhuǎn)換結(jié)果的優(yōu)劣決定Clkk為當前最佳的運作時脈，其中N為大于I的整數(shù)，k為前述的最佳取樣相位參數(shù)且等于O到N-1之間的值(包含O及N-1)。另外，該控制電路160亦會通過分析該轉(zhuǎn)換結(jié)果來判斷經(jīng)過多少時間后轉(zhuǎn)換結(jié)果的品質(zhì)會下降到一預(yù)設(shè)門檻，而在達到該預(yù)設(shè)門檻時控制該選擇器140重新在該多個輸出時脈中選擇具有不同相位的另一個時脈來做為新的運作時脈，舉例而言，該控制電路160會經(jīng)由分析該轉(zhuǎn)換結(jié)果而判斷出在使用Clkk做為該運作時脈后，經(jīng)過一時間2T轉(zhuǎn)換結(jié)果即會出現(xiàn)錯誤，換句話說，經(jīng)過時間2T后，具有最佳取樣相位的時脈會從Clkk變成Clkk_2m，因此控制電路160為了確保轉(zhuǎn)換結(jié)果不出現(xiàn)錯誤，會在每經(jīng)過一時間T之后控制該選擇器140選擇輸出時脈Clkk_m來做為新的運作時脈Clkk,亦即控制電路160每經(jīng)過時間T會將該最佳取樣相位參數(shù)k更新為k-m，以回復(fù)前述最佳取樣效果或該符合預(yù)設(shè)條件的取樣效果，其中該T為前述的時間參數(shù)、該m為前述的相位調(diào)整參數(shù)且為I到N-1之間的整數(shù)，且若k-m的值小于零(因該k值會隨著時間更新而有可能小于m)，本實施例會令k-m等于N+ (k-m)，使得k_m仍為O到N-1之間的值。請注意，將時脈Clkk_m作為當前的運作時脈Clkk后，后續(xù)的時脈調(diào)整可參考上述說明來類推；另請注意，上述時間2T用于舉例說明，本【技術(shù)領(lǐng)域】技術(shù)人員可依設(shè)計規(guī)范或?qū)嵶餍枨笤O(shè)定不同時間，例如將2T改為xT (X大于I);再請注意，時脈Clkh亦可用Clkk+m，表示(其中m’亦為I到N-1間的整數(shù))，易言之，每經(jīng)過時間T，控制電路160即將最佳取樣相位參數(shù)k更新為k+m’，以控制選擇器140輸出原本的輸出時脈Clkk+m，以做為新的運作時脈Clkk,此時若k +m’大于或等于N，本實施例會令k+m’等于(k+m’)_N，使得Clkk+m對應(yīng)Clk。、Clkp Clk2...ClkN_2、Clkp1的其中之一。此外，當控制電路160確定該k、該T以及該m的值后，會利用一儲存元件(例如多個暫存器)將之儲存下來，以供關(guān)閉及重新啟動該鎖相回路120后快速地回復(fù)該運作時脈之用。
[0049]承前所述，當本發(fā)明的相位校正裝置100進入一節(jié)能模式或其它需要關(guān)閉該相位校正裝置100的一部分電路的模式后，該相位校正裝置100會關(guān)閉該鎖相回路120，并在被喚醒或一預(yù)定時間后重新啟動該鎖相回路120。由于該鎖相回路120于關(guān)閉及再啟動后可能會輸出錯誤的時脈、異常的頻率或無法正常地銜接關(guān)閉前的運作，使得后級電路缺乏正確的時脈基礎(chǔ)來回復(fù)該運作時脈，因此前述的相位校正電路170會在該控制電路160的控制下，以該振蕩器110所產(chǎn)生的穩(wěn)定的參考時脈為依據(jù)，提供一校正信號至前述多相位時脈產(chǎn)生器130,并依據(jù)該校正信號來輸出該鎖相回路120所產(chǎn)生的輸入時脈至該多相位時脈產(chǎn)生器130 (此時通過關(guān)閉(switch off) 一開關(guān)125，該鎖相回路120并不直接提供該輸入時脈予該多相位時脈產(chǎn)生器130),該多相位時脈產(chǎn)生器130再依據(jù)該校正信號及該輸入時脈重新產(chǎn)生該多個輸出時脈Clk0Xlk1Xlk2...ClkN_2及Cllv1，并將之輸出至該選擇器140，然后該控制電路160會依據(jù)該一或多個參數(shù)(本實施例中為該最佳取樣相位參數(shù)k，且如同上述該k會隨著時間更新)控制該選擇器140選擇該多個輸出時脈的其中之一(本實施例中為輸出時脈Clkk)以作為該運作時脈，其中該多個輸出時脈通過該校正信號與該振蕩器Iio的參考時脈產(chǎn)生關(guān)聯(lián),而具有一正確的基準。
[0050]承上所述，如果多相位時脈產(chǎn)生器130采用一數(shù)字邏輯架構(gòu)(例如以D型觸發(fā)器(DFlip-Flop)所組成的架構(gòu)),其可依據(jù)前述校正信號來進行重置或回復(fù)運作(例如當校正信號為一低電平時，該數(shù)字邏輯架構(gòu)進行重置(停止運作)；當校正信號為一高電平時，該數(shù)字邏輯架構(gòu)開始運作)，藉此停止或開始使用該相位校正電路170所輸出的輸入時脈來產(chǎn)生該多個輸出時脈ClktlXlk1Xlk2...ClkN_2及Cllv1 ;而如果多相位時脈產(chǎn)生器130采用一模擬架構(gòu)(例如一電壓控制延遲線)，其可依據(jù)該校正信號而關(guān)閉或啟動(例如當校正信號為一低電平時，該模擬架構(gòu)的電源關(guān)閉；當校正信號為一高電平時，該模擬架構(gòu)的電源開啟)，以同步地停止或開始接收來自于相位校正電路170的輸入時脈。換句話說，該校正信號可控制該相位校正電路170輸出該輸入時脈至該多相位時脈產(chǎn)生器130，并同時啟動該多相位時脈產(chǎn)生器130來接收該輸入時脈。
[0051]另外，由于該控制電路160需將前述的時間參數(shù)T比對一持續(xù)的計時結(jié)果，以于每經(jīng)過時間T之后，將該最佳取樣相位參數(shù)k更新為k-m，因此本實施例中，控制電路160會包含一計數(shù)器(未圖示)(或其它已知的計時電路)用來產(chǎn)生一計數(shù)值，然后再依據(jù)該計數(shù)值及該一或多個參數(shù)(本實例中為該時間參數(shù)T)產(chǎn)生一比對結(jié)果，當該比對結(jié)果顯示該計數(shù)值達到該時間參數(shù)T時,該控制電路160會依據(jù)該一或多個參數(shù)(本實施例中為該相位調(diào)整參數(shù)m)來更新該最佳取樣相位k (亦即令k等于k-m)，并在該鎖相回路120運作時或重新啟動后，控制該選擇器140輸出此對應(yīng)最佳取樣相位的運作時脈Clkk,而由于該k值會隨時間而更新，因此此時的運作時脈Clkk可能會不同于現(xiàn)有選擇器140所輸出的運作時脈Clkk。請注意，當計數(shù)值達到該時間參數(shù)T時，前述計數(shù)器會重置并重新進行計數(shù)，然此僅為舉例，其它可達到相同計時效果的方式亦得為本發(fā)明所采用。
[0052]上述實施例通過持續(xù)更新該最佳取樣相位參數(shù)k以確保選擇器140所輸出的輸出時脈會對應(yīng)最佳取樣的效果。然本【技術(shù)領(lǐng)域】技術(shù)人員亦可依據(jù)本發(fā)明的揭示而采用其它等效作法來更新該最佳取樣相位參數(shù)k，舉例而言，當關(guān)閉鎖相回路120后，控制電路160會暫停更新該最佳取樣相位參數(shù)k，而令前述計時電路使用另一計數(shù)器來累加經(jīng)過時間T的次數(shù)a，進而在重新啟動該鎖相回路120后，以等效于下列算式的方式來更新該最佳取樣相位參數(shù)k:
[0053]k=k-1NT{MOD(a Xm, N)}
[0054]其中該m及該N分別為前述的相位調(diào)整參數(shù)及多相位時脈產(chǎn)生器130所產(chǎn)生的輸出時脈的數(shù)目；INT指取整數(shù)運算；M0D指取余數(shù)運算；算式等號左邊的參數(shù)k指更新后的最佳取樣相位參數(shù)，而右邊的參數(shù)k指更新前的最佳取樣相位參數(shù)k，亦即關(guān)閉鎖相回路120時所保存的參數(shù)k。另外，如同前述，若更新后的最佳取樣相位參數(shù)k小于0，控制電路160會令k-m等于N+ (k-m),使得k_m仍為0到N-1的間的值。
[0055]請參閱圖2與圖3，其分別為圖1的相位校正電路170的示意圖以及該相位校正電路170的信號時序圖。如圖2所示，該相位校正電路170包含:一校正信號產(chǎn)生電路172，耦接前述控制電路160、振蕩器110與多相位時脈產(chǎn)生器130，用來依據(jù)該控制電路160所產(chǎn)生的一重置信號以及該振蕩器110所產(chǎn)生的該參考時脈產(chǎn)生前述校正信號；以及一時脈控制電路174，耦接該鎖相回路120、該校正信號產(chǎn)生電路172以及該多相位時脈產(chǎn)生器130，用來接收該鎖相回路120所產(chǎn)生的該輸入時脈，并依據(jù)該校正信號將該輸入時脈輸出至該多相位時脈產(chǎn)生器130。又如圖3所示，當該控制電路160送出該重置信號時(亦即該重置信號被拉至一高電平)，該校正信號產(chǎn)生電路172會將該重置信號關(guān)聯(lián)于該參考時脈的正緣，進而產(chǎn)生該校正信號(亦即該校正信號被拉至一高電平并同步于該參考時脈)，而當該時脈控制電路174接收到拉高至高電平的校正信號后，即輸出該鎖相回路120的輸入時脈至該多相位時脈產(chǎn)生器130以重新產(chǎn)生該多個輸出時脈，更精確地說，在校正信號拉高至高電平后，時脈控制電路174會從下一個鎖相回路的輸入時脈的正緣開始輸出該輸入時脈至該多相位時脈產(chǎn)生器130。通過上述，該輸入時脈能依據(jù)該校正信號正確地對應(yīng)到該參考時脈，進而使得基于該輸入時脈所產(chǎn)生的多個輸出時脈關(guān)聯(lián)到該參考時脈，而具有一正確的基準。
[0056]請注意，圖2的校正信號產(chǎn)生電路172可利用兩級D型觸發(fā)器(DFlip-Flop)來實現(xiàn)，因此在該重置信號被拉至高電平后，該校正信號會于該參考時脈的第二個正緣被拉至高電平(細節(jié)請參閱圖4及其說明)。然而校正信號產(chǎn)生電路172亦可利用一級或更多級D型觸發(fā)器(或其它具有等效功能的邏輯電路)來實現(xiàn)，舉例而言，當校正信號產(chǎn)生電路172利用一級D型觸發(fā)器來實現(xiàn)時，在該重置信號被拉至高電平后，該校正信號會于該參考時脈的第一個正緣即被拉至高電平，如此可加快校正信號的產(chǎn)生，然而也可能影響電路的穩(wěn)定度，至于當中的利弊可由本【技術(shù)領(lǐng)域】人士依其需求來決定。
[0057]承上所述，并請參閱圖4，其是圖2的校正信號產(chǎn)生電路172及時脈控制電路174的一實施例示意圖。該校正信號產(chǎn)生電路172可通過包含兩級D型觸發(fā)器176或其它已知的邏輯電路來實現(xiàn)，藉此將該重置信號關(guān)聯(lián)于該參考時脈的一緣以產(chǎn)生該校正信號。另外，該時脈控制電路174則可通過包含一現(xiàn)有的門控時鐘單元178 (Clock Gating Cell)來實現(xiàn)，藉此確保該輸入時脈與該參考時脈間的一相對關(guān)系。
[0058]本發(fā)明另揭示一種相位校正方法。請參閱圖5，其是本發(fā)明的相位校正方法的一實施例示意圖，該方法可通過前述相位校正裝置100來實現(xiàn)，亦可通過其它可執(zhí)行該方法的裝置來實現(xiàn)。該相位校正方法包含:利用一振蕩器(例如一石英振蕩器或一 CMOS振蕩器)產(chǎn)生一參考時脈(步驟S505);利用一鎖相回路以依據(jù)該參考時脈產(chǎn)生一輸入時脈(步驟S510)，該輸入時脈的頻率不同于該參考時脈的頻率；使用一多相位時脈產(chǎn)生器以依據(jù)該輸入時脈產(chǎn)生多個輸出時脈(步驟S515)，該多個輸出時脈具有相同頻率及不同相位；使用一選擇器選擇該多個輸出時脈的其中之一以作為一運作時脈(步驟S520);利用一模擬至數(shù)字轉(zhuǎn)換器以依據(jù)該運作時脈來對一輸入數(shù)據(jù)進行模擬至數(shù)字轉(zhuǎn)換，進而產(chǎn)生一轉(zhuǎn)換結(jié)果(步驟S525);使用一控制電路以依據(jù)該轉(zhuǎn)換結(jié)果產(chǎn)生及儲存一或多個參數(shù)(步驟S530);關(guān)閉該鎖相回路以停止產(chǎn)生該輸入時脈(步驟S535);啟動該鎖相回路以重新產(chǎn)生該輸入時脈(步驟S540);使用一相位校正電路以依據(jù)該參考時脈以及該控制電路的一重置信號來提供一校正信號(步驟S545);于重新產(chǎn)生該輸入時脈后，使用該相位校正電路以依據(jù)該校正信號輸出該鎖相回路所產(chǎn)生的輸入時脈(步驟S550);利用該多相位時脈產(chǎn)生器以依據(jù)該校正信號及該輸入時脈重新產(chǎn)生該多個輸出時脈(步驟S555);以及利用該控制電路以依據(jù)該一或多個參數(shù)來控制該選擇器輸出該多個輸出時脈的其中之一以作為該運作時脈(步驟S560)。
[0059]承上所述,本實施例中，該一或多個參數(shù)包含一最佳取樣相位參數(shù)、一時間參數(shù)以及一相位調(diào)整參數(shù)，然此并非對本方法的限制，該一或多個參數(shù)亦得為其它數(shù)量或其它用途的參數(shù)。另外，該相位校正方法可進一步包含:產(chǎn)生一計數(shù)值，該計數(shù)值代表一期間，此時前述步驟S560包含依據(jù)該計數(shù)值及該一或多個參數(shù)的至少其中之一(例如上述的時間參數(shù)T)來輸出該多個輸出時脈的其中之一以作為該運作時脈。再者，該相位校正方法亦可進一步包含:使用一時脈控制電路來依據(jù)該校正信號輸出該輸入時脈至該多相位時脈產(chǎn)生器，此時前述步驟S555包含依據(jù)該時脈控制電路輸出的輸入時脈產(chǎn)生該多個輸出時脈。
[0060]請注意，由于本【技術(shù)領(lǐng)域】技術(shù)人員可參閱前述相位校正裝置100的說明來充份了解圖5的相位校正方法，為免冗文，重復(fù)及不必要的說明在此予以節(jié)略。
[0061]綜上所述，本發(fā)明所揭示的相位校正裝置及相位校正方法可于關(guān)閉及重新啟動一鎖相回路后，利用關(guān)閉該鎖相回路前所儲存的參數(shù)來快速地決定一運作時脈，同時為了避免該鎖相回路于重新啟動后輸出錯誤時脈、異常頻率或無法正常銜接關(guān)閉前的運作等等所造成的問題，本發(fā)明利用一振蕩器穩(wěn)定的參考時脈產(chǎn)生一校正信號，進而利用該校正信號輸出該鎖相回路的輸入時脈，并依據(jù)該校正信號及該輸入時脈重新產(chǎn)生多個輸出時脈，藉此供后級電路從中選擇出運作時脈。簡言之，該多個重新產(chǎn)生的輸出時脈通過該校正信號與該振蕩器穩(wěn)定的參考時脈產(chǎn)生了關(guān)聯(lián)，因此具有一正確的基準。
[0062]雖然本發(fā)明的實施例如上所述，然而該多個實施例并非用來限定本發(fā)明，本【技術(shù)領(lǐng)域】技術(shù)人員可依據(jù)本發(fā)明的明示或隱含的內(nèi)容對本發(fā)明的技術(shù)特征施以變化，凡此種種變化均可能屬于本發(fā)明所尋求的專利保護范疇，換言之，本發(fā)明的專利保護范圍須視本說明書的申請專利權(quán)利要求范圍所界定者為準。
【權(quán)利要求】
1.一種相位校正裝置,包含: 一振蕩器，用來產(chǎn)生一參考時脈； 一鎖相回路，耦接該振蕩器，用來依據(jù)該參考時脈產(chǎn)生一輸入時脈； 一多相位時脈產(chǎn)生器，稱接該鎖相回路，用來依據(jù)該輸入時脈產(chǎn)生多個輸出時脈，該多個輸出時脈具有相同頻率及不同相位； 一選擇器，I禹接該多相位時脈產(chǎn)生器，用來選擇該多個輸出時脈的其中之一以作為一運作時脈； 一模擬至數(shù)字轉(zhuǎn)換器，耦接該選擇器，用來依據(jù)該運作時脈對一輸入數(shù)據(jù)進行模擬至數(shù)字轉(zhuǎn)換以產(chǎn)生一轉(zhuǎn)換結(jié)果； 一控制電路，耦接該模擬至數(shù)字轉(zhuǎn)換器及該選擇器，用來依據(jù)該轉(zhuǎn)換結(jié)果以產(chǎn)生及儲存一或多個參數(shù)，并控制該選擇器進行選擇；以及 一相位校正電路，耦接該振蕩器、該鎖相回路、該多相位時脈產(chǎn)生器及該控制電路，用來于關(guān)閉及重新啟動該鎖相回路后，依據(jù)該控制電路所產(chǎn)生的一重置信號以及該參考時脈提供一校正信號至該多相位時脈產(chǎn)生器，并依據(jù)該校正信號來輸出該鎖相回路所產(chǎn)生的該輸入時脈至該多相位時脈產(chǎn)生器，該多相位時脈產(chǎn)生器再依據(jù)該校正信號及該輸入時脈重新產(chǎn)生該多個輸出時脈并將之輸出至該選擇器，該控制電路再依據(jù)該一或多個參數(shù)來控制該選擇器選擇該多個輸出時脈的其中之一以作為該運作時脈。
2.如權(quán)利要求1所述的 相位校正裝置，其中該振蕩器包含一石英振蕩元件或一CMOS振蕩元件。
3.如權(quán)利要求1所述的相位校正裝置，其中該一或多個參數(shù)包含一最佳取樣相位參數(shù)、一時間參數(shù)以及一相位調(diào)整參數(shù)。
4.如權(quán)利要求3所述的相位校正裝置，其中該多相位時脈產(chǎn)生器依據(jù)該校正信號及該輸入時脈重新產(chǎn)生該多個輸出時脈后，該控制電路依據(jù)該最佳取樣相位參數(shù)來控制該選擇器進行選擇。
5.如權(quán)利要求3所述的相位校正裝置，其中該控制電路包含一計數(shù)器用來產(chǎn)生一計數(shù)值，該控制電路依據(jù)該計數(shù)值及該時間參數(shù)以產(chǎn)生一比對結(jié)果，并依據(jù)該比對結(jié)果及該相位調(diào)整參數(shù)來控制該選擇器進行選擇。
6.如權(quán)利要求1所述的相位校正裝置，其中該控制電路包含一計數(shù)器用來產(chǎn)生一計數(shù)值，該控制電路依據(jù)該計數(shù)值及該一或多個參數(shù)的至少其中之一來控制該選擇器進行選擇。
7.如權(quán)利要求1所述的相位校正裝置，其中該相位校正電路包含: 一校正信號產(chǎn)生電路，耦接該控制電路、該振蕩器及該多相位時脈產(chǎn)生器，用來依據(jù)該控制電路所產(chǎn)生的該重置信號以及該振蕩器所產(chǎn)生的該參考時脈產(chǎn)生該校正信號；以及 一時脈控制電路，耦接該鎖相回路、該校正信號產(chǎn)生電路以及該多相位時脈產(chǎn)生器，用來接收該鎖相回路所產(chǎn)生的該輸入時脈，并依據(jù)該校正信號以輸出該輸入時脈至該多相位時脈產(chǎn)生器。
8.如權(quán)利要求7所述的相位校正裝置，其中該校正信號產(chǎn)生電路包含至少一邏輯電路，用來將該重置信號關(guān)聯(lián)于該參考時脈的一緣以產(chǎn)生該校正信號。
9.如權(quán)利要求7所述的相位校正裝置，其中該時脈控制電路包含至少一門控時鐘單兀，用來確保該輸入時脈與該參考時脈間的一相對關(guān)系。
10.一種相位校正方法，其能通過一相位校正裝置來實現(xiàn)，該方法包含: 利用一振蕩器產(chǎn)生一參考時脈； 依據(jù)該參考時脈產(chǎn)生一輸入時脈，該輸入時脈的頻率不同于該參考時脈的頻率； 依據(jù)該輸入時脈產(chǎn)生多個輸出時脈，該多個輸出時脈具有相同頻率及不同相位； 選擇該多個輸出時脈的其中之一以作為一運作時脈； 依據(jù)該運作時脈來對一輸入數(shù)據(jù)進行模擬至數(shù)字轉(zhuǎn)換以產(chǎn)生一轉(zhuǎn)換結(jié)果； 依據(jù)該轉(zhuǎn)換結(jié)果產(chǎn)生及儲存一或多個參數(shù)； 停止產(chǎn)生該輸入時脈； 重新產(chǎn)生該輸入時脈； 依據(jù)該參考時脈以及一重置信號提供一校正信號； 于重新產(chǎn)生該輸入時脈后，依據(jù)該校正信號輸出該輸入時脈； 依據(jù)該校正信號及該輸入時脈重新產(chǎn)生該多個輸出時脈；以及 依據(jù)該一或多個參數(shù)輸出該多個輸出時脈的其中之一以作為該運作時脈。
11.如權(quán)利要求10所述的相位校正方法,其中該一或多個參數(shù)包含一最佳取樣相位參數(shù)、一時間參數(shù)以及一相位調(diào)整參數(shù)。
12.如權(quán)利要求10所述的相位校正方法，進一步包含: 產(chǎn)生一計數(shù)值， 其中依據(jù)該一或多個參數(shù)輸出該多個輸出時脈的其中之一的步驟包含:依據(jù)該計數(shù)值及該一或多個參數(shù)的至少其中之一來選擇該多個輸出時脈的其中之一以作為該運作時脈。
【文檔編號】H03L7/18GK103812504SQ201210439360
【公開日】2014年5月21日 申請日期:2012年11月6日 優(yōu)先權(quán)日:2012年11月6日
【發(fā)明者】林見儒, 劉凱尹 申請人:瑞昱半導(dǎo)體股份有限公司