專利名稱：基于dsp的自動扣除誤差交替式積分器的制作方法
技術領域：
本實用新型涉及模擬數字電路中的積分電路技術領域，特別是涉及ー種基于DSP的自動扣除誤差交替式積分器，該積分器可用于核聚變領域的托克馬克裝置的積分運算。
背景技術：
核聚變研究是當代自然科學種ー項具有重大意義的前沿課題，其目的在于通過核聚變反應釋放巨大的能量供人類使用，是人類通過高技術開發(fā)和利用新能源的ー種方式，受控核聚變的研究與實現將對人類文明產生巨大的貢獻。在磁約束領域里，托卡馬克被認為是最有可能實現受控核聚變的裝置之一。我國建成的EAST超導托卡馬克實驗裝置，它的科學目標是探索接近核聚變反應堆堆芯條件下等離子體穩(wěn)態(tài)運行模式，從而為未來穩(wěn)態(tài)運行的先進托卡馬克核聚變反應堆提供重要的エ程技術和物理基礎。在托卡馬克裝置中，對高溫等離子體態(tài)反應物質需要各種位形磁場的約束和平衡，而磁位形只能通過磁感應方式進行間接測量。根據電磁理論，分布在磁場周圍的磁探
針輸出的感生電壓信號C = -，=-ん;|(B是場強信號，Φ為磁通量信號)，它只是待測
dtガ dt
物理量磁場強度或磁通量的微分量，要得到相應的B或Φ信號用于等離子體診斷或反饋控制，例如計算等離子體電流信號、控制等離子體位移和形狀等，就必需對相應的感生電壓信號進行積分，積分器便是完成這ー積分運算不可或缺的設備。隨著托卡馬克核聚變研究的不斷發(fā)展，等離子體放電時間越來越長，積分時間也要求越來越長，需要積分器能進行更長時間的低誤差積分。以中科院等離子所裝置為例，HT-7超導托卡馬克的放電時間已經長達四百秒，EAST超導托卡馬克放電時間將達到千秒量級，所以急需研制長時間無零漂積分器。傳統(tǒng)的模擬積分器存在著積分漂移和非線性誤差等問題。積分漂移主要是由運算放大器的失調電壓和失調電流引起的，非線性誤差主要是由積分電容的泄漏電阻引起的。如果能有效地克服這兩方面的影響，長時間低零漂積分器是能夠實現的。
發(fā)明內容本實用新型所要解決的技術問題是提供一種基于DSP的自動扣除誤差交替式積分器，能夠有效抑制電容和溫漂影響。本實用新型解決其技術問題所采用的技術方案是提供一種基于DSP的自動扣除誤差交替式積分器，包括依次相連的信號積分電路、扣除斜率電路和信號恢復電路，所述信號積分電路包括第一模擬積分器和第二模擬積分電路；所述扣除斜率電路采用DSP芯片實現；所述第一模擬積分器和第二模擬積分電路通過交替的方式對輸入信號進行積分，并通過各自的模數轉換器與所述DSP芯片的信號輸入端相連；所述DSP芯片用于進行扣除斜率處理并且完成兩路信號的累加；所述DSP芯片的信號輸出端通過數模轉換器與所述信號恢復電路相連；所述DSP芯片的信號控制端輸出的控制信號通過電磁繼電器對所述第一模擬積分器和第二模擬積分器進行觸發(fā)和復位控制。所述信號恢復電路包括依次相連的濾波器和射隨器。所述第一模擬積分器和第二模擬積分器的輸入端均設有瞬間電壓抑制器。所述DSP芯片為TMS320F2812核心處理芯片。有益效果由于采用了上述的技術方案，本實用新型與現有技術相比，具有以下的優(yōu)點和積極效果本發(fā)明采用自動扣除誤差技術能夠很好地抑制運放輸入失調引起的積分漂移，交替積分技術有效地抑制了電容和溫漂的影響。通過將自動扣除誤差技術和交替式技術有機
結合，能夠有效地完成長時間低零漂的積分。

圖I是本實用新型的系統(tǒng)框圖；圖2是本實用新型的模擬積分器電路圖；圖3是本實用新型中的DSP芯片的功能框圖；圖4是本實用新型中交替式積分器結構示意圖；圖5是本實用新型中交替式積分器的時序圖；圖6是靜態(tài)漂移擬合曲線圖；圖7是本實用新型工作時的流程圖；圖8是本實用新型中采用自動扣除誤差積分器臺面測試結果圖；圖9是本實用新型中交替式積分器的零點漂移結果圖。
具體實施方式
下面結合具體實施例，進ー步闡述本實用新型。應理解，這些實施例僅用于說明本實用新型而不用于限制本實用新型的范圍。此外應理解，在閱讀了本實用新型講授的內容之后，本領域技術人員可以對本實用新型作各種改動或修改，這些等價形式同樣落于本申請所附權利要求書所限定的范圍。本實用新型的實施方式涉及ー種基于DSP的自動扣除誤差交替式積分器，如圖I所示，包括依次相連的信號積分電路、扣除斜率電路和信號恢復電路，所述信號積分電路包括第一模擬積分器和第二模擬積分電路；所述扣除斜率電路采用DSP芯片實現；所述第一模擬積分器和第二模擬積分電路通過交替的方式對輸入信號進行積分，并通過各自的模數轉換器與所述DSP芯片的信號輸入端相連；所述DSP芯片用于進行扣除斜率處理并且完成兩路信號的累加；所述DSP芯片的信號輸出端通過數模轉換器與所述信號恢復電路相連；所述DSP芯片的信號控制端輸出的控制信號通過電磁繼電器對所述第一模擬積分器和第ニ模擬積分器進行觸發(fā)和復位控制。所述信號恢復電路包括依次相連的濾波器和射隨器。其中，信號積分電路由兩個模擬積分器實現對輸入信號的積分；扣除斜率電路主要是以DSP芯片為核心，利用算法來實現對積分數據去誤差處理，最后將處理好的數據經數模轉換器還原成模擬信號，最后經濾波器和射隨器輸出，射隨器可以提供功率驅動負載，并且輸出電壓不會因負載阻抗的改變而受影響。[0026]改善積分器的誤差特性始終是提高模擬積分器性能的主要手段。前端模擬積分器部分應盡量做好，這是做好長時間積分器的第一歩。由于積分器容易受干擾，所以在積分器的輸入端盡量避免加任何有源器件。選擇優(yōu)質精密運放，電壓放大倍數和輸入電阻高、模抑制能力強、響應快、性能穩(wěn)定、偏置電流小、失調電壓和失調電流及其溫漂小的集成運放。選擇漏電小、滯后時間短、損耗小、介質吸收系數小的電容器作為積分電容。如圖2所示，本系統(tǒng)中積分器的觸發(fā)和復位控制是通過電磁繼電器實現的。由于托卡馬克裝置放電實驗時，積分器的輸入信號可能會發(fā)生突變，為了保護積分器系統(tǒng)，在輸入信號進來的地方加TVS管(瞬間電壓抑制器)對電路進行保護。如圖3所示，SEED-DPS2812Mv2開發(fā)板是DSP2000高速信號處理板中的ー員，主要集成了高性能32位定點DSP-TMS320F2812，主頻150MHz，指令周期為6. 67ns，片上包含128Kxl6位高速Flash (具有加密功能，更好地保護開發(fā)者的知識產權)，在SEED-DPS2812M板上集中了 DSP、SRAM、片外D/A，片外A/D、UART異步收發(fā)器、串行EEPROM、RTC實時時鐘、エ業(yè)以太網等外設，結構緊湊、布局合理，外部接ロ信號根據信號特點合理劃分，提高了模板的穩(wěn)定性及抗干擾的能力。其中，DSP芯片采用TMS320F2812處理芯片。 利用扣除斜率這個方法來處理零漂，實現了實時處理信號，結合了數字電路和模擬電路的優(yōu)勢，具有優(yōu)良的性能和特色，是ー種能有效消除零漂的長時間積分方法。但是對于電容和溫漂等一些非線性誤差只能通過降低積分時間來減少誤差，由此本實用新型實現了交替式積分器來實現長時間的積分。圖4是交替式積分器結構示意圖；圖5是本實用新型中交替式積分器的時序圖。在大量實驗中發(fā)現積分器的非線性誤差隨時間的關系如圖6所示，通過該圖可以設定交替積分器的交替時間，從圖中可以看出在積分了 20s以后，漂移約為4. 8mv，按照系統(tǒng)容許的誤差，因此將交替時間設定為20s。交替時間設定為20s，交替時間如果選得比較大，單個積分器的誤差會比較大；若選得較小，由模擬開關所帶來的誤差就會比較大。圖7是本實用新型工作時的流程圖。在設計數字積分器中，克服零漂是本實用新型的主要目的，通過扣除斜率的方法是否能能夠基本消除零漂，需要在臺面進行測試。使用一臺采樣頻率較高的數字示波器，首先將輸入端接地，利用示波器測試DSP的DA輸出端的電壓和純模擬積分器的輸出。設定積分時間為1000s，實驗結果如圖8所示。橫坐標時間單位為100s/格，信道I (CHl)表示的是純模擬積分器的沒有扣除斜率的零點漂移波形，縱坐標幅度為200mV/格；信道2 (CH2)是設計的自動扣除誤差積分器的波形，幅度為20mV/格。可見，在IOOOs時間內，CHl零點漂移為370mV左右；CH2零點漂移為21mV左右，明顯地，自適應智能型積分器的零點漂移特性遠遠好于純模擬積分器。如圖9所示，通過使用交替式積分器克服模擬器件的非線性誤差，圖9所示交替式積分器在IOOOs時間里的工作情況，可以發(fā)現交替式積分器在交替點跳變較大，造成這種現象的可能有兩種原因由于開關切換所帶來的；也可能是因為兩個積分器的零點位置不同造成跳變。
權利要求1.一種基于DSP的自動扣除誤差交替式積分器，包括依次相連的信號積分電路、扣除斜率電路和信號恢復電路，其特征在于，所述信號積分電路包括第一模擬積分器和第二模擬積分電路；所述扣除斜率電路采用DSP芯片實現；所述第一模擬積分器和第二模擬積分電路通過交替的方式對輸入信號進行積分，并通過各自的模數轉換器與所述DSP芯片的信號輸入端相連；所述DSP芯片用于進行扣除斜率處理并且完成兩路信號的累加；所述DSP芯片的信號輸出端通過數模轉換器與所述信號恢復電路相連；所述DSP芯片的信號控制端輸出的控制信號通過電磁繼電器對所述第一模擬積分器和第二模擬積分器進行觸發(fā)和復位控制。
2.根據權利要求I所述的基于DSP的自動扣除誤差交替式積分器，其特征在于，所述信號恢復電路包括依次相連的濾波器和射隨器。
3.根據權利要求I所述的基于DSP的自動扣除誤差交替式積分器，其特征在于，所述第一模擬積分器和第二模擬積分器的輸入端均設有瞬間電壓抑制器。
4.根據權利要求I所述的基于DSP的自動扣除誤差交替式積分器，其特征在于，所述DSP芯片為TMS320F2812核心處理芯片。
專利摘要本實用新型涉及一種基于DSP的自動扣除誤差交替式積分器，包括依次相連的信號積分電路、扣除斜率電路和信號恢復電路，所述信號積分電路包括第一模擬積分器和第二模擬積分電路；所述扣除斜率電路采用DSP芯片實現；所述第一模擬積分器和第二模擬積分電路通過交替的方式對輸入信號進行積分，并通過各自的模數轉換器與所述DSP芯片的信號輸入端相連；所述DSP芯片用于進行扣除斜率處理并且完成兩路信號的累加；所述DSP芯片的信號輸出端通過數模轉換器與所述信號恢復電路相連；所述DSP芯片的信號控制端輸出的控制信號通過電磁繼電器對所述第一模擬積分器和第二模擬積分器進行觸發(fā)和復位控制。本實用新型能夠有效抑制電容和溫漂影響。
文檔編號H03H11/12GK202652163SQ20122023377
公開日2013年1月2日 申請日期2012年5月22日 優(yōu)先權日2012年5月22日
發(fā)明者任立紅, 王銘偉, 丁永生, 羅家融, 郝礦榮 申請人:東華大學