專利名稱：多頻時鐘控制式邏輯信號產(chǎn)生裝置的制作方法
技術領域：
本實用新型有關于一種電子電路技術，特別是有關于一種多頻時鐘控制式邏輯信號產(chǎn)生裝置，其可利用多個不同頻率的時鐘信號來于特定時段輸出一預定的邏輯信號。
背景技術：
于邏輯電路的設計及應用上，常有需要于一特定的時間點產(chǎn)生一些特定的時間長度的脈波信號，以利用此脈波信號來作為邏輯控制信號，藉以用來致能某些邏輯狀態(tài)或啟動其它的邏輯電路進行預定的操作功能。基本上，邏輯電路中有關于邏輯控制信號的產(chǎn)生時間點及其持續(xù)時間長度均受控于固定的時鐘信號(clock signal)來作為定時的參考。然而于某些特殊的邏輯電路應用上，有些邏輯控制信號的產(chǎn)生時間點及持續(xù)時間長度可能需要2或2個以上具有不同的頻率及周期的時鐘信號來作為定時的參考。于此種邏輯電路的設計上，由于須考慮到此些不同的頻率及周期(即脈寬)的時鐘信號之間的同步及交互關系，因此會需要利用到較多的暫存器及邏輯電路元件，使得電路架構變得較為復雜。

實用新型內(nèi)容鑒于以上所述現(xiàn)有技術的缺點，本實用新型的主要目的便是在于提供一種多頻時鐘控制式邏輯信號產(chǎn)生裝置，其可利用較先前技術更為簡單的邏輯電路架構來提供一多頻時鐘控制式的邏輯信號產(chǎn)生功能。于實體的電路架構上，本實用新型的多頻時鐘控制式邏輯信號產(chǎn)生裝置至少包含(a) —第一切換模塊,其具有一第一輸入端、一第二輸入端、一輸出端、和一切換信號輸入端；且其第一輸入端用以接收一第一輸入信號，其第二輸入端用以接收一第二輸入信號，而其切換信號輸入端則用以接收一切換信號；且其可受控于該切換信號而選擇性地將其輸出端連接至其第一輸入端和第二輸入端其中之一，藉此而令其輸出端輸出該第一輸入信號和該第二輸入信號其中之一 ；(b) —第二切換模塊，其具有一第一輸入端、一第二輸入端、一輸出端、和一切換信號輸入端；且其第一輸入端用以接收一第一時鐘信號，其第二輸入端用以接收一第二時鐘信號，而其切換信號輸入端則用以接收該切換信號；且其可受控于該切換信號而選擇性地將其輸出端連接至其第一輸入端和第二輸入端其中之一，藉此而令其輸出端輸出該第一時鐘信號和該第二時鐘信號其中之一；以及(c) 一 S-R式正反器,其具有一 S輸入端、一觸發(fā)輸入端、和一 Q輸出端；且其S輸入端連接至該第一切換模塊的輸出端，其觸發(fā)輸入端連接至該第二切換模塊的輸出端，而其Q輸出端則用以于不同的特定時段來分別輸出該第一輸入信號和該第二輸入信號。本實用新型的多頻時鐘控制式邏輯信號產(chǎn)生裝置的特點在于采用一組切換模塊來切換二個不同的時鐘信號和二個不同的輸入信號，并進而米用一正反器來從同一輸出端于不同的特定時段來分別輸出該二個不同的輸入信號。此特點可令邏輯電路架構較先前技術更為簡化。
圖1為一電路架構示意圖，用以顯示本實用新型的多頻時鐘控制式邏輯信號產(chǎn)生裝置的電路架構；圖2為一信號時序示意圖，用以顯示本實用新型的多頻時鐘控制式邏輯信號產(chǎn)生裝置所相關的所有信號的波形及時序關。附圖標號100 本實用新型的多頻時鐘控制式邏輯信號產(chǎn)生裝置110 第一切換模塊111 第一輸入端112 第二輸入端113 輸出端114 切換信號輸入端120 第二切換模塊121 第一輸入端122 第二輸入端123 輸出端124 切換信號輸入端130 S-R式正反器131 S 輸入端132 觸發(fā)輸入端133 Q 輸出端
具體實施方式
以下即配合所附的圖式，詳細揭露說明本實用新型的多頻時鐘控制式邏輯信號產(chǎn)生裝置的實施例。圖1即顯示本實用新型的多頻時鐘控制式邏輯信號產(chǎn)生裝置100的基本電路架構。如圖所示，本實用新型的多頻時鐘控制式邏輯信號產(chǎn)生裝置100至少包含(a) —第一切換模塊110 ; (b) 一第二切換模塊120 ;以及(c) 一 S-R式正反器130。第一切換模塊110具有一第一輸入端111、一第二輸入端112、一輸出端113、和一切換信號輸入端114 ;且其第一輸入端111用以接收一第一輸入信號SIGNAL_A,其第二輸入端112用以接收一第二輸入信號SIGNAL_B，且其切換信號輸入端114用以接收一切換信號SWITCH。于實際操作時，第一切換模塊110即可可受控于該切換信號SWITCH而選擇性地將其輸出端113連接至其第一輸入端111和第二輸入端112其中之一，藉此而令其輸出端113輸出該第一輸入信號SIGNAL_A和該第二輸入信號SIGNAL_B其中之一。于具體實施上,此第一切換模塊110例如為于切換信號SWITCH處于邏輯低電位時,令其輸出端113輸出第一輸入信號SIGNAL_A ;并于于切換信號SWITCH處于邏輯高電位時，令其輸出端113輸出第二輸入信號SIGNAL_B。第2圖即顯示第一輸入信號SIGNAL_A、第二輸入信號SIGNAL_B、和切換信號SWITCH的波形及時序關系。[0028]第二切換模塊120亦同樣地具有一第一輸入端121、一第二輸入端122、一輸出端123、和一切換信號輸入端124 ;且其第一輸入端121用以接收一第一時鐘信號CLK_A,其第二輸入端122用以接收一第二時鐘信號CLK_B ;且其切換信號輸入端124用以接收同一切換信號SWITCH。于實際操作時，第二切換模塊120即可可受控于該切換信號SWITCH而選擇性地將其輸出端123連接至其第一輸入端121和第二輸入端122其中之一，藉此而令其輸出端123輸出第一時鐘信號CLK_A和第二時鐘信號CLK_B其中之一(第二切換模塊120的輸出信號以CLK_C來表示)。于具體實施上，此第二切換模塊120例如為于切換信號SWITCH處于邏輯低電位時，令其輸出端123輸出第一時鐘信號CLK_A ;并于于切換信號SWITCH處于邏輯高電位時，令其輸出端123輸出第二時鐘信號CLK_B。第2圖即顯不第一時鐘信號CLK_A、第二時鐘信號CLK_B、第二切換模塊120的輸出信號CLK_C、和切換信號SWITCH的波形及時序關系。S-R式正反器130具有一 S輸入端131、一觸發(fā)輸入端132、和一 Q輸出端133 ;且其S輸入端131連接至上述的第一切換模塊110的輸出端113，而其觸發(fā)輸入端132則連接 至該第二切換模塊120的輸出端。于實際操作時，當切換信號SWITCH為邏輯低電位時，此S-R式正反器130的S輸入端131即會接收第一輸入信號SIGNAL_A、而其觸發(fā)輸入端132則會接收第一時鐘信號CLK_A ;反之，當切換信號SWITCH為邏輯高電位時，此S-R式正反器130的S輸入端131即會接收第二輸入信號SIGNAL_B、而其觸發(fā)輸入端132則會接收第二時鐘信號CLK_B。請同時參閱第I圖和第2圖，當本實用新型的多頻時鐘控制式邏輯信號產(chǎn)生裝置100被啟動來實際操作時，第二切換模塊120所接收到的第一時鐘信號CLK_A即如第2圖所示般地為一頻率為fA的時鐘信號，而第二時鐘信號CLK_B則為無輸出狀態(tài)；且于此時，切換信號SWITCH為邏輯低電位，因此致使第二切換模塊120選擇第一時鐘信號CLK_A為其輸出信號CLK_C，并將此輸出信號CLK_C傳送至S-R式正反器130的觸發(fā)輸入端132。于時間點
時，第一切換模塊110所接收到的第一輸入信號SIGNAL_A如第2圖所不般地為一長度為1\的方形脈波信號，而第二時鐘信號0^_8則為無輸出狀態(tài)(即邏輯低電位狀態(tài))。由于此時切換信號SWITCH為邏輯低電位，因此致使第一切換模塊110選擇第一輸入信號SIGNAL_A為其輸出信號,并將此輸出信號傳送至S-R式正反器130的S輸入端131。由于在切換時間點ts之前的切換信號SWITCH均為邏輯低電位，因此其將致使S-R式正反器130的Q輸出端133的輸出信號即如第2圖所示般地等于第一輸入信號SIGNAL_A。于切換時間點ts時，切換信號SWITCH即被改變成邏輯高電位，且接著第二時鐘信號CLK_B即從無輸出狀態(tài)改為有輸出狀態(tài)而如第2圖所示般地輸出一頻率為fB的時鐘信號。由于切換信號SWITCH從邏輯低電位變換成邏輯高電位，因此其將致使第二切換模塊120改選擇第二時鐘信號CLK_B為其輸出信號CLK_C，并將此輸出信號CLK_C傳送至S-R式正反器130的觸發(fā)輸入端132 ;并同時致使第一切換模塊110選擇第二輸入信號SIGNAL_B為其輸出信號，并將此輸出信號傳送至S-R式正反器130的S輸入端131。于切換時間點ts之后，第一切換模塊110所接收到的第二輸入信號SIGNAL_B如第2圖所示般地為一長度為Tb的方形脈波信號。此處須注意的一點是，如第2圖所示，當切換信號SWITCH從邏輯低電位變換成邏輯高電位之后(即CLK_C等于CLK_B時)，第二輸入信號SIGNAL_B的脈波需等待第二時鐘信號CLK_B出現(xiàn)過2個脈波后才能出現(xiàn)(亦即同步于第二時鐘信號CLK_B中的第3個脈波。由于在切換時間點ts之后的切換信號SWITCH均為邏輯高電位，因此其將致使S-R式正反器130的Q輸出端133的輸出信號即如第2圖所示般地等于第二輸入信號SIGNAL_B。此即可令S-R式正反器130于不同的特定時段來分別輸出第一輸入信號SIGNAL_A和第二輸入信號SIGNAL_B的波形；亦即于h至t2的時段輸出第一輸入信號SIGNAL_A的波形，并于于t3至t4的時段輸出第二輸入信號SIGNAL_B的波形。若S-R式正反器130輸出第二輸入信號SIGNAL_B的波形之后欲再將其輸出切換回第一輸入信號SIGNAL_A，則只要將切換信號SWITCH從邏輯高電位變回邏輯低電位即可。但同樣地須注意的一點是，當切換信號SWITCH從邏輯高電位變回邏輯低電位之后(即CLK_C等于CLK_A時)，第一輸入信號SIGNAL_A的脈波需等待第一時鐘信號CLK_A出現(xiàn)過2個脈波后才能出現(xiàn)(亦即同步于第一時鐘信號CLK_A中的第3個脈波)?？偠灾?，本實用新型提供了一種新穎的多頻時鐘控制式邏輯信號產(chǎn)生裝置，其可利用多個不同頻率的時鐘信號來于特定時段輸出一預定的邏輯信號；且其特點在于采用一組切換模塊來切換二個不同的時鐘信號和二個不同的輸入信號，并進而采用一正反器來從同一輸出端于不同的特定時段來分別輸出該二個不同的輸入信號。此特點可令邏輯電路架構較先前技術更為簡化。本實用新型因此較先前技術具有更佳的進步性及實用性。以上所述僅為本實用新型的較佳實施例而已，并非用以限定本實用新型的實質(zhì)技術內(nèi)容的范圍。本實用新型的實質(zhì)技術內(nèi)容廣義地定義于權利要求范圍中。若任何他人所完成的技術實體或方法與權利要求范圍所定義者為完全相同、或是為一種等效的變更，均將被視為涵蓋于本實用新型的權利要求之中。
權利要求1.一種多頻時鐘控制式邏輯信號產(chǎn)生裝置，其可提供一多頻時鐘控制式邏輯信號產(chǎn)生功能；該多頻時鐘控制式邏輯信號產(chǎn)生裝置，其特征在于至少包括 一第一切換模塊，其具有一第一輸入端、一第二輸入端、一輸出端、和一切換信號輸入端；且其第一輸入端用以接收一第一輸入信號，其第二輸入端用以接收一第二輸入信號，而其切換信號輸入端則用以接收一切換信號；且其可受控于所述的切換信號而選擇性地將其輸出端連接至其第一輸入端和第二輸入端其中之一，藉此而令其輸出端輸出所述的第一輸入信號和所述的第二輸入信號其中之一； 一第二切換模塊，其具有一第一輸入端、一第二輸入端、一輸出端、和一切換信號輸入端；且其第一輸入端用以接收一第一時鐘信號，其第二輸入端用以接收一第二時鐘信號，而其切換信號輸入端則用以接收所述的切換信號；且其可受控于所述的切換信號而選擇性地將其輸出端連接至其第一輸入端和第二輸入端其中之一，藉此而令其輸出端輸出所述的第一時鐘信號和所述的第二時鐘信號其中之一；以及 一正反器，其具有一輸入端、一觸發(fā)輸入端、和一輸出端；且其輸入端連接至所述的第一切換模塊的輸出端，其觸發(fā)輸入端連接至所述的第二切換模塊的輸出端，而其輸出端則用以于不同的時段來分別輸出所述的第一輸入信號和所述的第二輸入信號。
2.根據(jù)權利要求1所述的多頻時鐘控制式邏輯信號產(chǎn)生裝置，其特征在于 所述的正反器為一 S-R式正反器。
專利摘要本實用新型是關于一種多頻時鐘控制式邏輯信號產(chǎn)生裝置，其可利用多個不同頻率的時鐘信號來于特定時段輸出一預定的邏輯信號；且其特點在于采用一組切換模塊來切換二個不同的時鐘信號和二個不同的輸入信號，并進而采用一正反器來從同一輸出端于不同的特定時段來分別輸出該二個不同的輸入信號。此特點可令邏輯電路架構較先前技術更為簡化。
文檔編號H03K3/02GK202841091SQ20122035381
公開日2013年3月27日 申請日期2012年7月20日 優(yōu)先權日2012年7月20日
發(fā)明者邱偉宏, 楊美饒 申請人:海南芯力高新技術有限公司