穩(wěn)定時(shí)鐘信號的pcb及其布線方法
【專利摘要】本發(fā)明公開了一種穩(wěn)定時(shí)鐘信號的PCB，所述PCB上設(shè)有處理器、晶振、第一信號線及第二信號線，所述處理器包括第一引腳及第二引腳；所述晶振包括第一管腳及第二管腳；所述第一信號線將所述第一引腳與所述第一管腳連接起來；所述第二信號線將所述第二引腳與所述第二管腳連接起來；所述第一信號線及所述第二信號線的長度相等；且所述第一信號線及所述第二信號線布設(shè)為弧線。本發(fā)明還公開了一種穩(wěn)定時(shí)鐘信號的PCB的布線方法。本發(fā)明通過在PCB上對處理器及晶振進(jìn)行合理的布線而使時(shí)鐘信號免受干擾，從而穩(wěn)定時(shí)鐘信號頻率，進(jìn)而使電子設(shè)備的程序運(yùn)行穩(wěn)定。
【專利說明】穩(wěn)定時(shí)鐘信號的PCB及其布線方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及PCB布線領(lǐng)域，尤其涉及穩(wěn)定時(shí)鐘信號的PCB及其布線方法。
【背景技術(shù)】
[0002]隨著科學(xué)技術(shù)的發(fā)展，電子設(shè)備逐漸普及并進(jìn)入千家萬戶，而電子設(shè)備中只要具備處理器，就必須由晶振提供給處理器時(shí)鐘信號之后，處理器才能正常工作。目前，在對具有處理器的電子設(shè)備的PCB (Printed Circuit Board:印制電路板)進(jìn)行設(shè)計(jì)時(shí)，晶振的布線常常不被重視，在僅走通就被認(rèn)定為完成，從而留下隱患，尤其是在高頻電路中，潦草的晶振布線會(huì)使得時(shí)鐘信號出現(xiàn)頻率顫抖情況，從而造成產(chǎn)品的不穩(wěn)定，比如:晶振所提供的時(shí)鐘信號容易受到其他信號干擾，在進(jìn)行電磁干擾實(shí)驗(yàn)時(shí)失??；或者在調(diào)試時(shí)運(yùn)行程序正確，而在正常工作時(shí)運(yùn)行程序出錯(cuò)；甚至出現(xiàn)原因不明的重啟、時(shí)序出錯(cuò)或死機(jī)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的主要目的在于提供穩(wěn)定時(shí)鐘信號的PCB及其布線方法，旨在通過合理的晶振的布線而使時(shí)鐘信號免受干擾，從而穩(wěn)定時(shí)鐘信號頻率，進(jìn)而使電子設(shè)備的程序運(yùn)行穩(wěn)定。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種穩(wěn)定時(shí)鐘信號的PCB，所述PCB上設(shè)有處理器、晶振、第一信號線及第二信號線，所述處理器包括第一引腳及第二引腳；所述晶振包括第一管腳及第二管腳；所述第一信號線將所述第一引腳與所述第一管腳連接起來；所述第二信號線將所述第二引腳與所述第二管腳連接起來；所述第一信號線及所述第二信號線的長度相等；且所述第一信號線及所述第二信號線均布設(shè)為弧線。
[0005]優(yōu)選地，所述處理器、所述晶振、所述第一信號線及所述第二信號線均設(shè)置于所述PCB的同一面；
[0006]所述PCB上設(shè)有禁止布線區(qū)，所述禁止布線區(qū)位于所述PCB上相對于所述晶振的一面，且其對應(yīng)于所述處理器及所述晶振的布線區(qū)域。
[0007]優(yōu)選地，所述PCB上還設(shè)有電容，所述電容設(shè)置于所述處理器及所述晶振之間，且所述第一信號線及所述第二信號線均連接于所述電容；
[0008]所述PCB上穿設(shè)有過孔，所述過孔圍繞所述晶振及所述電容設(shè)置。
[0009]優(yōu)選地，所述第一引腳與所述晶振的中心之間、所述第二引腳與所述晶振的中心之間的距離均小于等于2cm。
[0010]優(yōu)選地，所述晶振還包括外殼，所述外殼上設(shè)有接地焊盤；
[0011]所述PCB上設(shè)有高頻信號線及啟動(dòng)器件，所述高頻信號線及所述啟動(dòng)器件設(shè)置于所述PCB上遠(yuǎn)離所述晶振的位置。
[0012]本發(fā)明進(jìn)一步提供一種穩(wěn)定時(shí)鐘信號的PCB的布線方法，包括:
[0013]將處理器及晶振安裝至所述PCB上；
[0014]將所述處理器的第一引腳與所述晶振的第一管腳通過第一信號線連接，將所述處理器的第二引腳與所述晶振的第二管腳通過第二信號線連接；
[0015]確保所述第一信號線及所述第二信號線走弧線；確保所述第一信號線及所述第二信號線的長度相等。
[0016]優(yōu)選地，還包括:將所述處理器、所述晶振、所述第一信號線及所述第二信號線布設(shè)于所述PCB的同一面；
[0017]將所述PCB相對于所述晶振的一面上對應(yīng)于所述處理器及所述晶振的布線區(qū)域的位置設(shè)為禁止布線區(qū)，在所述禁止布線區(qū)上僅覆銅。
[0018]優(yōu)選地，還包括:將電容安裝于所述處理器及所述晶振之間，且將所述第一信號線及所述第二信號線均連接所述電容；
[0019]在所述PCB上圍繞所述晶振及所述電容區(qū)域穿設(shè)過孔。
[0020]優(yōu)選地，還包括:確保所述第一引腳與所述晶振的中心之間、所述第二引腳與所述晶振的中心之間的距離均小于等于2cm。
[0021]優(yōu)選地，還包括:將所述晶振通過外殼上的接地焊盤接地；
[0022]將所述高頻信號線及所述啟動(dòng)器件安裝于所述PCB上遠(yuǎn)離所述晶振的位置。
[0023]本發(fā)明穩(wěn)定時(shí)鐘信號的PCB上設(shè)有處理器、晶振、第一信號線及第二信號線，所述處理器包括第一引腳及第二引腳；所述晶振包括第一管腳及第二管腳；所述第一信號線將所述第一引腳與所述第一管腳連接起來；所述第二信號線將所述第二引腳與所述第二管腳連接起來；所述第一信號線及所述第二信號線的長度相等；且所述第一信號線及所述第二信號線布設(shè)為弧線。本發(fā)明通過在PCB上對處理器及晶振進(jìn)行合理的布線而使時(shí)鐘信號免受干擾，從而穩(wěn)定時(shí)鐘信號頻率，進(jìn)而使電子設(shè)備的程序運(yùn)行穩(wěn)定。
【專利附圖】

【附圖說明】
[0024]圖1為本發(fā)明穩(wěn)定時(shí)鐘信號的PCB —實(shí)施例的結(jié)構(gòu)示意圖；
[0025]圖2為本發(fā)明穩(wěn)定時(shí)鐘信號的PCB另一實(shí)施例的結(jié)構(gòu)示意圖；
[0026]圖3為本發(fā)明穩(wěn)定時(shí)鐘信號的PCB的布線方法一實(shí)施例的結(jié)構(gòu)示意圖。
[0027]本發(fā)明目的的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步說明。
【具體實(shí)施方式】
[0028]以下結(jié)合說明書附圖及具體實(shí)施例進(jìn)一步說明本發(fā)明的技術(shù)方案。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0029]本發(fā)明提供一種穩(wěn)定時(shí)鐘信號的PCB。
[0030]參照圖1，圖1為本發(fā)明穩(wěn)定時(shí)鐘信號的PCB —實(shí)施例的結(jié)構(gòu)示意圖；在一實(shí)施例中，該穩(wěn)定時(shí)鐘信號的PCBlO上設(shè)有處理器20、晶振30、第一信號線40及第二信號線50，所述處理器20包括第一引腳201及第二引腳202 ;所述晶振30包括第一管腳301及第二管腳302 ;所述第一信號線40將所述第一引腳201與所述第一管腳301連接起來；所述第二信號線50將所述第二引腳202與所述第二管腳302連接起來；如圖1所示，本實(shí)施例中，所述第一引腳201至所述第一管腳301之間的走線長度與所述第二引腳202至所述第二管腳302之間的走線長度要大致相等，即所述第一信號線40及所述第二信號線50的長度大致相等，且所述第一信號線40及所述第二信號線50均布設(shè)為弧線，使得所述晶振30提供的時(shí)鐘信號更為穩(wěn)定；在本發(fā)明的另一實(shí)施例中，如圖2所示，圖2為本發(fā)明穩(wěn)定時(shí)鐘信號的PCB另一實(shí)施例的結(jié)構(gòu)示意圖，由于所述第一引腳201至所述第一管腳301之間的直線距離與所述第二引腳202至所述第二管腳302之間的直線距離并不相等，因此，要達(dá)到使所述第一信號線40及所述第二信號線50的長度相等，可以將其布設(shè)為如圖2所示的弧線來達(dá)到目的。作為優(yōu)選，所述第一信號線40及所述第二信號線50的弧線可以設(shè)計(jì)為朝向相互背離的方向彎曲，也即，使兩者之間的距離盡可能靠近，如此可以使其受到干擾的范圍進(jìn)一步縮小。相比于現(xiàn)有技術(shù)中的直角走線，實(shí)施例中的第一信號線40及第二信號線50均走弧線可以使時(shí)鐘信號的傳輸效果更佳。
[0031]本實(shí)施例通過在PCBlO上對處理器20及晶振30進(jìn)行合理的布線而使時(shí)鐘信號免受干擾，從而穩(wěn)定時(shí)鐘信號頻率，進(jìn)而使電子設(shè)備的程序運(yùn)行穩(wěn)定。
[0032]進(jìn)一步地，如圖1及圖2所示，所述處理器20、所述晶振30、所述第一信號線40及所述第二信號線50均設(shè)置于所述PCBlO的同一面，以使得所述第一信號線40及所述第二信號線50的兩端不會(huì)分別處于所述PCBlO相對的兩面，而是處于所述PCBlO的同一面，進(jìn)而使得晶振30與所述處理器20之間的走線長度最短，所述第一信號線40與所述第二信號線50受到的干擾最少。所述PCBlO上設(shè)有禁止布線區(qū)(圖未示)，所述禁止布線區(qū)位于所述PCBlO上相對于所述晶振30的一面，且其對應(yīng)于所述處理器20及所述晶振30的布線區(qū)域，也即，由于所述PCBlO的厚度較薄，通常為I?1.6cm，為避免在短距離的情況下，除所述第一信號線40及所述第二信號線50之外的其他信號線對所述晶振30的時(shí)鐘信號產(chǎn)生干擾，相對于所述PCBlO上設(shè)有所述晶振30的一面，所述PCBlO的另一面上對應(yīng)于所述處理器20及所述晶振30的布線區(qū)域的位置僅覆銅，而禁止布線；另外，所述第一信號線40及第二信號線50在走線過程中均不過孔。
[0033]進(jìn)一步地，如圖1及圖2所示，所述PCBlO上還設(shè)有電容60，所述電容60設(shè)置于所述處理器20及所述晶振30之間，且所述第一信號線40及所述第二信號線50均連接于所述電容60 ;由于所述第一信號線40及所述第二信號線50均連接于所述電容60，若將所述電容60設(shè)置于其他遠(yuǎn)離所述處理器20及所述晶振30的位置，則需要另外自所述晶振30上延伸出信號線連通所述電容60，從而使得所述晶振30的走線變長，且過長的信號線容易使得所述晶振30發(fā)出的時(shí)鐘信號受到其他信號的干擾，進(jìn)而使得所述處理器20工作不穩(wěn)定；因此，將所述電容60設(shè)置于所述處理器20及所述晶振30之間，確保了所述處理器20及所述晶振30之間的走線最短，維護(hù)了時(shí)鐘信號的穩(wěn)定。如圖1所示，所述PCBlO上穿設(shè)有過孔101，所述過孔101圍繞所述晶振30及所述電容60設(shè)置；由于所述PCBlO兩面的元件需要連通信號，且所述PCBlO上相對于設(shè)置所述晶振30的一面上為禁止布線區(qū)，因此，可以在所述晶振30及所述電容60的周圍打上所述過孔101，以便于分別位于所述PCBlO兩面的信號連通，使得通過所述過孔101連通的信號線不會(huì)干擾所述第一信號線40及所述第二信號線50，以更好地穩(wěn)定所述晶振30的時(shí)鐘信號。
[0034]進(jìn)一步地，如圖1及圖2所示，所述第一引腳201與所述晶振30的中心之間、所述第二引腳202與所述晶振30的中心之間的距離均小于等于2cm，也即，所述處理器20、所述晶振30的擺放位置盡量靠近，當(dāng)所述電容60設(shè)置于所述處理器20及所述晶振30之間時(shí)，所述電容60與所述處理器20及所述晶振30之間的距離也應(yīng)盡量靠近，以使得所述第一信號線40及所述第二信號線50的走線長度最短，使時(shí)鐘信號受到的干擾最少。[0035]如圖1及圖2所示，所述晶振30還包括外殼(圖未示)，所述外殼上設(shè)有接地焊盤303，所述接地焊盤303接通地信號，所述接地焊盤303的設(shè)計(jì)對于高頻電路，尤其是大于16Mhz的晶振頻率的晶振電路來說，有效地屏蔽了外界信號對于時(shí)鐘信號的干擾。如圖2所示，所述晶振30還包括接地引腳304，用于連通地信號。進(jìn)一步地，所述PCBlO上設(shè)有高頻信號線(圖未示)及啟動(dòng)器件(圖未示)，所述高頻信號線及所述啟動(dòng)器件設(shè)置于所述PCBlO上遠(yuǎn)離所述晶振30的位置；由于高頻信號線及啟動(dòng)器件在工作的時(shí)候，會(huì)發(fā)出一定頻率的電磁波，如果該電磁波與所述晶振30的時(shí)鐘信號發(fā)生共鳴，就會(huì)嚴(yán)重干擾時(shí)鐘信號，導(dǎo)致所述處理器20工作不穩(wěn)定；因此在本發(fā)明中，各類信號線均設(shè)置于盡量遠(yuǎn)離所述晶振30的位置，特別是高頻信號線，如脈寬調(diào)制PWM信號線；由于上述原因，啟動(dòng)器件也設(shè)置于遠(yuǎn)離所述晶振30的位置，如繼電器這種帶有電感的器件。
[0036]本發(fā)明進(jìn)一步提供一種穩(wěn)定時(shí)鐘信號的PCB的布線方法。參照圖3，圖3為本發(fā)明穩(wěn)定時(shí)鐘信號的PCB的布線方法一實(shí)施例的結(jié)構(gòu)示意圖。本實(shí)施例穩(wěn)定時(shí)鐘信號的PCB的布線方法包括:
[0037]步驟S10、將處理器20及晶振30安裝至所述PCBlO上；步驟S20、將所述處理器20的第一引腳201與所述晶振30的第一管腳301通過第一信號線40連接，將所述處理器20的第二引腳202與所述晶振30的第二管腳302通過第二信號線50連接；步驟S30、確保所述第一信號線40及所述第二信號線50走弧線；確保所述第一信號線40及所述第二信號線50的長度相等。
[0038]本實(shí)施例中，所述第一引腳201至所述第一管腳301之間的走線長度與所述第二引腳202至所述第二管腳302之間的走線長度要大致相等，且所述第一信號線40及所述第二信號線50相互對稱，均布設(shè)為弧線，使得所述晶振30提供的時(shí)鐘信號更為穩(wěn)定；在本發(fā)明的另一實(shí)施例中，如圖2所示，圖2為本發(fā)明穩(wěn)定時(shí)鐘信號的PCB另一實(shí)施例的結(jié)構(gòu)示意圖，由于所述第一引腳201至所述第一管腳301之間的直線距離與所述第二引腳202至所述第二管腳302之間的直線距離并不相等，因此，要達(dá)到使所述第一信號線40及所述第二信號線50的長度相等，可以將其布設(shè)為如圖2所示的弧線來達(dá)到目的。作為優(yōu)選，所述第一信號線40及所述第二信號線50的弧線可以設(shè)計(jì)為朝向相互背離的方向彎曲，也即，使兩者之間的距離盡可能靠近，如此可以使其受到干擾的范圍進(jìn)一步縮小。本實(shí)施例通過在PCBlO上對處理器20及晶振30進(jìn)行合理的布線而使時(shí)鐘信號免受干擾，從而穩(wěn)定時(shí)鐘信號頻率，進(jìn)而使電子設(shè)備的程序運(yùn)行穩(wěn)定。相比于現(xiàn)有技術(shù)中的直角走線，實(shí)施例中的第一信號線40及第二信號線50均走弧線可以使時(shí)鐘信號的傳輸效果更佳。
[0039]進(jìn)一步地，所述穩(wěn)定時(shí)鐘信號的PCB的布線方法還包括:
[0040]將所述處理器20、所述晶振30、所述第一信號線40及所述第二信號線50布設(shè)于所述PCBlO的同一面；以使得所述第一信號線40及所述第二信號線50的兩端不會(huì)分別處于所述PCBlO相對的兩面，而是處于所述PCBlO的同一面，進(jìn)而使得晶振30與所述處理器20之間的走線長度最短，所述第一信號線40與所述第二信號線50受到的干擾最少。
[0041]將所述PCBlO相對于所述晶振30的一面上對應(yīng)于所述處理器20及所述晶振30的布線區(qū)域的位置設(shè)為禁止布線區(qū)，在所述禁止布線區(qū)上僅覆銅。也即，由于所述PCBlO的厚度較薄，通常為I?1.6cm，為避免在短距離的情況下，除所述第一信號線40及所述第二信號線50之外的其他信號線對所述晶振30的時(shí)鐘信號產(chǎn)生干擾，相對于所述PCBlO上設(shè)有所述晶振30的一面，所述PCBlO的另一面上對應(yīng)于所述處理器20及所述晶振30的布線區(qū)域的位置僅覆銅，而禁止布線，另外，所述第一信號線40及第二信號線50在走線過程中均不過孔。
[0042]進(jìn)一步地，所述穩(wěn)定時(shí)鐘信號的PCB的布線方法還包括:將電容60安裝于所述處理器20及所述晶振30之間，且將所述第一信號線40及所述第二信號線50均連接所述電容60 ;由于所述第一信號線40及所述第二信號線50均連接于所述電容60，若將所述電容60設(shè)置于其他遠(yuǎn)離所述處理器20及所述晶振30的位置，則需要另外自所述晶振30上延伸出信號線連通所述電容60，從而使得所述晶振30的走線變長，且過長的信號線容易使得所述晶振30發(fā)出的時(shí)鐘信號受到其他信號的干擾，進(jìn)而使得所述處理器20工作不穩(wěn)定；因此，將所述電容60設(shè)置于所述處理器20及所述晶振30之間，確保了所述處理器20及所述晶振30之間的走線最短，維護(hù)了時(shí)鐘信號的穩(wěn)定。
[0043]在所述PCBlO上圍繞所述晶振30及所述電容60區(qū)域穿設(shè)過孔101。由于所述PCBlO兩面的元件需要連通信號，且所述PCBlO上相對于設(shè)置所述晶振30的一面上為禁止布線區(qū)，因此，可以在所述晶振30及所述電容60的周圍打上所述過孔101，以便于分別位于所述PCBlO兩面的信號連通，使得通過所述過孔101連通的信號線不會(huì)干擾所述第一信號線40及所述第二信號線50，以更好地穩(wěn)定所述晶振30的時(shí)鐘信號。
[0044]進(jìn)一步地，所述穩(wěn)定時(shí)鐘信號的PCB的布線方法還包括:確保所述第一引腳201與所述晶振30的中心之間、所述第二引腳202與所述晶振30的中心之間的距離均小于等于2cm。也即，所述處理器20、所述晶振30的擺放位置盡量靠近，當(dāng)所述電容60設(shè)置于所述處理器20及所述晶振30之間時(shí)，所述電容60與所述處理器20及所述晶振30之間的距離也應(yīng)盡量靠近，以使得所述第一信號線40及所述第二信號線50的走線長度最短，使時(shí)鐘信號受到的干擾最少。
[0045]進(jìn)一步地，所述穩(wěn)定時(shí)鐘信號的PCB的布線方法還包括:將所述晶振30通過外殼(圖未示)上的接地焊盤303接地；所述接地焊盤303的設(shè)計(jì)對于高頻電路，尤其是大于16Mhz的晶振頻率的晶振電路來說，有效地屏蔽了外界信號對于時(shí)鐘信號的干擾。
[0046]將高頻信號線(圖未示)及啟動(dòng)器件(圖未示)安裝于所述PCBlO上遠(yuǎn)離所述晶振30的位置。由于高頻信號線及啟動(dòng)器件在工作的時(shí)候，會(huì)發(fā)出一定頻率的電磁波，如果該電磁波與所述晶振30的時(shí)鐘信號發(fā)生共鳴，就會(huì)嚴(yán)重干擾時(shí)鐘信號，導(dǎo)致所述處理器20工作不穩(wěn)定；因此在本發(fā)明中，各類信號線均設(shè)置于盡量遠(yuǎn)離所述晶振30的位置，特別是高頻信號線，如脈寬調(diào)制PWM信號線；由于上述原因，啟動(dòng)器件也設(shè)置于遠(yuǎn)離所述晶振30的位置，如繼電器這種帶有電感的器件。
[0047]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制其專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，直接或間接運(yùn)用在其他相關(guān)的【技術(shù)領(lǐng)域】，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種穩(wěn)定時(shí)鐘信號的PCB,其特征在于,所述PCB上設(shè)有處理器、晶振、第一信號線及第二信號線，所述處理器包括第一引腳及第二引腳；所述晶振包括第一管腳及第二管腳；所述第一信號線將所述第一引腳與所述第一管腳連接起來；所述第二信號線將所述第二引腳與所述第二管腳連接起來；所述第一信號線及所述第二信號線的長度相等；且所述第一信號線及所述第二信號線均布設(shè)為弧線。
2.根據(jù)權(quán)利要求1所述的穩(wěn)定時(shí)鐘信號的PCB，其特征在于，所述處理器、所述晶振、所述第一信號線及所述第二信號線均設(shè)置于所述PCB的同一面； 所述PCB上設(shè)有禁止布線區(qū)，所述禁止布線區(qū)位于所述PCB上相對于所述晶振的一面，且其對應(yīng)于所述處理器及所述晶振的布線區(qū)域。
3.根據(jù)權(quán)利要求2所述的穩(wěn)定時(shí)鐘信號的PCB，其特征在于，所述PCB上還設(shè)有電容，所述電容設(shè)置于所述 處理器及所述晶振之間，且所述第一信號線及所述第二信號線均連接于所述電容； 所述PCB上穿設(shè)有過孔，所述過孔圍繞所述晶振及所述電容設(shè)置。
4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的穩(wěn)定時(shí)鐘信號的PCB，其特征在于，所述第一引腳與所述晶振的中心之間、所述第二引腳與所述晶振的中心之間的距離均小于等于2cm。
5.根據(jù)權(quán)利要求1所述的穩(wěn)定時(shí)鐘信號的PCB，其特征在于，所述晶振還包括外殼，所述外殼上設(shè)有接地焊盤； 所述PCB上設(shè)有高頻信號線及啟動(dòng)器件，所述高頻信號線及所述啟動(dòng)器件設(shè)置于所述PCB上遠(yuǎn)離所述晶振的位置。
6.—種穩(wěn)定時(shí)鐘信號的PCB的布線方法,其特征在于,包括: 將處理器及晶振安裝至所述PCB上； 將所述處理器的第一引腳與所述晶振的第一管腳通過第一信號線連接，將所述處理器的第二引腳與所述晶振的第二管腳通過第二信號線連接； 確保所述第一信號線及所述第二信號線走弧線；確保所述第一信號線及所述第二信號線的長度相等。
7.根據(jù)權(quán)利要求6所述的穩(wěn)定時(shí)鐘信號的PCB的布線方法，其特征在于，還包括:將所述處理器、所述晶振、所述第一信號線及所述第二信號線布設(shè)于所述PCB的同一面； 將所述PCB相對于所述晶振的一面上對應(yīng)于所述處理器及所述晶振的布線區(qū)域的位置設(shè)為禁止布線區(qū)，在所述禁止布線區(qū)上僅覆銅。
8.根據(jù)權(quán)利要求7所述的穩(wěn)定時(shí)鐘信號的PCB的布線方法，其特征在于，還包括: 將電容安裝于所述處理器及所述晶振之間，且將所述第一信號線及所述第二信號線均連接所述電容； 在所述PCB上圍繞所述晶振及所述電容區(qū)域穿設(shè)過孔。
9.根據(jù)權(quán)利要求6至8任一項(xiàng)所述的穩(wěn)定時(shí)鐘信號的PCB的布線方法，其特征在于，還包括: 確保所述第一引腳與所述晶振的中心之間、所述第二引腳與所述晶振的中心之間的距離均小于等于2cm。
10.根據(jù)權(quán)利要求6所述的穩(wěn)定時(shí)鐘信號的PCB的布線方法，其特征在于，還包括: 將所述晶振通過外殼上的接地焊盤接地；將所述高頻信號線及所述啟`動(dòng)器件安裝于所述PCB上遠(yuǎn)離所述晶振的位置。
【文檔編號】H05K3/00GK103716981SQ201310745657
【公開日】2014年4月9日 申請日期:2013年12月30日 優(yōu)先權(quán)日:2013年12月30日
【發(fā)明者】覃偉柱, 羅壽中, 李森, 陳艷春 申請人:惠州Tcl家電集團(tuán)有限公司