專利名稱：交錯排列式可編程邏輯器件的制作方法
技術領域：
本發(fā)明涉及可編程器件技術，特別涉及現(xiàn)場可編程邏輯器件。
背景技術：
現(xiàn)場可編程門陣列(Field Programmable Gate Array,簡稱“FPGA”)的核心部分由可編程邏輯單元(Programmable Logic Block,簡稱“PLB”)和可編程互連單元組成,可編程邏輯單元通過可編程互連單元相連，如圖1所示。在大規(guī)模FPGA芯片中，可編程互連資源占芯片面積的70%以上，同時互連延時也占平均路徑延時的70%以上，因此布線資源的性能很大程度上決定了 FPGA器件的性能。傳統(tǒng)的互連結構把互連資源劃分為水平互連資源和垂直互連資源，而應用中需要的互連的兩個邏輯單元往往不在一條水平或者垂直線上，因此不管這兩個邏輯單元距離多近，連接這兩個邏輯單元至少都要經過一個可編程開關，這樣對FPGA的速度影響很大且浪費資源。
Sumanta Chaudhuri 在 “Diagonal Tracks in FPGAs: A PerformanceEvaluation，，，International Symposium on Field Programmable Gate Arrays2009, p245-248中提出了一種45度的布線資源種類，但這只是傳統(tǒng)結構的一種簡單擴充。在工業(yè)界，XILINX在VIRTEX-1I芯片中提出了直接互連概念(direct connection)，其主要思想就是增加一種叫直接互連的互連資源，可以直接連接一個邏輯單元旁邊的8個邏輯單元，而不需要經過可編程開關，這樣能夠加快一些鄰近距離連線的速度，但是對其他較長連線還是無能為力。
申請?zhí)枮镃N201210189713.8的中國專利中提出了一種蜂窩狀六邊形的現(xiàn)場可編程門陣列(FPGA)結構，其基本邏輯單元(簡稱CLB，與本文PLB相同)結構為六邊形，如圖2所示，可編程互連單元具有三軸結構，每個軸向相差60度，分布在3條對角線方向(O度、120度、240度)，互連結構環(huán)面連接特性，在斜向連接的時候比傳統(tǒng)結構連線短，速度較快.
但是，本發(fā)明的發(fā)明人發(fā)現(xiàn)，深亞微米集成電路的生產工藝設計規(guī)則一般都只允許水平和垂直方向走線，少數(shù)工藝允許存在45度連線，因此六邊形的單元結構、交錯60度角的三軸連線方式是無法直接在芯片上實現(xiàn)的。此外，上述結構單元為六邊形，在芯片的四邊形成鋸齒狀，浪費了芯片面積，而最終生產的芯片是長方形或者正方形。發(fā)明內容
本發(fā)明的目的在于提供一種交錯排列式可編程邏輯器件結構，在斜向連接時比傳統(tǒng)結構連線短、經過開關少，器件速度較快、占用面積較小，且該交錯排列式結構與現(xiàn)有深亞微米集成電路生產工藝兼容，便于批量生產。
為解決上述技術問題，本發(fā)明的實施方式公開了一種交錯排列式可編程邏輯器件，包括可編程互連單元和由多個矩形PLB構成的可編程邏輯陣列，其中每個PLB的放置方向相同，并且與六個PLB相鄰；
上述PLB在一組對邊方向上的兩側分別與兩個PLB相鄰，該相鄰的兩個PLB在該PLB的另一組對邊方向上與該PLB相互交錯，該PLB在該另一組對邊方向上的兩側分別與一個PLB相鄰。
本發(fā)明實施方式與現(xiàn)有技術相比，主要區(qū)別及其效果在于:
本發(fā)明提供了一種交錯排列式可編程邏輯器件，包括可編程互連單元和由多個矩形PLB構成的可編程邏輯陣列，通過交錯排列，一個PLB可與六個PLB相連，具有三個方向的互連通道，能夠方便地實現(xiàn)斜向連線，在斜向連接時比傳統(tǒng)結構連線短、經過開關少，器件速度較快、占用面積較小；此外，該交錯排列式結構與現(xiàn)有深亞微米集成電路生產工藝兼容，便于批量生產。
進一步地，根據(jù)相應的連線方式設置上述PLB的長寬比，使得三個互連通道連線長度一致，從而三個互連通道的電學性能相近。
進一步地，通過不同輸入輸出模塊相互配合，消除交錯結構帶來的鋸齒邊，形成一個四邊平整的可編程邏輯器件，與生產的芯片形狀相適應，節(jié)省芯片面積。


圖1是現(xiàn)有的一種可編程邏輯器件的結構示意圖2是現(xiàn)有的另一種可編程邏輯器件的結構示意圖3a，圖3c是現(xiàn)有的可編程邏輯器件的可編程邏輯單元的結構示意圖3b是本發(fā)明第一實施方式中一種交錯排列式可編程邏輯器件的可編程邏輯單元的結構示意圖4是本發(fā)明第一實施方式中一種交錯排列式可編程邏輯器件的可編程邏輯單元的結構示意圖5a、圖5b是本發(fā)明第一實施方式中一種交錯排列式可編程邏輯器件的可編程邏輯單元的連線結構示意圖6是本發(fā)明第二實施方式中一種交錯排列式可編程邏輯器件的結構示意圖。
具體實施方式
在以下的敘述中，為了使讀者更好地理解本申請而提出了許多技術細節(jié)。但是，本領域的普通技術人員可以理解，即使沒有這些技術細節(jié)和基于以下各實施方式的種種變化和修改，也可以實現(xiàn)本申請各權利要求所要求保護的技術方案。
為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明的實施方式作進一步地詳細描述。
本發(fā)明第一實施方式涉及一種交錯排列式可編程邏輯器件。圖3、圖4是該交錯排列式可編程邏輯器件的可編程邏輯單元的結構示意圖，圖5是該交錯排列式可編程邏輯器件的可編和邏輯單元的連線結構示意圖。該交錯排列式可編程邏輯器件包括可編程互連單元和由多個矩形PLB構成的可編程邏輯陣列，其中每個PLB的放置方向相同，并且與六個PLB相鄰。
如圖3b、圖4所示，PLBO在一組對邊方向上的兩側分別與兩個PLB (如PLBUPLB2和PLB4、PLB5)相鄰，該相鄰的兩個PLB在該PLBO的另一組對邊方向上與該PLBO相互交錯，該PLBO在該另一組對邊方向上的兩側分別與一個PLB (如PLB3和PLB6)相鄰。
優(yōu)選地，在PLBO的一組對邊方向上的一側相鄰的兩個PLB (如PLB1、PLB2)與在該組對邊方向上的另一側相鄰的兩個PLB (如PLB4、PLB5)以該PLBO的另一組對邊方向上的中線為軸鏡像對稱，如圖3b所示?？梢岳斫猓诒景l(fā)明的其他實施方式中，各PLB還可如圖4所示或以其他非鏡像對稱的交錯方式排列，只要上述PLB能與六個PLB相鄰，形成三個方向的互連通道即可。
優(yōu)選地，在PLBO的一組對邊方向上的一側相鄰的兩個PLB(如PLB1、PLB2或PLB4、PLB5)在PLBO的另一組對邊方向上與PLBO錯開半個單元長度?？梢岳斫?，在本發(fā)明的其他實施方式中，各PLB間也可以相互錯開1/3、2/3或其他比例的單元高度，形成三個不對稱的互連通道。
如圖3a所示，傳統(tǒng)可編程邏輯器件結構為陣列排布，每個PLB周邊4個PLB相鄰，因此傳統(tǒng)結構提供的互連資源通常為水平(如I到3)和垂直方向(如2到4)。在一個優(yōu)選的例子中，本發(fā)明提出的交錯式結構如圖3b所示，各PLB交錯排列，水平相鄰兩個PLB在豎直方向上的中心點錯開半個單元長度，每個長邊都與兩個PLB相鄰，同木地板拼接類似。可以理解，在本發(fā)明的其他實施方式中，也可以是豎直相鄰兩個PLB在水平方向上的中心點錯開半個單元長度，每個短邊都與兩個PLB相鄰。
交錯式結構互連資源分布與傳統(tǒng)結構不同，如圖3b所示，其長邊方向有兩個互連通道，短邊方向為一個互聯(lián)通道，因此互連線數(shù)量是短邊方向的兩倍。通過互連通道，一個PLB在一條長邊方向可以與斜向相鄰的兩個PLB連接，實現(xiàn)了斜向線的直接連接。短邊方向沒有交錯，與傳統(tǒng)陣列結構一致。因此從互連上看，一個PLB可以與上、下、左上、左下、右上、右下總共六個PLB連接，形成了垂直方向(如3到6)、左上到右下(如I到4)、左下到右上(如2到5)三個方向的互連通道。
若將圖3b中每個PLB將長邊按照通道一分為二，按照虛線將長方形拉伸，那么將得到圖3c中的基于六邊形單元結構，該結構與申請?zhí)枮镃N201210189713.8的中國專利中的六邊形結構類似。從邏輯連接上看，本發(fā)明提出的交錯式結構PLB與周圍六個PLB相鄰，與上述專利相似；但是通過交錯排列，物理結構上，每個PLB都是長方形，解決了上述專利中與生產工藝不兼容的問題。
作為可選實施方式，上述PLB為如圖3b、圖4所示的長方形?？梢岳斫猓诒景l(fā)明的其他實施方式中，PLB也可以是正方形。
圖3b中交錯式結構只是一個示意圖，在本發(fā)明的各個實施方式中，上述PLB的長寬比可根據(jù)不同的連線方式進行設置，即互連通道的角度要與版圖實現(xiàn)相結合。優(yōu)選地，上述可編程互連單元在上述三個互連通道方向的連線長度相同。具體地說:
通常深亞微米集成電路工藝只允許水平垂直連線或者45度連線，為了保持三個方向上連線長度保持一致，圖5分別設計了兩種版圖形狀，以應對兩種不同連線方式，但不限于此。
圖5a采用了水平垂直連線方式，所以連線都只能走水平垂直兩個方向，那么將PLB長寬比設計L/W為2:1，這種情況下中心單元A點分別到XYZ方向的6個單元中心點的距離相等，也就是三個互連通道連線長度一致。
圖5b采用了 45度連線，允許互連線走45度方向，這樣能夠得到更短的連線長度，將PLB長寬比L/W設計為Vi I時，三個互連通道連線長度也相等。
根據(jù)相應的連線方式設置上述PLB的長寬比，使得三個互連通道連線長度一致，從而三個互連通道的電學性能相近。
當然，在本發(fā)明的其他實施方式中，三個互連通道方向的連線長度也可以不同。
此外，可以理解，在本發(fā)明的其他實施方式中，該交錯排列式可編程器件還可包括常用的塊存儲器(BRAM)、數(shù)據(jù)信號處理器(DSP)、時鐘資源等各種專用模塊，這些模塊的增加不改變可編程邏輯陣列的交錯結構特征。
以上各改進組合后形成本發(fā)明的較佳實施方式，但各改進也可以分別使用。
本發(fā)明提供了一種交錯排列式可編程邏輯器件，包括可編程互連單元和由多個矩形PLB構成的可編程邏輯陣列，通過交錯排列，一個PLB可與六個PLB相連，具有三個方向的互連通道，能夠方便地實現(xiàn)斜向連線，在斜向連接時比傳統(tǒng)結構連線短、經過開關少，器件速度較快、占用面積較小。此外，該交錯排列式結構與現(xiàn)有深亞微米集成電路生產工藝兼容，便于批量生產。
本發(fā)明第二實施方式涉及一種交錯排列式可編程邏輯器件。圖6是該交錯排列式可編程邏輯器件的結構示意圖。
第二實施方式在第一實施方式的基礎上進行了改進，主要改進之處在于:通過不同輸入輸出模塊相互配合，消除交錯結構帶來的鋸齒邊，形成一個四邊平整的可編程邏輯器件，與生產的芯片形狀相適應，節(jié)省芯片面積。具體地說:
該可編程邏輯器件包括可編程輸入輸出單元(Ι0Β)，上述IOB分布于可編程邏輯陣列四周，填補上述PLB交錯形成的鋸齒邊。
優(yōu)選地,上述IOB包括:
第一可編程輸入輸出模塊10B1,與一個PLB相鄰。
第二可編程輸入輸出模塊10B2，與兩個PLB相鄰。
第三可編程輸入輸出模塊10B3，與三個PLB相鄰。
如圖6所示，IOBl、10B2、10B3分布于可編程邏輯陣列四周，填補上述PLB交錯形成的鋸齒邊。
在一個優(yōu)選的例子中，圖6表示交錯結構可編程邏輯器件整體架構示意圖，可編程邏輯器件整體由PLB、10B、可編程互連單元構成。其核心PLB陣列采用了交錯式排列，優(yōu)選地，相鄰兩列交錯半個單元，因此核心陣列的上下兩條邊會出現(xiàn)鋸齒狀。可編程互連是可編程邏輯器件的重要組成部分，相鄰PLB之間都存在一個互連通道，因此整體結構邏輯上存在上下、左上右下、左下右上3個互連通道。
IOB為可編程輸入輸出單元，實現(xiàn)信號進出可編程邏輯器件芯片，IOB單元分布在芯片四周。其中，根據(jù)不同位置IOB分為10B1、10B2和10B3三種，分別表示連接不同數(shù)量的可編程連線通道，10B2分布在左右兩邊，一個10B2與2個PLB相連，也就是支持兩個互連通道。10B3分布在上下兩邊鋸齒狀凹坑處，分別與3個PLB相鄰，10B3支持三個互連通道。IOBl分布在上下兩邊鋸齒狀的突起處和四角只有一個PLB相鄰處，IOBl支持一個互連通道。
通過三種不同IOB的配合，將交錯結構帶來的鋸齒邊填平，形成一個四邊平整的可編程邏輯器件完整芯片。
可以理解，在本發(fā)明的其他實施方式中，也可以使用一種、或兩種或更多種輸入輸出模塊，或其他模塊，通過版圖設計來消除鋸齒邊，并不限于圖6所示的填補方式。
此外，本發(fā)明提出的可編程邏輯器件陣列也可以是PLB、IOB和互連單元以其他形式構成的任意大小的陣列，不限于圖6所示的形式和尺寸。
需要說明的是，本發(fā)明各設備實施方式中提到的各單元都是邏輯單元，可以是細粒度的邏輯單元，也可以是粗粒度的邏輯單元，在物理上，一個邏輯單元可以是一個物理單元，也可以是一個物理單元的一部分，還可以以多個物理單元的組合實現(xiàn)，這些邏輯單元本身的物理實現(xiàn)方式并不是最重要的，這些邏輯單元所實現(xiàn)的功能的組合才是解決本發(fā)明所提出的技術問題的關鍵。此外，為了突出本發(fā)明的創(chuàng)新部分，本發(fā)明上述各設備實施方式并沒有將與解決本發(fā)明所提出的技術問題關系不太密切的單元引入，這并不表明上述設備實施方式并不存在其它的單元。
需要說明的是，在本專利的權利要求和說明書中，諸如第一和第二等之類的關系術語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關系或者順序。而且，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。
雖然通過參照本發(fā)明的某些優(yōu)選實施方式，已經對本發(fā)明進行了圖示和描述，但本領域的普通技術人員應該明白，可以在形式上和細節(jié)上對其作各種改變，而不偏離本發(fā)明的精神和范圍。
權利要求
1.一種交錯排列式可編程邏輯器件，其特征在于，包括可編程互連單元和由多個矩形可編程邏輯單元PLB構成的可編程邏輯陣列，其中每個PLB的放置方向相同，并且與六個PLB相鄰； 所述PLB在一組對邊方向上的兩側分別與兩個PLB相鄰，該相鄰的兩個PLB在所述PLB的另一組對邊方向上與所述PLB相互交錯，所述PLB在該另一組對邊方向上的兩側分別與一個PLB相鄰。
2.根據(jù)權利要求1所述的交錯排列式可編程邏輯器件，其特征在于，在所述PLB的一組對邊方向上的一側相鄰的兩個PLB與在該組對邊方向上的另一側相鄰的兩個PLB以所述PLB的另一組對邊方向上的中線為軸鏡像對稱。
3.根據(jù)權利要求2所述的交錯排列式可編程邏輯器件，其特征在于，在所述PLB的一組對邊方向上的一側相鄰的兩個PLB在所述PLB的另一組對邊方向上與所述PLB錯開半個單兀長度。
4.根據(jù)權利要求1至3中任一項所述的交錯排列式可編程邏輯器件，其特征在于，所述PLB與相鄰的六個PLB形成三個互連通道，所述可編程互連單元在該三個互連通道方向的連線長度相同。
5.根據(jù)權利要求4所述的交錯排列式可編程邏輯器件，其特征在于，所述PLB為長方形，所述PLB的長寬比為2:1。
6.根據(jù)權利要求5所述的交錯排列式可編程邏輯器件，其特征在于，所述可編程互連單元采用水平垂直連線。
7.根據(jù)權利要求4所述的交錯排列式可編程邏輯器件，其特征在于，所述PLB為長方形，所述PLB的長寬比為λ/ I
8.根據(jù)權利要求7所述的交錯排列式可編程邏輯器件，其特征在于，所述可編程互連單元采用45度連線。
9.根據(jù)權利要求1至3中任一項所述的交錯排列式可編程邏輯器件，其特征在于，該可編程邏輯器件包括可編程輸入輸出單元，該可編程輸入輸出單元分布于所述可編程邏輯陣列四周，填補所述PLB交錯形成的鋸齒邊。
10.根據(jù)權利要求9所述的交錯排列式可編程邏輯器件，其特征在于，所述可編程輸入輸出單元包括: 第一可編程輸入輸出模塊，與一個所述PLB相鄰； 第二可編程輸入輸出模塊，與兩個所述PLB相鄰； 第三可編程輸入輸出模塊，與三個所述PLB相鄰； 所述第一可編程輸入輸出模塊、第二可編程輸入輸出模塊、第三可編程輸入輸出模塊分布于所述可編程邏輯陣列四周，填補所述PLB交錯形成的鋸齒邊。
全文摘要
本發(fā)明涉及可編程器件技術，公開了一種交錯排列式可編程邏輯器件。本發(fā)明中，該交錯排列式可編程邏輯器件包括可編程互連單元和由多個矩形可編程邏輯單元(PLB)構成的可編程邏輯陣列，其中每個PLB的放置方向相同，上述PLB在一組對邊方向上的兩側分別與兩個PLB相鄰，該相鄰的兩個PLB在該PLB的另一組對邊方向上與該PLB相互交錯，該PLB在該另一組對邊方向上的兩側分別與一個PLB相鄰。通過交錯排列，一個PLB可與六個PLB相鄰，在斜向連接時比傳統(tǒng)結構連線短、經過開關少，器件速度較快、占用面積較小。此外，該交錯排列式結構與現(xiàn)有深亞微米集成電路生產工藝兼容，便于批量生產。
文檔編號H03K19/177GK103199854SQ20131008557
公開日2013年7月10日 申請日期2013年3月15日 優(yōu)先權日2013年3月15日
發(fā)明者黃志軍, 王元, 陳利光, 趙永勝 申請人:上海安路信息科技有限公司