專利名稱：一種高電源抑制比lc-vco的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種振蕩器的裝置，尤其是涉及一種高電源抑制比LC-VCO的裝置。
背景技術(shù)：
射頻振蕩器是無(wú)線通信系統(tǒng)的核心模塊之一，通常應(yīng)用于鎖相環(huán)系統(tǒng)中，給收發(fā)機(jī)提供穩(wěn)定的本地載波信號(hào)。LC-VCO由于具有低相噪、低功耗，寬頻率調(diào)諧范圍的優(yōu)點(diǎn)已成為射頻振蕩器設(shè)計(jì)的主流結(jié)構(gòu)。將射頻振蕩器集成到無(wú)線射頻通信SoC中，無(wú)線射頻通信的單片集成減少了總的流片和封裝成本，滿足了低功耗和緊湊設(shè)計(jì)的需要，但是數(shù)字、模擬和射頻模塊共用襯底和電源的方式導(dǎo)致規(guī)模龐大的數(shù)字部分產(chǎn)生的數(shù)字開(kāi)關(guān)電源噪聲很容易通過(guò)電源網(wǎng)格和公共襯底傳遞到敏感的射頻振蕩器并惡化其性能。

發(fā)明內(nèi)容
本發(fā)明主要是解決現(xiàn)有技術(shù)所存在的技術(shù)問(wèn)題；提供了一種采用該電路來(lái)提高LC-VCO的電源噪聲抑制能力，降低LC-VCO電源靈敏度的裝置。本發(fā)明的上述技術(shù)問(wèn)題主要是通過(guò)下述技術(shù)方案得以解決的:
一種高電源抑制比LC-VCO的裝置，其特征在于，包括一個(gè)互補(bǔ)交叉耦合型LC-VCO以及一個(gè)用于提供共模電壓K 的線性穩(wěn)壓器；所述線性穩(wěn)壓器的輸出端同互補(bǔ)交叉耦合型LC-VCO的LC諧振腔的共模點(diǎn)相接。在上述的一種高電源抑制比LC-VCO的裝置，所述互補(bǔ)交叉耦合型LC-VCO包括一個(gè)LC并聯(lián)諧振回路，一組互補(bǔ)交叉耦合晶體管差分對(duì)，一個(gè)向互補(bǔ)交叉耦合晶體管差分對(duì)提供頂部偏置電流的振蕩器偏置電路，以及一個(gè)LC-VCO輸出緩沖電路；所述LC并聯(lián)諧振回路的兩端分別同互補(bǔ)交叉耦合晶體管差分對(duì)的差分輸出端6W、差分輸出端W相接；LC-VCO輸出緩沖部分的輸入端同互補(bǔ)交叉I禹合晶體管差分對(duì)的差分輸出端^v、、差分輸出端相接。在上述的一種高電源抑制比LC-VCO的裝置，所述LC并聯(lián)諧振回路包括一個(gè)電感Z7,—個(gè)可變電容串聯(lián)對(duì)，一個(gè)固定電容串聯(lián)對(duì)；所述電感Z7同可變電容串聯(lián)對(duì)、以及固定電容串聯(lián)對(duì)并聯(lián)后構(gòu)成LC并聯(lián)諧振回路。在上述的一種高電源抑制比LC-VCO的裝置，所述電感Z7包含兩個(gè)輸出個(gè)端口和一個(gè)調(diào)節(jié)端口 ；所述電感Z7輸出端口分別同LC-VCO的差分輸出端口 ftV、差分輸出端口 OP相接；所述電感A的調(diào)節(jié)端口同一個(gè)穩(wěn)壓電阻&的一端相接，R4的另一端同共模電壓Vaf相接。在上述的一種高電源抑制比LC-VCO的裝置，所述可變電容串聯(lián)對(duì)包括固定電容C1,固定電容仏，可變電容&，可變電容G ;所述電容固定電容G，固定電容仏，可變電容Cvl,可變電容串聯(lián)連接構(gòu)成可變電容串聯(lián)對(duì)；所述固定電容G同可變電容G相連的一端同一個(gè)穩(wěn)壓電阻尼■相接；所述固定電容G 同可變電容相連的一端同一個(gè)穩(wěn)壓電阻A相接；所述穩(wěn)壓電阻慫，穩(wěn)壓電阻&相連的一端同共模電壓K 相連；所述可變電容Cvl,可變電容相連的一端同一個(gè)穩(wěn)壓電阻A相接，穩(wěn)壓電阻A的另一端接一個(gè)用于調(diào)諧可變電容G7和可變電容Cr2的電容值直流的可變電壓Vctrl。在上述的一種高電源抑制比LC-VCO的裝置，所述固定電容串聯(lián)對(duì)包括固定電容C3,、固定電容G;所述固定電容G、固定電容G串聯(lián)連接構(gòu)成固定電容串聯(lián)對(duì)。在上述的一種高電源抑制比LC-VCO的裝置，所述的互補(bǔ)交叉耦合晶體管差分對(duì)包括一組PMOS晶體管差分對(duì)以及一組NMOS晶體管差分對(duì),.所述PMOS晶體管差分對(duì)包括PMOS晶體管爲(wèi)，和PMOS晶體管馬；所述NMOS晶體管差分對(duì)包括NMOS晶體管馬和NMOS晶體管;所述PMOS晶體管爲(wèi)的柵極同PMOS晶體管馬的漏極相接，所述PMOS晶體管爲(wèi)的漏極同PMOS晶體管馬的柵極相接；所述NMOS晶體管馬的柵極同NMOS晶體管爲(wèi)的漏極相接，所述NMOS晶體管馬的漏極同NMOS晶體管的柵極相接，所述NMOS晶體管沁和NMOS晶體管的源極接地。在上述的一種高電源抑制比LC-VCO的裝置，所述的振蕩器偏置電路包括一個(gè)直流偏置電流源IDC、PMOS晶體管焉以及PMOS晶體管爲(wèi)；所述直流偏置電流源Idc的負(fù)極接地，正極分別同PMOS晶體管爲(wèi)的柵極、漏級(jí)連接；所述PMOS晶體管爲(wèi)的源極接直流電壓源
所述PMOS晶體管爲(wèi)的柵極同PMOS晶體管馬的柵極相接，所述PMOS晶體管爲(wèi)的漏極分別同PMOS晶體管爲(wèi)，和PMOS晶體管馬的漏極相接；所述PMOS晶體管馬的源極接Vmo在上述的一種高電源抑制比LC-VCO的裝置，所述輸出緩沖電路包括一對(duì)采用電流源負(fù)載PMOS晶體管鳥(niǎo)和電流源負(fù)載PMOS晶體管処的源跟隨器PMOS晶體管和源跟隨器PMOS晶體管鳥(niǎo)，所述電流源負(fù)載PMOS晶體管鳥(niǎo)和電流源負(fù)載PMOS晶體管爲(wèi)的柵極同時(shí)與PMOS晶體管爲(wèi)的柵極相連，所述電流源負(fù)載PMOS晶體管鳥(niǎo)和電流源負(fù)載PMOS晶體管M2的源極同直流電壓源^相連，所述電 流源負(fù)載PMOS晶體管鳥(niǎo)的漏極同源跟隨器PMOS晶體管的源極ONB相接，所述電流源負(fù)載PMOS晶體管処的漏極同源跟隨器PMOS晶體管鳥(niǎo)的源極OPB相接；所述源跟隨器PMOS晶體管和源跟隨器PMOS晶體管鳥(niǎo)的柵極分別同互補(bǔ)交叉耦合晶體管差分對(duì)的差分輸出端6W、差分輸出端相接；所述源跟隨器PMOS晶體管和源跟隨器PMOS晶體管鳥(niǎo)的漏極接地。在上述的一種高電源抑制比LC-VCO的裝置，所述線性穩(wěn)壓器包括一個(gè)NMOS晶體管;所述NMOS晶體管的柵極連接到電阻&，R8的一端，調(diào)節(jié)電阻冬，&的值，可以改變NMOS晶體管JZw的柵極電壓Kre/，NM0S晶體管的柵極同時(shí)連接到NMOS晶體管的柵極，NMOS晶體管的漏極同PMOS晶體管的漏極相連；所述電阻&的另一端接地，電阻R7的另一端同直流電壓源Vdd相接；所述NMOS晶體管的源極接地，NMOS晶體管的漏極同晶體管的漏極相連；所述PMOS晶體管的源極同直流電壓源Vw相連，PMOS晶體管M10的柵極連接到一個(gè)PMOS晶體管的柵極，PMOS晶體管的漏極同時(shí)連接到PMOS晶體管#M，的柵極晶體管的源極同直流電壓源&相連，PMOS晶體管的漏極同柵極短接；所述PMOS晶體管的源極同直流電壓源Vw相連，PMOS晶體管的漏極同NMOS晶體管的柵極相連；所述PMOS晶體管的源極同直流電壓源Vw相連，PMOS晶體管的漏極連接到一個(gè)串聯(lián)電阻對(duì)&的一端，PMOS晶體管的漏極同時(shí)連接到一個(gè)穩(wěn)壓電阻慫的一端，穩(wěn)壓電阻慫的另一端連接到輸出電壓Vout ;所述NMOS晶體管的柵極同電阻&的一端相接，NMOS晶體管的漏極連接到PMOS晶體管的漏極，NMOS晶體管焉，的源極接地；所述電阻慫的另一端接地；所述串聯(lián)電阻對(duì)&，R5的另一端接地，與電阻仏A相接的一端同NMOS晶體管的柵極相連；所述NMOS晶體管^的源極接地，所述NMOS晶體管A的漏極連接到PMOS晶體管的漏極。因此，本發(fā)明具有如下優(yōu)點(diǎn):1.設(shè)計(jì)合理，結(jié)構(gòu)簡(jiǎn)單且完全實(shí)用；2.采用該電路來(lái)調(diào)節(jié)線性穩(wěn)壓器輸出電壓的電源噪聲抑制能力，降低LC-VCO的電源靈敏度。


圖1是本發(fā)明中的線性穩(wěn)壓器在互補(bǔ)交叉耦合型LC-VCO中的使用狀態(tài)示意圖； 圖2是本發(fā)明中的互補(bǔ)交叉耦合型LC-VCO的電路原理 圖3是本發(fā)明中的線性穩(wěn)壓器反饋網(wǎng)絡(luò)的傳輸函數(shù)模型；
圖4是本發(fā)明中的線性穩(wěn)壓器的電路原理 圖5是本發(fā)明中用于驗(yàn)證線性穩(wěn)壓器系統(tǒng)穩(wěn)定性的波特圖:當(dāng)線性穩(wěn)壓器的輸入電壓V1=0.5Va2.0V時(shí)，對(duì)線性穩(wěn)壓器進(jìn)行交流仿真，仿真結(jié)果表明線性穩(wěn)壓器具有良好的系統(tǒng)穩(wěn)定性。圖6是本發(fā)明中用于驗(yàn)證線性穩(wěn)壓器輸出穩(wěn)定性的瞬態(tài)仿真結(jié)果:將線性穩(wěn)壓器的輸入電壓匕在2V和3V之間發(fā)生階躍變化，階躍時(shí)間是luS，對(duì)線性穩(wěn)壓器進(jìn)行瞬態(tài)仿真分析，仿真結(jié)果表明線性穩(wěn)壓器具有良好的輸出穩(wěn)定性。圖7是本發(fā)明中用于驗(yàn)證線性穩(wěn)壓器電源噪聲抑制能力的交流仿真結(jié)果:實(shí)驗(yàn)結(jié)果表明，當(dāng)比=0.5時(shí)，線性穩(wěn)壓器 的電源抑制性能最佳，且具有較寬的頻帶寬度。圖8是本發(fā)明中采用線性穩(wěn)壓器的LC-VCO同單個(gè)LC-VCO電源靈敏度的比較結(jié)果:對(duì)本發(fā)明中的LC-VCO進(jìn)行DFT分析，仿真結(jié)果表明采用線性穩(wěn)壓器的LC-VCO具有更低的電源靈敏度。
具體實(shí)施例方式下面通過(guò)實(shí)施例，并結(jié)合附圖，對(duì)本發(fā)明的技術(shù)方案作進(jìn)一步具體的說(shuō)明。實(shí)施例:
下面結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明作進(jìn)一步詳細(xì)的描述。參見(jiàn)圖1，本發(fā)明中的線性穩(wěn)壓器提供一個(gè)穩(wěn)定的輸出電壓K ，作為VCO的LC諧振的共模點(diǎn)電壓，可有效提高VCO的電源噪聲抑制能力，降低VCO的電源靈敏度。參見(jiàn)圖2，本發(fā)明中的互補(bǔ)交叉耦合型LC-VCO包括一個(gè)LC并聯(lián)諧振回路，一組互補(bǔ)交叉耦合晶體管差分對(duì)，一個(gè)振蕩器偏置電路，以及一個(gè)LC-VCO輸出緩沖電路。所述LC并聯(lián)諧振回路包括一個(gè)電感Z7，一個(gè)可變電容串聯(lián)對(duì)G，C2, Cvl, Cv2，一個(gè)固定電容串聯(lián)對(duì)C3, C4 ;所述互補(bǔ)交叉耦合晶體管差分對(duì)包括兩對(duì)并聯(lián)連接的晶體管差分對(duì):PM0S晶體管差分對(duì)爲(wèi)，馬，NMOS晶體管差分對(duì)馬，所述振蕩器偏置電路包括一個(gè)直流偏置電流源Idc,兩個(gè)PMOS晶體管爲(wèi)，M9 ;所述輸出緩沖電路包括一對(duì)采用電流源負(fù)載鳥(niǎo)，M2的源跟隨器焉，鳥(niǎo)。其中，^表示直流電壓源；是一個(gè)可調(diào)諧直流電壓，用于改變電容C；,，Cv2的電容值；電阻(R4是電路中的穩(wěn)壓電阻。參見(jiàn)圖3，本發(fā)明提出的線性穩(wěn)壓器由兩個(gè)負(fù)反饋放大器嵌套形成:包含一個(gè)主反饋(閉環(huán)傳輸函數(shù)‘&( )/&( )’)，一個(gè)次反饋(閉環(huán)傳輸函數(shù)
如圖4，線性穩(wěn)壓器的主反饋由三個(gè)共源放大器爲(wèi)(增益‘兒(《)’)，鳥(niǎo)(增益‘疋(《)’)，馬(增益I’)級(jí)聯(lián)形成，主反饋的環(huán)路增益為匕(ω)/κ7(ω);線性穩(wěn)壓器的次反饋由三個(gè)共源放大器爲(wèi)(增益‘4( )’)，爲(wèi)(增益‘兒，(《)’)，#,(增益‘之’)級(jí)聯(lián)形成；晶體管M0,爲(wèi)構(gòu)成基本電流鏡提供放大電路需要的偏置電流;< 是穩(wěn)壓電阻；電阻&，A用于調(diào)節(jié)線性穩(wěn)壓器的輸入電壓匕；電阻&，慫用于調(diào)節(jié)主反饋的反饋輸出電壓Vfb 表示次反饋的共源放大器爲(wèi)的負(fù)載電阻。下面舉例說(shuō)明本發(fā)明提出的線性穩(wěn)壓器的系統(tǒng)穩(wěn)定性，輸出電壓穩(wěn)定性，電源噪聲抑制能力，以及對(duì)LC-VCO的電源靈敏度性能的改善。其中LC-VCO的電路工作參數(shù):VW=2Y, LC諧振回路的電感Z7=2nH，LC諧振回路的電容C=L 8pF。舉例說(shuō)明本發(fā)明提出的線性穩(wěn)壓器具有良好的系統(tǒng)穩(wěn)定性:調(diào)節(jié)線性穩(wěn)壓器的電阻&，&，保證線性穩(wěn)壓器輸入電壓K.n的調(diào)諧范圍在0.5V02.0V范圍內(nèi)變化，對(duì)線性穩(wěn)壓器進(jìn)行交流仿真分析，如圖5，仿真結(jié)果表明:當(dāng)匕=0.502.0V時(shí)(K.n=0.5V是保證穩(wěn)壓器啟動(dòng)的最小輸入電壓)，在頻率/尸720MHz處，線性穩(wěn)壓器的系統(tǒng)反饋環(huán)路增益201og|
I〈0，而反饋系統(tǒng)的相位裕度/ 0。由此可見(jiàn)，線性穩(wěn)壓器的增益交點(diǎn)先于相位交點(diǎn)，線性穩(wěn)壓器具有良好的系統(tǒng)穩(wěn)定性。舉例說(shuō)明本發(fā)明提出的線性穩(wěn)壓器具有良好的輸出穩(wěn)定性:調(diào)節(jié)線性穩(wěn)壓器的電阻& &，使得線性穩(wěn)壓器的輸入電壓匕在2V和3V之間發(fā)生階躍變化，階躍時(shí)間是luS，對(duì)線性穩(wěn)壓器進(jìn)行瞬態(tài)仿真分析，如圖6，仿真結(jié)果表明:所提出的穩(wěn)壓器能夠迅速恢復(fù)到穩(wěn)態(tài)并且最大的過(guò)沖電壓和下沖電壓都小于38mV。

舉例說(shuō)明本發(fā)明提出的線性穩(wěn)壓器具有良好的電源噪聲抑制能力:調(diào)節(jié)線性穩(wěn)壓器的電阻&，&，保證線性穩(wěn)壓器輸入電壓Vjn的調(diào)諧范圍在0.5V02.0V范圍內(nèi)變化，對(duì)線性穩(wěn)壓器進(jìn)行交流仿真分析，如圖7，仿真結(jié)果表明:在頻率/,=IOKHz處，V1=0.5V的電源噪聲抑制性能最佳，/WW=-60dB，且具有較寬的頻段范圍OlOOKHz)。舉例說(shuō)明本發(fā)明提出的線性穩(wěn)壓器對(duì)LC-VCO電源靈敏度性能的改善:其中，單個(gè)VCO的工作參數(shù):直流電流源7^=500u，由外部直流電壓源提供的LC諧振腔的直流共模點(diǎn)電壓K =734mV ;在直流電源電壓Vdd上疊加一個(gè)單頻低頻噪聲匕(t)=匕cos (2 π/；t)，^=IOOmV, f=\mz,對(duì)本發(fā)明LC-VCO進(jìn)行DFT分析，如圖8，仿真結(jié)果表明:當(dāng)V1=0.5V,Kcfr7=IV, LC-VCO的振蕩頻率為/=1.74GHz,比較采用線性穩(wěn)壓器的LC-VCO同單個(gè)LC-VCO的幅頻曲線:采用線性穩(wěn)壓器的LC-VCO在振蕩頻率/兩側(cè)的擴(kuò)展邊帶的幅度衰減速率大于單個(gè)LC-VC0，證明采用線性穩(wěn)壓器的LC-VCO具有更低的電源靈敏度特性。本文中所描述的具體實(shí)施例僅僅是對(duì)本發(fā)明精神作舉例說(shuō)明。本發(fā)明所屬技術(shù)領(lǐng)域的技術(shù)人員可以對(duì)所描述的具體實(shí)施例做各種各樣的修改或補(bǔ)充或采用類似的方式替代，但并不會(huì)偏離本發(fā)明的精神或者超越所附權(quán)利要求書(shū)所定義的范圍。
權(quán)利要求
1.一種高電源抑制比LC-VCO的裝置，其特征在于，包括一個(gè)互補(bǔ)交叉耦合型LC-VCO以及一個(gè)用于提供共模電壓K 的線性穩(wěn)壓器；所述線性穩(wěn)壓器的輸出端同互補(bǔ)交叉耦合型LC-VCO的LC諧振腔的共模點(diǎn)相接。
2.根據(jù)權(quán)利要求1所述的一種高電源抑制比LC-VCO的裝置，其特征在于，所述互補(bǔ)交叉耦合型LC-VCO包括一個(gè)LC并聯(lián)諧振回路，一組互補(bǔ)交叉耦合晶體管差分對(duì)，一個(gè)向互補(bǔ)交叉耦合晶體管差分對(duì)提供頂部偏置電流的振蕩器偏置電路，以及一個(gè)LC-VCO輸出緩沖電路；所述LC并聯(lián)諧振回路的兩端分別同互補(bǔ)交叉耦合晶體管差分對(duì)的差分輸出端OH分輸出端W相接；LC-VC0輸出緩沖部分的輸入端同互補(bǔ)交叉耦合晶體管差分對(duì)的差分輸出端ON、、差分輸出端W相接。
3.根據(jù)權(quán)利要求2所述的一種高電源抑制比LC-VCO的裝置，其特征在于，所述LC并聯(lián)諧振回路包括一個(gè)電感匕，一個(gè)可變電容串聯(lián)對(duì)，一個(gè)固定電容串聯(lián)對(duì)；所述電感Z7同可變電容串聯(lián)對(duì)、以及固定電容串聯(lián)對(duì)并聯(lián)后構(gòu)成LC并聯(lián)諧振回路。
4.根據(jù)權(quán)利要求3所述的一種高電源抑制比LC-VCO的裝置，其特征在于，所述電感Z7包含兩個(gè)輸出個(gè)端口和一個(gè)調(diào)節(jié)端口 ；所述電感乙輸出端口分別同LC-VCO的差分輸出端口 ^V、差分輸出端口 W相接；所述電感乙的調(diào)節(jié)端口同一個(gè)穩(wěn)壓電阻< 的一端相接，&的另一端同共模電壓&相接。
5.根據(jù)權(quán)利要求3所述的一種高電源抑制比LC-VCO的裝置，其特征在于，所述可變電容串聯(lián)對(duì)包括固定電容G，固定電容仏，可變電容&，可變電容G ;所述電容固定電容C1,固定電容G，可變電容G，可變電容串聯(lián)連接構(gòu)成可變電容串聯(lián)對(duì)；所述固定電容C1同可變電容Cvl相連的一端同一個(gè)穩(wěn)壓電阻尼> 相接；所述固定電容C2同可變電容Cv2相連的一端同一個(gè)穩(wěn)壓電阻&相接；所述穩(wěn)壓電阻慫，穩(wěn)壓電阻&相連的一端同共模電壓Kfir相連；所述可變電容可變電容Ce相連的一端同一個(gè)穩(wěn)壓電阻A相接，穩(wěn)壓電阻A的另一端接一個(gè)用于調(diào)諧可變電容和可變電容Cv2的電容值直流的可變電壓Vctrl。
6.根據(jù)權(quán)利要求3所·述的一種高電源抑制比LC-VCO的裝置，其特征在于，所述固定電容串聯(lián)對(duì)包括固定電容G，、固定電容G ;所述固定電容G、固定電容G串聯(lián)連接構(gòu)成固定電容串聯(lián)對(duì)。
7.根據(jù)權(quán)利要求2所述的一種高電源抑制比LC-VCO的裝置，其特征在于，所述的互補(bǔ)交叉耦合晶體管差分對(duì)包括一組PMOS晶體管差分對(duì)以及一組NMOS晶體管差分對(duì)，所述PMOS晶體管差分對(duì)包括PMOS晶體管爲(wèi)，和PMOS晶體管馬；所述NMOS晶體管差分對(duì)包括NMOS晶體管馬和NMOS晶體管爲(wèi)；所述PMOS晶體管爲(wèi)的柵極同PMOS晶體管馬的漏極相接，所述PMOS晶體管爲(wèi)的漏極同PMOS晶體管馬的柵極相接；所述NMOS晶體管馬的柵極同NMOS晶體管的漏極相接，所述NMOS晶體管馬的漏極同NMOS晶體管的柵極相接，所述NMOS晶體管馬和NMOS晶體管的源極接地。
8.根據(jù)權(quán)利要求7所述的一種高電源抑制比LC-VCO的裝置，其特征在于，所述的振蕩器偏置電路包括一個(gè)直流偏置電流源/1、PMOS晶體管爲(wèi)以及PMOS晶體管爲(wèi)；所述直流偏置電流源Idc的負(fù)極接地，正極分別同PMOS晶體管爲(wèi)的柵極、漏級(jí)連接；所述PMOS晶體管M1的源極接直流電壓源Vdd,所述PMOS晶體管爲(wèi)的柵極同PMOS晶體管馬的柵極相接，所述PMOS晶體管爲(wèi)的漏極分別同PMOS晶體管爲(wèi)，和PMOS晶體管馬的漏極相接；所述PMOS晶體管馬的源極接VDD。
9.根據(jù)權(quán)利要求8所述的一種高電源抑制比LC-VCO的裝置，其特征在于，所述輸出緩沖電路包括一對(duì)采用電流源負(fù)載PMOS晶體管鳥(niǎo)和電流源負(fù)載PMOS晶體管爲(wèi)的源跟隨器PMOS晶體管和源跟隨器PMOS晶體管鳥(niǎo)，所述電流源負(fù)載PMOS晶體管鳥(niǎo)和電流源負(fù)載PMOS晶體管爲(wèi)的柵極同時(shí)與PMOS晶體管爲(wèi)的柵極相連，所述電流源負(fù)載PMOS晶體管鳥(niǎo)和電流源負(fù)載PMOS晶體管M2的源極同直流電壓源^相連，所述電流源負(fù)載PMOS晶體管M0的漏極同源跟隨器PMOS晶體管的源極ONB相接，所述電流源負(fù)載PMOS晶體管爲(wèi)的漏極同源跟隨器PMOS晶體管鳥(niǎo)的源極￠/ 相接；所述源跟隨器PMOS晶體管鳥(niǎo)和源跟隨器PMOS晶體管鳥(niǎo)的柵極分別同互補(bǔ)交叉耦合晶體管差分對(duì)的差分輸出端6W、差分輸出端OP相接；所述源跟隨器PMOS晶體管和源跟隨器PMOS晶體管鳥(niǎo)的漏極接地。
10.根據(jù)權(quán)利要求9所述的一種高電源抑制比LC-VCO的裝置，其特征在于，所述線性穩(wěn)壓器包括一個(gè)匪OS晶體管;所述NMOS晶體管JZw的柵極連接到電阻&，R8的一端，調(diào)節(jié)電阻冬，R8的值，可以改變NMOS晶體管的柵極電壓Vref，NMOS晶體管JZw的柵極同時(shí)連接到NMOS晶體管爲(wèi)，的柵極，NMOS晶體管的漏極同PMOS晶體管的漏極相連；所述電阻A的另一端接地，電阻冬的另一端同直流電壓源Vm相接；所述NMOS晶體管的源極接地，NMOS晶體管的漏極同晶體管的漏極相連；所述PMOS晶體管的源極同直流電壓源&相連，PMOS晶體管的柵極連接到一個(gè)PMOS晶體管的柵極，PMOS晶體管M10的漏極同時(shí)連接到PMOS晶體管#M，M17的柵極；所述PMOS晶體管的源極同直流電壓源&相連，PMOS晶體管的漏極同柵極短接；所述PMOS晶體管的源極同直流電壓源Vdd相連，PMOS晶體管的漏極同NMOS晶體管的柵極相連；所述PMOS晶體管的源極同直流電 壓源^相連，PMOS晶體管#77的漏極連接到一個(gè)串聯(lián)電阻對(duì)的一端，PMOS晶體管焉，的漏極同時(shí)連接到一個(gè)穩(wěn)壓電阻慫的一端，穩(wěn)壓電阻慫的另一端連接到輸出電壓Kut ;所述NMOS晶體管I的柵極同電阻慫的一端相接，NMOS晶體管I的漏極連接到PMOS晶體管的漏極，NMOS晶體管的源極接地；所述電阻慫的另一端接地；所述串聯(lián)電阻對(duì)&，&的另一端接地，與電阻&，&相接的一端同NMOS晶體管的柵極相連；所述NMOS晶體管的源極接地，所述NMOS晶體管的漏極連接到PMOS晶體管的漏極。
全文摘要
本發(fā)明涉及一種高電源抑制比LC-VCO的裝置，包括一個(gè)互補(bǔ)交叉耦合型LC-VCO以及一個(gè)線性穩(wěn)壓器；所述線性穩(wěn)壓器的輸出端Vout同互補(bǔ)交叉耦合型LC-VCO的LC諧振回路的共模端VCM相接。因此，本發(fā)明具有如下優(yōu)點(diǎn)1.設(shè)計(jì)合理，結(jié)構(gòu)簡(jiǎn)單且完全實(shí)用；2.采用該電路來(lái)調(diào)節(jié)線性穩(wěn)壓器輸出電壓的電源噪聲抑制能力，降低LC-VCO的電源靈敏度。
文檔編號(hào)H03B5/04GK103236818SQ20131013994
公開(kāi)日2013年8月7日 申請(qǐng)日期2013年4月22日 優(yōu)先權(quán)日2013年4月22日
發(fā)明者趙靜, 江金光, 劉經(jīng)南 申請(qǐng)人:武漢大學(xué)