二級數(shù)字模擬轉(zhuǎn)換器與液晶顯示器源極驅(qū)動器的制造方法
【專利摘要】本發(fā)明在此揭露一種二級數(shù)字模擬轉(zhuǎn)換器與液晶顯示器源級驅(qū)動器。此源級驅(qū)動器包含二級數(shù)字模擬轉(zhuǎn)換器。此二級數(shù)字模擬轉(zhuǎn)換器包含1位串行電荷重布數(shù)字模擬轉(zhuǎn)換器、電壓選擇器以及伽瑪校正擴充和決定邏輯(Gamma Correction Expansion&Decision Logic)。1位串行電荷重布數(shù)字模擬轉(zhuǎn)換器包含一第一電容、終端電容、第一開關(guān)電路以及第二開關(guān)電路。第一電容是耦接至電容充電節(jié)點和低參考電壓輸入節(jié)點間。終端電容是耦接至電荷收集節(jié)點和低參考電壓輸入節(jié)點間。第一開關(guān)電路是于電容充電周期中，將電容充電節(jié)點耦接至低參考電壓輸入節(jié)點和高參考電壓輸入節(jié)點之一。第二開關(guān)電路是于電荷重布周期中，將電容充電節(jié)點連接至電荷收集節(jié)點。
【專利說明】二級數(shù)字模擬轉(zhuǎn)換器與液晶顯示器源極驅(qū)動器
[0001] 本申請是申請日為2011年04月14日，申請?zhí)枮?01110096873. 3,發(fā)明名稱為 "二級數(shù)字模擬轉(zhuǎn)換器與液晶顯示器源極驅(qū)動器"的分案申請。

【技術(shù)領域】
[0002] 本發(fā)明一般是有關(guān)于一種液晶顯示器的源級驅(qū)動器，特別是有關(guān)于一種應用數(shù)字 模擬轉(zhuǎn)換器的液晶顯示器源級驅(qū)動器。

【背景技術(shù)】
[0003] 現(xiàn)今的高級電子產(chǎn)品，例如高分辨率電視（HighDefinitionTelevision;HDTV)， 在電子科技方面有越來越多的需求。例如，客戶對于可顯示具有更多自然色彩的影像的高 分辨率電視有需求。用來驅(qū)動液晶顯示器（LCD)的像素陣列的典型液晶顯示裝置驅(qū)動器是 使用數(shù)字模擬轉(zhuǎn)換器OigitaltoAnalogConverter;DAC)來將代表電壓位準的數(shù)字碼轉(zhuǎn) 換為相應的模擬輸出。例如，利用4個位來表示16個二進制數(shù)，以代表數(shù)字模擬轉(zhuǎn)換器的 輸出。實際的模擬輸出電壓Vout是與輸入位數(shù)量成比例，且可以此輸入位數(shù)量的倍數(shù)來表 示。當數(shù)字模擬轉(zhuǎn)換器的參考電壓Vref為一常數(shù)時，輸出電壓Vout只具有一個離散的值， 例如16個可能電壓位準的一者，以至于數(shù)字模擬轉(zhuǎn)換器的輸出并非真的是一個模擬值。然 而，可能的輸入值的數(shù)量可通過增加輸入數(shù)據(jù)的位數(shù)量來增加。在輸出范圍內(nèi)，較大的可能 輸出值的數(shù)量可降低數(shù)字模擬轉(zhuǎn)換器的輸出值之間的差值。
[0004] 很明顯的是，當DAC輸入包含相對大量的位數(shù)，此DAC提供相對高分辨率的輸出。 然而，此DAC所消耗的電路面積和分辨率成正比。增加一位的分辨率會使DAC中的譯碼器 的面積加倍。
[0005] 液晶顯示器源極驅(qū)動器所使用的已知R型（電阻串）DAC結(jié)構(gòu)的范例是如圖1所 示。更具體的是，圖1是繪示6位DAC結(jié)構(gòu)。此DAC結(jié)構(gòu)具有耦合于參考電壓VO至V8間 的電阻串。一個電阻組合是基于6位數(shù)字輸入DO至D5來被選擇，因此電壓也基于6位數(shù) 字輸入DO至D5來被選擇。運算放大器被提供來增加驅(qū)動器電流。此6位DAC結(jié)構(gòu)需要 64個電阻、64條信號線與一個64x1譯碼器。使用此標準結(jié)構(gòu)來制造一個8位DAC將需要 增加4倍大的面積，例如：256個電阻、256條信號線和一個256x1譯碼器。使用此標準結(jié)構(gòu) 來制造一個10位DAC將需要增加4倍大的面積，例如：1024個電阻、1024條信號線和一個 1024x1譯碼器。因此，此10位DAC將消耗比被比較的6位DAC多16倍的晶?；蛐酒娣e。 已知的DAC結(jié)構(gòu)占晶?；蚓娣e的30%。隨著愈來愈高的分辨率（例如：10位和10位 以上的分辨率），以達成這些分辨率所需的尺寸增加是無法令人接受的。
[0006] 因此，需要一種使用于高分辨率液晶顯示器源極驅(qū)動器的新穎DAC結(jié)構(gòu)。


【發(fā)明內(nèi)容】

[0007] 本發(fā)明的一方面是在提供一種二級DAC與液晶顯示器源級驅(qū)動器，以解決已知技 術(shù)的缺點。
[0008]根據(jù)本發(fā)明的一實施例，此二級DAC包含1位串行電荷重布DAC和電壓選擇器。1位串行電荷重布DAC具有接收高參考電壓的高參考電壓輸入節(jié)點和接收低參考電壓的低 參考電壓輸入節(jié)點。1位串行電荷重布DAC包含第一電容、終端電容、第一開關(guān)電路以及第 二開關(guān)電路。第一電容是耦接至第一電容充電節(jié)點和低參考電壓輸入節(jié)點間。終端電容是 耦接至電荷收集節(jié)點和低參考電壓輸入節(jié)點間。第一開關(guān)電路是用以于第一電容充電周期 中，根據(jù)由一1位控制碼序列而得的1位控制碼的碼例來將第一電容充電節(jié)點耦接至低參 考電壓輸入節(jié)點和高參考電壓輸入節(jié)點之一，其中1位控制碼序列是從M位數(shù)字輸入碼導 出。第二開關(guān)電路是用以于電荷重布周期中，將第一電容充電節(jié)點連接至電荷收集節(jié)點，其 中電荷重布周期是接著第一電容充電周期，電荷重布周期是對應至利用終端電容來進行的 電荷重布。電壓選擇器是根據(jù)M位數(shù)字輸入碼的至少一部分來將高參考電壓和低參考電壓 設定至選定電壓。
[0009]根據(jù)本發(fā)明的另一實施例，此液晶顯示器源極驅(qū)動器包含二級DAC，用以根據(jù)M位 數(shù)字輸入碼來輸出模擬電壓，此二級DAC包含1位串行電荷重布DAC、電壓選擇器以及伽瑪 校正擴充和決定邏輯。1位串行電荷重布DAC具有用以接收高參考電壓的高參考電壓輸入 節(jié)點和用以接收低參考電壓的低參考電壓輸入節(jié)點。1位串行電荷重布DAC包含第一電容、 終端電容、第一開關(guān)電路以及第二開關(guān)電路。第一電容是耦接至第一電容充電節(jié)點和低參 考電壓輸入節(jié)點間。終端電容是耦接至電荷收集節(jié)點和低參考電壓輸入節(jié)點間。第一開關(guān) 電路是用以于第一電容充電周期中，根據(jù)由一 1位控制碼序列而得的1位控制碼的碼例來 將第一電容充電節(jié)點耦接至低參考電壓輸入節(jié)點和高參考電壓輸入節(jié)點之一，其中1位控 制碼序列是從M位數(shù)字輸入碼導出。第二開關(guān)電路是用以于電荷重布周期中，將第一電容 充電節(jié)點連接至電荷收集節(jié)點，其中電荷重布周期是接著第一電容充電周期，電荷重布周 期是對應至利用終端電容來進行的電荷重布。電壓選擇器是根據(jù)M位數(shù)字輸入碼來將高參 考電壓和低參考電壓設定至多個選定準位。伽瑪校正擴充和決定邏輯是用以根據(jù)M位數(shù)字 輸入碼來透過碼擴充完成伽瑪校正。
[0010]本發(fā)明的實施例所提供的DAC架構(gòu)可顯著地減少高分辨率DAC架構(gòu)的DAC的面 積，例如使用于DAC源極驅(qū)動器的DAC架構(gòu)。例如，可相信的是，對于10位DAC架構(gòu)而言， 相比于使用已知DAC架構(gòu)來完成的10位DAC，此處揭露的DAC架構(gòu)至少減少50%面積。此 DAC架構(gòu)十分適合高速、大面板和高分辨率顯示。

【專利附圖】

【附圖說明】
[0011] 為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，上文特舉一較佳實施 例，并配合所附附圖，作詳細說明如下：
[0012] 圖1是繪示應用已知具有6位分辨率的電阻串數(shù)字模擬轉(zhuǎn)換器架構(gòu)的源極驅(qū)動器 的電路圖；
[0013]圖2是繪示液晶顯示器源極驅(qū)動器的已知設計，而圖3是較為詳細地繪示圖2的 液晶顯示器源極驅(qū)動器的數(shù)字模擬轉(zhuǎn)換器；
[0014]圖4是繪示根據(jù)本發(fā)明一實施例的10位數(shù)字模擬轉(zhuǎn)換器的架構(gòu)，而圖4A是繪示 圖4的數(shù)字模擬轉(zhuǎn)換器架構(gòu)的連續(xù)操作圖表；
[0015]圖4B是繪示列出在圖4A所繪示的每一操作后的數(shù)字模擬轉(zhuǎn)換器架構(gòu)的輸出電壓 的圖表；
[0016] 圖5是繪示根據(jù)本發(fā)明另一實施例的10位數(shù)字模擬轉(zhuǎn)換器架構(gòu)，而圖5A是繪示 圖5的數(shù)字模擬轉(zhuǎn)換器架構(gòu)的連續(xù)操作的圖表；
[0017] 圖6是繪示根據(jù)本發(fā)明另一實施例的10位數(shù)字模擬轉(zhuǎn)換器的架構(gòu)，而圖6A是繪 示圖6的數(shù)字模擬轉(zhuǎn)換器架構(gòu)的連續(xù)操作的圖表；
[0018]圖7是繪示具有內(nèi)建偏移消除的圖4的10位數(shù)字模擬轉(zhuǎn)換器架構(gòu)的實施例，而圖 7A是繪示圖7的數(shù)字模擬轉(zhuǎn)換器架構(gòu)的連續(xù)操作的圖表；
[0019] 圖8是繪示具有內(nèi)建偏移消除的圖5的10位數(shù)字模擬轉(zhuǎn)換器架構(gòu)的實施例，而圖 8A是繪示圖8的數(shù)字模擬轉(zhuǎn)換器架構(gòu)的連續(xù)操作的圖表；
[0020] 圖9是繪示具有內(nèi)建偏移消除的圖6的10位數(shù)字模擬轉(zhuǎn)換器架構(gòu)的實施例，而圖 9A是繪示圖9的數(shù)字模擬轉(zhuǎn)換器架構(gòu)的連續(xù)操作的圖表；
[0021] 圖10是繪示源極驅(qū)動器的轉(zhuǎn)移曲線的非線性范例；
[0022] 圖11是繪示根據(jù)本發(fā)明一實施例的數(shù)字模擬轉(zhuǎn)換器的伽瑪校正操作；
[0023] 圖12是繪示具有被修改的參考電壓選擇器的圖8的10位數(shù)字模擬轉(zhuǎn)換器架構(gòu)的 實施例；
[0024] 圖13是繪示應用1位管線的10位數(shù)字模擬轉(zhuǎn)換器架構(gòu)的實施例，而圖13A是繪 示圖10的數(shù)字模擬轉(zhuǎn)換器架構(gòu)的連續(xù)操作的圖表；
[0025] 圖13B為數(shù)字模擬轉(zhuǎn)換器架構(gòu)的輸出電壓的圖表，此圖表所表列的輸出電壓為數(shù) 字模擬轉(zhuǎn)換器架構(gòu)在如圖13A所繪示的每個操作后的輸出電壓；
[0026] 圖14是繪示具有內(nèi)建偏移消除的圖13的10位數(shù)字模擬轉(zhuǎn)換器架構(gòu)的實施例，而 圖14A是繪示圖14的數(shù)字模擬轉(zhuǎn)換器架構(gòu)的連續(xù)操作的圖表。
[0027]【主要組件符號說明】
[0028] 10 :源極驅(qū)動器 12 :移位寄存器
[0029] 14:取樣寄存器 16:保持寄存器
[0030] 18 :資料鎖存器 20 :移位寄存器
[0031] 22:數(shù)字模擬轉(zhuǎn)換器 22a:DAC結(jié)構(gòu)
[0032] 22b:DAC結(jié)構(gòu) 24:參考電壓產(chǎn)生器
[0033] 25:解多任務器 26:輸出電路
[0034] 26a:運算放大器 26b:運算放大器
[0035] 100:DAC結(jié)構(gòu) 100A:DAC結(jié)構(gòu)
[0036] 100B:DAC結(jié)構(gòu) 102:運算放大器
[0037] 104:電荷重布電路 104A:電荷重布電路
[0038] 105:電容充電節(jié)點 106:電壓選擇器
[0039] 106A:電壓選擇器 107:電容充電節(jié)點
[0040] 108:第一譯碼器 109:電荷收集節(jié)點
[0041] 110:寄存器 111 :節(jié)點
[0042] 112:碼擴充和決定邏輯 112A:碼擴充與決定邏輯
[0043] 112B:碼擴充與決定邏輯 112C:碼擴充與決定邏輯
[0044] 114:第二譯碼器 114A:第二譯碼器
[0045] 114B:第二譯碼器 114C:第二譯碼器
[0046] 116A:寄存器 116B:寄存器
[0047] 116C:寄存器 200:DAC結(jié)構(gòu)
[0048] 200A:DAC結(jié)構(gòu) 200B:DAC結(jié)構(gòu)
[0049] 200C:DAC結(jié)構(gòu) 300:DAC結(jié)構(gòu)
[0050] 302 :運算放大器 304:電荷重布電路
[0051] 304A:電荷重布電路 305:電容充電節(jié)點
[0052] 306:電壓選擇器 307:電容充電節(jié)點
[0053] 308:譯碼器 309:電荷收集節(jié)點
[0054] 310:寄存器 311:節(jié)點
[0055] 312 :碼擴充與決定邏輯 316:寄存器
[0056] 400:DAC結(jié)構(gòu) Cl、C2、C3、C4:電容
[0057]DO?D5:數(shù)字輸入 GMAO?GMA3:伽瑪區(qū)域
[0058]HV:高電壓 LV:低電壓
[0059] POL:極性控制信號 Rl?R64 :電阻
[0060]SH、I:開關(guān) SL和;^:開關(guān)
[0061]S1、S2、S3、S4:開關(guān) 石：開關(guān)
[0062]MV :中間電壓 VO?V9 :參考電壓
[0063] VO?V9 :參考電壓 VSS:低電源供應電壓
[0064]VH:高參考電壓 VC0M:共模電壓
[0065]VL:低參考電壓 Vout:輸出電壓
[0066]VDD_P、VDD_N:電源 V1_N:伽瑪電壓
[0067]V64_N:伽瑪電壓 V64_P:伽瑪電壓
[0068] VDD:高電源供應電壓 Yl?Y720 :模擬輸出

【具體實施方式】
[0069] 例示性實施例中的敘述應連同附加的附圖一起閱讀，這些附加的附圖應被考慮為 整體說明的一部份。相對用語是為了說明方便而使用且不需要在特定方向上來操作或建構(gòu) 裝置。關(guān)于溝通、耦接及諸如此類的用語，例如"連接"和"內(nèi)連接"，是指特征與另一特征直 接或間接地透過居中的裝置來溝通，除非另有特別的敘述。
[0070]主動陣列型液晶顯示器（以下將稱為IXD)為此領域所熟知和描述的技術(shù)，例如： 庫馬答（Kumada)等人的美國專利前案第7, 176, 869號，在此將其并入本案以為參考。此IXD 有柵極驅(qū)動器、源極驅(qū)動器以及控制電路，其中柵極驅(qū)動器是作為掃描信號驅(qū)動器，用以供 應掃描信號于選擇像素期間；源極驅(qū)動器是作為數(shù)據(jù)信號驅(qū)動器，用以供應數(shù)據(jù)信號至液 晶顯示器；控制電路是用以控制柵極驅(qū)動器和源極驅(qū)動器的時脈。除了此處所描述的源極 驅(qū)動器的改善，此些組件為此領域所熟知且不需在此處詳細描述。
[0071] 在液晶顯示器中，圖形數(shù)據(jù)是經(jīng)由控制電路傳送至源極驅(qū)動器，其中圖形數(shù)據(jù)信 號是由數(shù)字轉(zhuǎn)換為模擬且作為驅(qū)動電壓供應至液晶顯示器。連接至源極驅(qū)動器的參考電壓 產(chǎn)生電路產(chǎn)生一電壓，此電壓作為圖形數(shù)據(jù)信號的數(shù)字轉(zhuǎn)模擬的參考。
[0072] 圖2為一已知液晶顯示器源極驅(qū)動器10的概要示意圖。此源極驅(qū)動器10包含以 低電壓（LV)技術(shù)來實現(xiàn)的數(shù)字部分。此部分包含位移寄存器12、取樣寄存器14、保持寄存 器16與數(shù)據(jù)鎖存器18。此以高電壓或電壓來實現(xiàn)的模擬部分包含位準轉(zhuǎn)換器20、DAC22、 參考電壓產(chǎn)生器24和輸出電路26,此輸出電路26可包含如圖3所示的運算放大器。驅(qū)動 器10的輸出是繪示為具有720個模擬輸出Yl至Y720,每一個輸出對應至液晶顯示器的每 一條線。
[0073] 圖3是繪示DAC22與圖2的源極線驅(qū)動器10的輸出電路26的一形式的詳細示意 圖，其包含由NMOS構(gòu)成的DAC(N_DAC)、由PMOS構(gòu)成的DAC(P_DAC)、具有NMOS輸入對的運 算放大器（N_0PA)、具有PMOS輸入對的運算放大器（P_0PA)，其中VDD_P是代表DAC結(jié)構(gòu) 22b的電源；VDD_N是代表DAC結(jié)構(gòu)22a的電源；V1_N是代表DAC結(jié)構(gòu)22a的第1個伽瑪電 壓；V64_N是代表DAC結(jié)構(gòu)22a的第64個伽瑪電壓；V1_P是代表DAC結(jié)構(gòu)22b的第1個伽 瑪電壓；V64_P是代表DAC結(jié)構(gòu)22b的第64個伽瑪電壓；MV是代表中間電壓；HV是代表高 電壓。此DAC和輸出電路架構(gòu)是典型地被建構(gòu)為差動架構(gòu)，此DAC和輸出電路架構(gòu)分別包 含基于交替的NMOS和PMOS的DAC結(jié)構(gòu)22a、22b，以及分別包含交替的PMOS和NMOS輸入運 算放大器26a、26b。然而，熟知此項設計的人們可了解，軌對軌運算放大器輸出電路結(jié)構(gòu)可 被使用來替代差動結(jié)構(gòu)。在液晶顯示器中有許多驅(qū)動器。例如：高分辨率電視1920x1080， 有8個驅(qū)動器在顯示器（1920x3 (RGB)/720)中。繪示于圖2和圖3的液晶顯示器源極驅(qū)動 器的操作與它的組件為此領域技術(shù)人員所熟知。因此，這些組件的詳細描述并不需要，也不 用提供，以避免混淆本發(fā)明中使用于液晶顯示器驅(qū)動器的改善的DAC的相關(guān)說明。
[0074] 此處繪示的改善的DAC將此DAC的功能分為二級。第一級是提供大致對應至M位 數(shù)字輸入碼的粗略輸出電壓范圍，而第二級是使用2位串行電荷重布DAC，以提供精確目標 電壓于粗略范圍內(nèi)。伽瑪校正和偏移消除可建立于DAC結(jié)構(gòu)中。由以下描述可明顯得知， 此DAC結(jié)構(gòu)可提供顯著的面積節(jié)省來達成高速、大面板、高解度的設計。
[0075] 圖4是繪示高分辨率DAC結(jié)構(gòu)100的第一實施例，且圖4A是繪示此DAC執(zhí)行的操 作步驟，此操作步驟由M位數(shù)字輸入碼產(chǎn)生模擬電壓Vout。更具體而言，圖4是繪示10位 DAC結(jié)構(gòu)100的實施例。當10位實施例被繪示后，可理解的是，由10位實施例所繪示的通 則是相等適用于高分辨率的DAC結(jié)構(gòu)（例如：11位和更高位的設計），甚至可相等適用于低 分辨率的DAC結(jié)構(gòu)（9位和低等設計），如果需要如此應用的話。
[0076] 10位DAC結(jié)構(gòu)100包含輸出運算放大器102,其被提供來達成電流增益目的。運 算放大器102的輸出（Vout)是回饋至運算放大器102的負輸入端。運算放大器102的正 輸入端耦接至串行電荷重布DAC104的輸出，具體而言是2位串行電荷重布DAC，其于以下來 更詳細討論。此串行電荷重布DAC104具有高參考電壓和低參考電壓輸入，以接受由參考電 壓VH和VL和構(gòu)成的參考電壓對，其定義出一粗略電壓范圍。電壓選擇器電路106提供參 考電壓VH和VL，在繪示的實施例中，參考電壓VH和VL為一相鄰電壓對，此相鄰電壓對為電 壓選擇器106從跨越參考電壓Vl至V9的多個相鄰電壓對中選擇得來。范圍由最低有效位 (LSB)d0至最高有效位（MSB)d9的10位輸入碼被提供至碼擴充（CodeExpanding)和決定 邏輯112。假設電壓選擇器106于Y個相鄰電壓對間進行選擇，則碼擴充和決定邏輯112會 由10位輸入碼中抽出峋2Y個最高有效位。例如：如果圖4的實施例中有8個電壓對由Vl 至V9 (例如：V1/V2、V2/V3、V3/V4、V4/V5、V5/V6、V6/V7、V7/V8、V8/V9)，接著，碼擴充和決 定邏輯112由10位輸入碼中抽出3個最高有效位（d9、d8、d7)，以用來選擇一相鄰電壓對。 碼擴充和決定邏輯112提供此3個位至寄存器，例如寄存器110。此3個最高有效位被提供 至第一譯碼器108,第一譯碼器108是將此3個最高有效位譯碼為控制信號來控制電壓選擇 器106,以輸出8個可能的VL和VH對中的一者，其中此8個可能的VL和VH對是對應至輸 入到譯碼器108的3位輸入碼。例如：如果[d9d8d7]為[111]，則VL/VH對為V8/V9,且 如果[d9d8d7]為[0 0 0]，則VL/VH對為V1/V2。借著以VL和VH來代表的粗略電壓范 圍，2位串行電荷重布DAC104可用來輸出位于VL至VH范圍中的特定電壓準位，如以下所 述，其中此VL至VH范圍是對應至10位輸入碼。
[0077] 圖4繪示一實施例描述N= 1的實施例。亦即碼擴充和決定邏輯112將此10位 數(shù)字輸入碼擴充1位。在此繪示實施例中，使用此擴充位作為填補字符（filler)或填充位 (paddingbit)于10位數(shù)字輸入碼的最低有效位后。此位被設定至一默認值"0"。此7個 最低有效位（d6至d0)和一個填補字符或填充位總共8位，碼擴充和決定邏輯112提供此 8位至第二寄存器116。當碼擴充和決定邏輯112提供偶數(shù)個最低有效位數(shù)，例如：8位最 低有效位于11位數(shù)字輸入碼的實施例中，考慮N= 0的實施例。其中填充位一直被設為0， 沒有伽瑪校正（以下敘述）經(jīng)由此10位結(jié)構(gòu)所提供的碼擴充和決定邏輯來進行。在具有 伽瑪校正的N= 1實施例中，此擴充位可通過邏輯112來動態(tài)設定為"0"或"1"。
[0078] 提供此8位碼（d6d5d4d3d2dld0 0)至寄存器116。寄存器116被控制來以 2位組合[dHdL]序列的方式連續(xù)地/串行地提供所儲存的8位碼至第二譯碼器114,此2 位組合[dHdL]序列的方式是從8位碼的最低有效位開始，例如：組合[d0 0]為第一，接著 [d2dl]為第二，然后[d4d3]為第三以及最終組合[d6d5]為最后。這些碼的組合是被第 二譯碼器114所使用，以控制此2位串行電荷重布DAC104。
[0079] 2位串行電荷重布DAC104是操作來選擇介于VL至VH范圍的電壓，以提供輸出至 運算放大器102。此電荷重布DAC104包含終端電容C3,此終端電容C3是連接于低參考電 壓節(jié)點和電荷收集節(jié)點109之間，此電荷收集節(jié)點耦接至運算放大器102的正輸入端，和一 對二進制加權(quán)電容Cl、C2,每一電容具有亦耦接至低參考電壓節(jié)點的第一端部與分別耦接 至第一電容充電節(jié)點105和第二電容充電節(jié)點107的多個第二端部。在充電周期間，電容 Cl的第二端部是經(jīng)由第一開關(guān)電路來選擇性的耦接至低參考電壓VL或高參考電壓VH，此 第一開關(guān)電路包含一個開關(guān)Sl和一對互補開關(guān)SH和在充電周期間，電容C2的第二 〇 端部是經(jīng)由第二開關(guān)電路來選擇性的耦接至低參考電壓VL或高參考電壓VH，此第二開關(guān) 電路包含開關(guān)Sl和一對互補開關(guān)SL和5Z。互補開關(guān)SH和和互補開關(guān)SL和i是 由第二譯碼器114的輸出所控制。
[0080] 在電荷重布周期中，第一電容充電節(jié)點105是經(jīng)由開關(guān)S2來耦接至電荷收集節(jié)點 109,而第二電容充電節(jié)點107是經(jīng)由第二開關(guān)S2來耦接至電荷收集節(jié)點109。為了在重 置操作期間來重置電容，開關(guān)S3是耦接于低參考電壓節(jié)點和電荷重布節(jié)點109之間。開關(guān) SI、S2和S3可以多種方式來控制，例如通過時脈控制器發(fā)出的時脈信號來控制。
[0081] 對單個2位組合[dHdL]而言，當dH為1時，則開關(guān)SH為關(guān)閉狀態(tài)且開關(guān);^77為 開啟狀態(tài)，而當dH為O時，則開關(guān)SH為開啟狀態(tài)且開關(guān);^7為關(guān)閉狀態(tài)。類似地，當dL為 1時，開關(guān)SL為關(guān)閉狀態(tài)且開關(guān);^為開啟狀態(tài)，而當dL為O時，開關(guān)SL為開啟狀態(tài)且開 關(guān)(SL為關(guān)閉狀態(tài)。
[0082] 電容C2和C3有電容值C且電容Cl有電容值2C。明顯的是，電容內(nèi)的電荷量為電 容的電容值的倍數(shù)。所以，假設例如Cl和C2二者皆同時充電，電容Cl內(nèi)的電荷量為電容 C2內(nèi)的電荷量的二倍。
[0083] 串行電荷重布DAC104的操作是通過圖4A的輔助來被繪示。
[0084] 在步驟1，開關(guān)Sl為開啟狀態(tài)且開關(guān)S2和S3皆為關(guān)閉狀態(tài)。當每一電容的兩電 極皆耦接至電壓VL時，此步驟將跨在電容Cl、C2和C3上的電壓重置至0V。在步驟1后， 開關(guān)S3被開啟且維持開啟狀態(tài)直到此程序再進行一次，而此時需要再重置電容C3。
[0085] 在步驟2,為了充電電容Cl和C2,開關(guān)Sl為關(guān)閉狀態(tài)，而開關(guān)S2為開啟狀態(tài)。第 一 2位組合[dHdL]，例如：由寄存器116提供的[d0 0]，被第二譯碼器114用來控制開關(guān) SH、57/、SL和*SL。如果dH為1，則SH為關(guān)閉狀態(tài)，@7為開啟狀態(tài)且電容Cl是耦接于 VH和VL間以進行充電。如果dH為0,則SH為開啟狀態(tài)，石7為關(guān)閉狀態(tài)且電容Cl是耦接 至VL和VL間且未被充電。如果dL為1，則SL為關(guān)閉狀態(tài)，瓦為開啟狀態(tài)且電容C2是耦 接至VH和VL間，以進行充電。如果dL為0,則SL為開啟狀態(tài)，瓦為關(guān)閉狀態(tài)且電容C2 是耦接至VL和VL間，其意味著電容C2未被充電。
[0086]在步驟3，為了在電容Cl、C2和終端/收集電容C3之間，分配任何建立于電容Cl和 C2中的電荷，以及分配電容C3的殘留電荷（在此點上是沒有殘留電荷），開關(guān)Sl為開啟狀 態(tài)而開關(guān)S2為關(guān)閉狀態(tài)具體而言，關(guān)閉狀態(tài)的開關(guān)S2是將電容C1、C2和C3并聯(lián)于電荷收 集節(jié)點109和低參考電壓節(jié)點間。分配此電路中的總電荷，以使每一電容的電荷與其電容 量成比例。亦即，電容Cl具有總電荷（Qttrtal) -半的電荷量，而電容C2和C3的每一者有四 分之一的總電荷量，此是因為總電容值為4C。分配至電容C3的電荷導致輸出節(jié)點有一等于 VL+VC3的電壓。電壓Vra是等于（Qttrtal)/4C。在每一電荷重布相位/周期期間，將此電路四分 之一的總電荷分配至電容C3。在此步驟后，輸出節(jié)點電壓是等于（2d0+0)/4* (VH-VL)+VL。 在此步驟，寄存器116亦加載下2位組合[d2dl]至第二譯碼器114,以準備接下來的電容 充電相位/周期。
[0087] 步驟4是以和步驟2相同的方法以及只以開關(guān)SH、SL、來操作，其中開 關(guān)SH、i7、SL是受到第二例的連續(xù)2位碼，例如：組合[d2dl]的控制。根據(jù)[d2 dl]的值，步驟4可增加電荷至已存在于電容Cl和C2的電荷上。在步驟5,電容Cl、C2和C3是于低參考電壓節(jié)點和節(jié)點109間再度被并聯(lián)連接。電路中的總電荷包含電容C3中的 殘留電荷（在步驟3結(jié)束時）加上電容Cl和C2的總電荷（例如：這些電容于步驟3結(jié)束 時的殘留電荷加上步驟4中加到電容的任何電荷）。此全部總電荷再一次按比例重新分配 至3個電容。此導致除以4的殘留電壓留在電容C3中。此輸出節(jié)點的電壓是再次相等于 VL+Vra。在步驟5后，VL+Vra是相等于電容C3中的總電荷除以電容C1/C2/C3的總組合電容 值4C的值。在步驟5后，此輸出節(jié)點電壓是相等于：（2d2+dl+0. 5d0)/4* (VH-VL)+VL。
[0088] 步驟6到步驟9應該可由上述步驟2到步驟5的說明明顯得知。每一階段在節(jié)點 109上所對應造成的電壓是繪示于圖4B。如圖4B所繪示，此時輸出節(jié)點的電壓為1/128 (64d 6+32d5+16d4+8d3+4d2+2dl+d0) * (VH-VL) +VL。亦即，此電壓可為VL(如果提供至寄存器 116 的8個位碼為0)至VL+127/128 (VH-VL)(如果提供至寄存器116的最高7個有效位碼為1 且填充位為〇)之間的任一個值。
[0089] 2位串行電荷重布DAC結(jié)構(gòu)提供符合下述求和公式的輸出電壓，其中"n"和"i"代 表差分變量，且其中當i= 1時di代表dl，如果i= 2時di代表d2等。
[0090

【權(quán)利要求】
1. 一個二級數(shù)字模擬轉(zhuǎn)換器，其特征在于，用以根據(jù)一 M位數(shù)字輸入碼來輸出一模擬 電壓，其中該二級數(shù)字模擬轉(zhuǎn)換器包含： 一 1位串行電荷重布數(shù)字模擬轉(zhuǎn)換器，具有接收一高參考電壓的一高參考電壓輸入節(jié) 點和接收一低參考電壓的一低參考電壓輸入節(jié)點，其中該1位串行電荷重布數(shù)字模擬轉(zhuǎn)換 器包含： 一第一電容，稱接至一第一電容充電節(jié)點和該低參考電壓輸入節(jié)點間； 一終端電容，耦接至一電荷收集節(jié)點和該低參考電壓輸入節(jié)點間； 一第一開關(guān)電路，用以于多個第一電容充電周期中，根據(jù)由一 1位控制碼序列而得的 1位控制碼的碼例來將該第一電容充電節(jié)點耦接至該低參考電壓輸入節(jié)點和該高參考電壓 輸入節(jié)點之一，其中該1位控制碼序列是從該M位數(shù)字輸入碼導出；以及 一第二開關(guān)電路，用以于多個電荷重布周期中，將該第一電容充電節(jié)點連接至該電荷 收集節(jié)點，其中該些電荷重布周期是接著該些第一電容充電周期，該些電荷重布周期是對 應至利用該終端電容來進行的電荷重布；以及 一電壓選擇器，該電壓選擇器是根據(jù)該M位數(shù)字輸入碼的至少一部分來將該高參考電 壓和該低參考電壓設定至選定電壓。
2. 根據(jù)權(quán)利要求1所述的二級數(shù)字模擬轉(zhuǎn)換器，其特征在于，該第一開關(guān)電路包含： 一充電周期開關(guān)，耦接于該第一電容充電節(jié)點和一參考電壓節(jié)點間，該充電周期開關(guān) 是設置來于該些第一電容充電周期中被觸發(fā)； 一高參考電壓開關(guān)，耦接于該參考電壓節(jié)點和該高參考電壓輸入節(jié)點間；以及 一低參考電壓開關(guān)，耦接于該參考電壓節(jié)點和該低參考電壓輸入節(jié)點間。
3. 根據(jù)權(quán)利要求2所述的二級數(shù)字模擬轉(zhuǎn)換器，其特征在于，該第二開關(guān)電路包含耦 接于該第一電容充電節(jié)點和該電荷收集節(jié)點間的一開關(guān)。
4. 根據(jù)權(quán)利要求1所述的二級數(shù)字模擬轉(zhuǎn)換器，其特征在于，還包含： 一輸出運算放大器，具有一第一運算放大器輸入和一第二運算放大器輸入，其中該第 一運算放大器輸入耦接至該輸出運算放大器的一輸出，而該第二運算放大器輸入耦接至該 電荷收集節(jié)點；以及 一內(nèi)建的偏移消除電路，耦接至該輸出運算放大器，其中該偏移消除電路包含： 一偏移消除電容，具有耦接至該第二運算放大器輸入的一第一端與耦接至一中間節(jié)點 的一第二端； 一第三開關(guān)電路，設置來于該些第一電容充電周期間，將該電荷收集節(jié)點連接至該第 二運算放大器輸入，以及將該中間節(jié)點連接至該輸出運算放大器的該輸出；以及 一開關(guān)，設置來于該些電荷重布周期的一最終者后，將該中間節(jié)點連接至該偏移消除 電容器的該第二端。
5. 根據(jù)權(quán)利要求1所述的二級數(shù)字模擬轉(zhuǎn)換器，其特征在于，該電壓選擇器是設置來 從多個相鄰參考電壓對中選擇出一相鄰參考電壓對，以獲得該高參考電壓和該低參考電 壓；該些相鄰參考電壓對包含8個相鄰參考電壓對；該電壓選擇器根據(jù)該M位數(shù)字輸入碼 的3個最高有效位來選擇該相鄰參考電壓對。
6. 根據(jù)權(quán)利要求1所述的二級數(shù)字模擬轉(zhuǎn)換器，其特征在于，還包含一伽瑪校正擴充 和決定邏輯，用以根據(jù)該M位數(shù)字輸入碼來透過碼擴充完成伽瑪校正，其中該伽瑪校正擴 充和決定邏輯將該M位數(shù)字輸入碼擴充1、2或3位。
7. 根據(jù)權(quán)利要求1所述的二級數(shù)字模擬轉(zhuǎn)換器，其特征在于，該電壓選擇器是設置來 由多個相鄰電壓對中選擇出一相鄰參考電壓對，以獲得該高參考電壓和低參考電壓；該些 相鄰參考電壓對包含Y個相鄰參考電壓對；該電壓選擇器根據(jù)該M位數(shù)字輸入碼的X個最 高有效位來選擇出該相鄰參考電壓對，且X等于l〇g 2Y。
8. -種液晶顯示器源極驅(qū)動器，其特征在于，包含： 一二級數(shù)字模擬轉(zhuǎn)換器，用以根據(jù)一 M位數(shù)字輸入碼來輸出一模擬電壓，該二級數(shù)字 模擬轉(zhuǎn)換器包含： 一 1位串行電荷重布數(shù)字模擬轉(zhuǎn)換器，具有用以接收一高參考電壓的一高參考電壓輸 入節(jié)點和用以接收一低參考電壓的一低參考電壓輸入節(jié)點，該1位串行電荷重布數(shù)字模擬 轉(zhuǎn)換器包含： 一第一電容，稱接至一第一電容充電節(jié)點和該低參考電壓輸入節(jié)點間； 一終端電容，耦接至一電荷收集節(jié)點和該低參考電壓輸入節(jié)點間； 一第一開關(guān)電路，用以于多個第一電容充電周期中，根據(jù)由一 1位控制碼序列而得的 1位控制碼的碼例來將該第一電容充電節(jié)點耦接至該低參考電壓輸入節(jié)點和該高參考電壓 輸入節(jié)點之一，其中該1位控制碼序列是從該M位數(shù)字輸入碼導出；以及 一第二開關(guān)電路，用以于多個電荷重布周期中，將該第一電容充電節(jié)點連接至該電荷 收集節(jié)點，其中該些電荷重布周期是接著該些第一電容充電周期，該些電荷重布周期是對 應至利用該終端電容來進行的電荷重布； 一電壓選擇器，該電壓選擇器是根據(jù)該M位數(shù)字輸入碼來將該高參考電壓和該低參考 電壓設定至多個選定準位；以及 一伽瑪校正擴充和決定邏輯，用以根據(jù)該M位數(shù)字輸入碼來透過碼擴充完成伽瑪校 正。
9. 根據(jù)權(quán)利要求8所述的液晶顯示器源極驅(qū)動器，其特征在于，包含： 一輸出運算放大器，該輸出運算放大器具有一第一運算放大器輸入和一第二運算放大 器輸入，該第一運算放大器輸入耦接至該輸出運算放大器的一輸出，而該第二運算放大器 輸入耦接至該電荷收集節(jié)點；以及 一內(nèi)建的偏移消除電路，耦接至該輸出運算放大器。
10. 根據(jù)權(quán)利要求8所述的液晶顯示器源極驅(qū)動器，其特征在于，該伽瑪校正擴充與決 定邏輯將該M位數(shù)字輸入碼擴充1、2或3位；該1位控制碼序列是由已擴充的該M位數(shù)字 輸入碼所串行提供，在該1位控制碼序列中，最低有效位先被提供。
【文檔編號】H03M1/66GK104318906SQ201410488063
【公開日】2015年1月28日 申請日期:2011年4月14日 優(yōu)先權(quán)日:2010年4月23日
【發(fā)明者】涂能平 申請人:臺灣積體電路制造股份有限公司