一種延時(shí)導(dǎo)通電路的制作方法
【專利摘要】一種延時(shí)導(dǎo)通電路，具體電路結(jié)構(gòu)為適配器輸入G1一端接保險(xiǎn)絲F1的1端，另一端接地；保險(xiǎn)絲F1的2端接輸入濾波電容C3后接地；保險(xiǎn)絲F1的2端接延時(shí)電路與開關(guān)電路后接輸出濾波電容C2后接地。本實(shí)用新型的有益效果為：該電路能夠延緩一小段時(shí)間才將電壓提供到電路中，等待插頭完全插進(jìn)插座接觸穩(wěn)定之后導(dǎo)通，避免了打火現(xiàn)象的發(fā)生并保護(hù)電路。
【專利說明】一種延時(shí)導(dǎo)通電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉電路控制領(lǐng)域，尤其是一種延時(shí)導(dǎo)通電路。

【背景技術(shù)】
[0002]在適配器的使用過程中，有可能會(huì)在插頭插入插座的過程中出現(xiàn)火花四濺的打火現(xiàn)象，造成元器件損壞和不必要的其他危險(xiǎn)。


【發(fā)明內(nèi)容】

[0003]為解決上述技術(shù)問題，本發(fā)明提供一種延時(shí)導(dǎo)通電路，具體電路結(jié)構(gòu)為適配器輸入Gl 一端接保險(xiǎn)絲Fl的I端，另一端接地；保險(xiǎn)絲Fl的2端接輸入濾波電各C3后接地；保險(xiǎn)絲Fl的2端接延時(shí)電路與開關(guān)電路后接輸出濾波電容C2后接地。
[0004]開關(guān)電路包括第四電阻R4、第五電阻R5與第一MOS管Ql ;具體電路結(jié)構(gòu)為第四電阻R4的I端一路與第五電阻R5的I端相連,另一路與第一 MOS管Ql的G端相連；第一 MOS管的D端連接輸出濾波電容C2后接地；第一 MOS管的S端與第四電阻R4的2端連接后接保險(xiǎn)絲Fl的2端。
[0005]延時(shí)電路包括第二電阻R2、第一電阻Rl、第三電阻R3、第一電容Cl、整流二極管VD1、第二 MOS管Q2 ;具體電路結(jié)構(gòu)為第二電阻R2的I端一路連接第三電阻R3后接地；第二電阻R2的I端另一路連接第一電阻Rl后接第一電容Cl后接地；第五電阻R5的2端連接第二 MOS管的D端，第二 MOS管的S端直接接地，第二 MOS管的的G端一路連接整流管VDl后接地，另一路接第一電容Cl后接地。
[0006]本發(fā)明的有益效果為:該電路能夠延緩一小段時(shí)間才將電壓提供到電路中，等待插頭完全插進(jìn)插座接觸穩(wěn)定之后導(dǎo)通，避免了打火現(xiàn)象的發(fā)生并保護(hù)電路。

【專利附圖】

【附圖說明】
[0007]圖1是本發(fā)明的整體電路圖。

【具體實(shí)施方式】
[0008]為解決上述技術(shù)問題，本發(fā)明提供一種延時(shí)導(dǎo)通電路，具體電路結(jié)構(gòu)為適配器輸入Gl 一端接保險(xiǎn)絲Fl的I端，另一端接地；保險(xiǎn)絲Fl的2端接輸入濾波電各C3后接地；保險(xiǎn)絲Fl的2端接延時(shí)電路與開關(guān)電路后接輸出濾波電容C2后接地。
[0009]開關(guān)電路包括第四電阻R4、第五電阻R5與第一MOS管Ql ;具體電路結(jié)構(gòu)為第四電阻R4的I端一路與第五電阻R5的I端相連,另一路與第一 MOS管Ql的G端相連；第一 MOS管的D端連接輸出濾波電容C2后接地；第一 MOS管的S端與第四電阻R4的2端連接后接保險(xiǎn)絲Fl的2端。
[0010]延時(shí)電路包括第二電阻R2、第一電阻R1、第三電阻R3、第一電容Cl、整流二極管VD1、第二 MOS管Q2 ;具體電路結(jié)構(gòu)為第二電阻R2的I端一路連接第三電阻R3后接地；第二電阻R2的I端另一路連接第一電阻Rl后接第一電容Cl后接地；第五電阻R5的2端連接第二 MOS管的D端，第二 MOS管的S端直接接地，第二 MOS管的的G端一路連接整流管VDl后接地，另一路接第一電容Cl后接地。VDl的作用是限制最大VGS電壓，保護(hù)第一 MOS管Q1，選擇合適的參數(shù)，滿足延時(shí)導(dǎo)通時(shí)間t>ls。延時(shí)導(dǎo)通時(shí)間t = RCln((U-UC)/U)，其中R=Rl, C = Cl, U = VIN*R3/(R2+R3)，UC 為 MOS 管 Q2 的 VGS 導(dǎo)通電壓。
[0011 ] 當(dāng)適配器插入瞬間VIN電壓通過第一電阻Rl、第二電阻R2給第一電容Cl充電，第二 MOS管Q2截止，第一 MOS管Ql由于VGS = OV截止，電路VOUT無電壓輸出；隨著時(shí)間的延長，第一電容Cl的電壓達(dá)到第二 MOS管Q2的導(dǎo)通要求時(shí)，第二 MOS管Q2導(dǎo)通，第二 MOS管Q2的VDS ^ 0V,第一 MOS管Ql的VGS ^ VIN*R4/ (R4+R5)，合理配置第四電阻R4、第五電阻R5的值使第一 MOS管Ql導(dǎo)通，實(shí)現(xiàn)了延時(shí)導(dǎo)通過程。
[0012]盡管本發(fā)明就優(yōu)選實(shí)施方式進(jìn)行了示意和描述，但本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，只要不超出本發(fā)明的權(quán)利要求所限定的范圍，可以對(duì)本發(fā)明進(jìn)行各種變化和修改。
【權(quán)利要求】
1.一種延時(shí)導(dǎo)通電路，其特征在于，具體電路結(jié)構(gòu)為適配器輸入Gl—端接保險(xiǎn)絲Fl的I端，另一端接地；保險(xiǎn)絲Fl的2端接輸入濾波電容C3后接地；保險(xiǎn)絲Fl的2端接延時(shí)電路與開關(guān)電路后接輸出濾波電容C2后接地。
2.如權(quán)利要求1所述的延時(shí)導(dǎo)通電路，其特征在于，開關(guān)電路包括第四電阻R4、第五電阻R5與第一 MOS管Ql ;具體電路結(jié)構(gòu)為第四電阻R4的I端一路與第五電阻R5的I端相連，另一路與第一 MOS管Ql的G端相連；第一 MOS管的D端連接輸出濾波電容C2后接地；第一 MOS管的S端與第四電阻R4的2端連接后接保險(xiǎn)絲Fl的2端。
3.如權(quán)利要求1所述的延時(shí)導(dǎo)通電路，其特征在于，延時(shí)電路包括第二電阻R2、第一電阻R1、第三電阻R3、第一電容Cl、整流二極管VD1、第二 MOS管Q2 ;具體電路結(jié)構(gòu)為第二電阻R2的I端一路連接第三電阻R3后接地；第二電阻R2的I端另一路連接第一電阻Rl后接第一電容Cl后接地；第五電阻R5的2端連接第二 MOS管的D端，第二 MOS管的S端直接接地，第二 MOS管的的G端一路連接整流管VDl后接地，另一路接第一電容Cl后接地。
【文檔編號(hào)】H03K17/28GK204258761SQ201420660556
【公開日】2015年4月8日 申請(qǐng)日期:2014年11月6日 優(yōu)先權(quán)日:2014年11月6日
【發(fā)明者】汝樂, 翟曉東 申請(qǐng)人:南京戰(zhàn)誠光電子科技有限公司