本發(fā)明涉及一種逐次逼近模數(shù)轉(zhuǎn)換器，應(yīng)用于微電子學(xué)與固體電子學(xué)領(lǐng)域的高速高精度模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

近年來，信息技術(shù)的發(fā)展帶動了便攜式醫(yī)學(xué)儀器、通信產(chǎn)業(yè)、安防安檢系統(tǒng)、高性能計算、生物醫(yī)學(xué)、數(shù)字信號處理等技術(shù)的飛速發(fā)展，導(dǎo)致雷達、通信、電子對抗、航天航空、測控、地震、醫(yī)療、儀器儀表等電子設(shè)備對高精度、低功耗的模數(shù)轉(zhuǎn)換器(ADC)的需求量與日俱增。ADC將真實世界的模擬信號轉(zhuǎn)換成數(shù)字信號，一個完整的數(shù)字信息系統(tǒng)必須包含作為模擬和數(shù)字世界接口的ADC和數(shù)模轉(zhuǎn)換器(DAC)，其中位于輸入端的ADC的性能對設(shè)備的穩(wěn)定性、可靠性和持久性都有極大的影響。美國在高速、高精度模數(shù)轉(zhuǎn)換器領(lǐng)域?qū)ξ覈鴮嵭谐隹诠苤疲裕芯烤哂凶灾髦R產(chǎn)權(quán)的高性能模數(shù)轉(zhuǎn)換器芯片，打破歐美發(fā)達國家對此類產(chǎn)品的禁運，在掌握高性能模數(shù)轉(zhuǎn)換器芯片設(shè)計技術(shù)的同時帶動其他相關(guān)技術(shù)領(lǐng)域的發(fā)展，是一項迫切、重要且有意義的工作。

ADC一般分為全并行模數(shù)轉(zhuǎn)換器(Flash ADC)、流水線模數(shù)轉(zhuǎn)換器(Pipeline ADC)、過采樣模數(shù)轉(zhuǎn)換器(ΣΔADC)以及逐次逼近模數(shù)轉(zhuǎn)換器(SAR ADC)。品質(zhì)因數(shù)(FOM)表示ADC每步轉(zhuǎn)換需要的能量，是衡量ADC設(shè)計水平的重要指標。

逐次逼近模數(shù)轉(zhuǎn)換器有多種不同的類型，需根據(jù)系統(tǒng)需求來選擇不同的結(jié)構(gòu)。高精度逐次逼近模數(shù)轉(zhuǎn)換器常采用混和電阻電容結(jié)構(gòu)，在混和電阻電容結(jié)構(gòu)中，采用電阻和電容兩種元件，高位DAC和低位DAC分別由二進制電容陣列和電阻串構(gòu)成，因此，總電容值比同等精度的二進制電容結(jié)構(gòu)以及三電平二進制電容結(jié)構(gòu)都小，有效減小了電容陣列的面積，面積變小，速度變快。混合電阻電容型的優(yōu)點是沒有浮空節(jié)點，線性度好，能提高模數(shù)轉(zhuǎn)換器的靜態(tài)特性，因此，混合電阻電容結(jié)構(gòu)常用于14位以上的高精度逐次逼近模數(shù)轉(zhuǎn)換器中。以14位混合電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器為例，如圖1所示，假設(shè)14位混合電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器由高6位電容DAC和低8位電阻DAC構(gòu)成，高6位電容DAC一共包含64個單位電容。

總體來說，由于受目前工藝條件限制，電容不能滿足14位的匹配精度，因此，利用校正技術(shù)來克服工藝缺陷在高精度ADC設(shè)計中必不可少。如何在片上實現(xiàn)高效的電容失配校正技術(shù)，是超高精度ADC的設(shè)計必須面臨的一個難題。

電容失配校正技術(shù)通常采用以下三種設(shè)計方案；

方案一：DAC前臺校正方法，文獻有Z.Wang,R.Lin,E.Gordon,et al,“An in-situ temperature-sensing interface based on a SAR ADC in 45nm LP digital CMOS for the frequency temperature compensation of crystal oscillators,”Proceedings of Digest of Technical Papers of IEEE International Solid-State Circuits Conference(ISSCC),2010.316–318；該方法用兩個校正DAC分別對ADC進行比較器失調(diào)和電容失配校正，校正后性能會有明顯的改善，但是兩個校正DAC的功耗和面積已經(jīng)超過了主DAC，功耗較大。方案二：慢而精確的輔助ADC校正方法，文獻有S.Chen,R.Brodersen,“A 6-bit 600-MS/s 5.3-mW Asynchronous ADC in 0.13μm CMOS，”IEEE Journal of Solid-State Circuits,2006,41(12):2669–2680；該方法采用一個慢而精確的輔助ADC與主ADC一起對輸入電壓進行轉(zhuǎn)換，輔助ADC的輸出作為主ADC輸出的參考，“最小均方誤差”算法根據(jù)輔助ADC的輸出值調(diào)節(jié)主ADC的待校正參數(shù)，使得兩個ADC輸出的差值越來越小，最后收斂。輔助ADC校正技術(shù)精度高，易于片上集成，但由于該校正方法除了需設(shè)計主ADC之外，還需要設(shè)計另外一個更精確的輔助ADC，增加了設(shè)計的復(fù)雜度，也增加了芯片的功耗和面積。方案三：“最小均方誤差”(LMS)算法數(shù)字校正方法，文獻有W.Liu,P.Huang,Y.Chiu,“A 12-bit,45-MS/s,3-mW Redundant Successive Approximation Register analog-to-Digital Converter With Digital Calibration,”IEEE Journal of Solid-State Circuits,2011,46(11):2661–2672；該方法對同一個輸入電壓轉(zhuǎn)換兩次，LMS算法根據(jù)ADC兩次轉(zhuǎn)換結(jié)果的不同，計算電容失配誤差并校正，該算法雖然不需要精確參考源，但是對同一個輸入電壓轉(zhuǎn)換兩次導(dǎo)致采樣率降低一半，嚴重犧牲了速度。

技術(shù)實現(xiàn)要素：

電容失配校正技術(shù)研究首先考慮的是易于片上實現(xiàn)，基于LMS算法的校正方案精度高且校準效果好，但初始值若選取不當會導(dǎo)致算法復(fù)雜度增加，甚至不收斂，不易于片上實現(xiàn)，而傳統(tǒng)采用的DAC的校正技術(shù)最易于片上實現(xiàn)且成功率最高，但是不容易實現(xiàn)超高精度，本發(fā)明擬通過電容排序、重構(gòu)，提出一種能提高電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器線性度的電容排序方法。

本發(fā)明的技術(shù)方案包括：一種能提高電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器線性度的電容排序方法，該方法包括：

步驟1：在混合電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器的正電容陣列和負電容陣列處各設(shè)置64個單位電容，將正電容陣列與負電容陣列相對的單位電容分為一組，獲得64組電容；

步驟2：將第一組電容中的正電容接VREFP，負電容接VREFN，其余組的正電容接VREFN，其余組的負電容接VREFP，進行正常的逐次逼近位循環(huán)過程，得到對應(yīng)于第一組電容的數(shù)字碼；然后將第二組電容中的正電容接VREFP，負電容接VREFN，其余組的正電容接VREFN，其余組的負電容接VREFP，進行正常的逐次逼近位循環(huán)過程，得到對應(yīng)于第二組電容的數(shù)字碼；重復(fù)此步驟，直至得到64組電容各自對應(yīng)的數(shù)字碼；

步驟3：根據(jù)步驟2獲得的64組電容各自對應(yīng)的數(shù)字碼，將64組電容按電容大小進行排序，排序后的電容組編號為C₁～C₆₄；

步驟4：將64組電容按如下順序排列接入混合電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器的電容陣列處：

C₁、C₆₄、C₂、C₆₃、C₃、C₆₂、C₄、C₆₁、C₅、C₆₀、C₆、C₅₉、C₇、C₅₈、C₈、C₅₇、C₉、C₅₆、C₁₀、C₅₅、C₁₁、C₅₄、C₁₂、C₅₃、C₁₃、C₅₂、C₁₄、C₅₁、C₁₅、C₅₀、C₁₆、C₄₉、C₁₇、C₄₈、C₁₈、C₄₇、C₁₉、C₄₆、C₂₀、C₄₅、C₂₁、C₄₄、C₂₂、C₄₃、C₂₃、C₄₂、C₂₄、C₄₁、C₂₅、C₄₀、C₂₆、C₃₉、C₂₇、C₃₈、C₂₈、C₃₇、C₂₉、C₃₆、C₃₀、C₃₅、C₃₁、C₃₄、C₃₂、C₃₃。

本發(fā)明提出一種能提高逐次逼近模數(shù)轉(zhuǎn)換器線性度的電容排序方法，其特點在于：不需要引入任何校正算法，只需要對電容進行排序和重構(gòu)。本發(fā)明提出的電容排序方法可避免電容失配在同一碼字的誤差進行累加，因此，與傳統(tǒng)依賴校正算法來提高線性度的校正方法相比，具有結(jié)構(gòu)更簡單、占用芯片面積更小、更容易在片上實現(xiàn)的效果。

附圖說明

圖1為14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器。

圖2為本發(fā)明提出的電容排序、重構(gòu)方法。

圖3為本發(fā)明提出的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器。

圖4為本發(fā)明提出的電容測量方法。

圖5為傳統(tǒng)14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器無雜散動態(tài)范圍SFDR蒙特卡洛仿真結(jié)果。

圖6為本發(fā)明提出的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器無雜散動態(tài)范圍SFDR蒙特卡洛仿真結(jié)果。

具體實施方式

本發(fā)明提出一種能提高電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器線性度的電容排序方法，將電容拆分成單位電容，并對所有單位電容進行排序和重構(gòu)，從而達到提高線性度的目的。下面以14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器為例進行詳述。本發(fā)明提出的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器的系統(tǒng)結(jié)構(gòu)如圖3所示，它由高6位電容DAC和低8位電阻DAC以及比較器共同組成。上電之后首先對所有單位電容進行測量并排序，測量方法如圖4所示，正電容陣列第一個單位電容接VREFP，其余所有電容接VREFN，負電容陣列第一個單位電容接VREFN，其余所有電容接VREFP，之后進行正常的逐次逼近轉(zhuǎn)換過程，得到與第一個單位電容值大小對應(yīng)的數(shù)字碼，第二個電容的測量方法與第一個電容相同，即正電容陣列第二個單位電容接VREFP，其余所有電容接VREFN，負電容陣列第二個單位電容接VREFN，其余所有電容接VREFP，之后進行正常的逐次逼近轉(zhuǎn)換過程，得到與第二個單位電容值大小對應(yīng)的數(shù)字碼，以此類推，直至得到所有電容的數(shù)字碼，最后根據(jù)這些數(shù)字碼對電容進行排序并進行一頭一尾交叉組合，若C₁為最小電容，C₆₄為最大電容，則第一個最小電容C₁后面接最大電容C₆₄，第三個電容C₂后面接倒數(shù)第二個電容C₆₃，第五個電容C₃后面接倒數(shù)第三個電容C₆₂，一直到最后兩個電容分別為C₃₂和C₃₃。

本發(fā)明之所以可以提高線性度，主要基于如下中心思想：傳統(tǒng)逐次逼近模數(shù)轉(zhuǎn)換器普遍采用的位循環(huán)模式為：對某一固定位的判斷總采用某一固定的電容，即在轉(zhuǎn)換過程中，所有位循環(huán)都采用同一種電荷重分配方案，導(dǎo)致由電容失配引入的誤差總在同一碼字不斷累加，為了避免由電容失配引入的誤差總在同一碼字不斷累加，本發(fā)明提出一種新型的簡單易實現(xiàn)的電容排序重構(gòu)模式，不需要引入額外運放做噪聲整形，也不需要任何校正算法，只需要將電容拆分成單位電容，并進行排序和重構(gòu)，即可避免電容失配引入的誤差總在同一碼字不斷累加，從而達到提升線性度的目的。

對傳統(tǒng)的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器進行matlab仿真，無雜散動態(tài)范圍SFDR仿真結(jié)果如圖5所示，單位電容取值為100μf，單位電容失配誤差為0.001，蒙特卡洛仿真次數(shù)為500次，而本發(fā)明提出的14位電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器SFDR仿真結(jié)果如圖6所示。

.表1總結(jié)了傳統(tǒng)電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器與本發(fā)明提出的電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器的SFDR仿真的性能對比。表1表明：相比傳統(tǒng)電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器，本發(fā)明將SFDR最小值提高了5.9dB，SFDR平均值提高了10.2dB。

本發(fā)明針對傳統(tǒng)電阻電容型逐次逼近模數(shù)轉(zhuǎn)換器提出了一種新的電容排序、重構(gòu)技術(shù)，只需要將電容拆分成單位電容，并排序、重構(gòu)，就可實現(xiàn)線性度的優(yōu)化，控制邏輯簡單，硬件開銷小，相比傳統(tǒng)采用噪聲整形技術(shù)或者校正算法來提高線性度的方法，本發(fā)明能節(jié)約功耗和芯片面積。

表1：傳統(tǒng)14位SAR ADC與本發(fā)明提出的14位SAR ADC的SFDR對比