本實用新型涉及一種預處理電路，尤其涉及一種增量式正余弦編碼器信號的預處理電路。
背景技術：
信號預處理是對各種類型的電信號進行前期處理，是按各種預期的目的及要求進行加工過程的統(tǒng)稱，就是要把記錄在某種媒體上的信號進行處理，以便抽取出有用信息的過程，它是對信號進行提取、變換、分析、綜合等處理過程的統(tǒng)稱。
正余弦編碼器在進行粗位置計數(shù)或精位置插值的之前，必須對編碼器的原始信號進行預處理。一方面，預處理電路為后續(xù)DSP(數(shù)字信號處理器)中的粗位置計數(shù)單元(粗位置計數(shù)，即先對方波信號進行4倍頻，然后計算電機轉子的實時位置)提供理想的方波信號源；另一方面，預處理電路為后續(xù)DSP中的精確位置插值單元提供理想的模擬信號源。所謂的精確位置插值，即對模擬信號的一個周期進行時間分割，分割成若干個相等的信號段，本來模擬信號的一個周期只會產生一個觸發(fā)脈沖，現(xiàn)在經過插值分成若干個相等的信號段后就會產若干個觸發(fā)脈沖。提高了計數(shù)系統(tǒng)的分辨率。例如，某型正余弦編碼器的線數(shù)是2048(每轉產生2048個信號周期)，經4倍頻后其物理分辨率＝模擬信號一個周期/4＝360*3600/(2048*4)＝158.203125弧度秒，這個數(shù)值就是DSP中粗位置計數(shù)單元對電機轉子進行位置計數(shù)的分辨率。傳統(tǒng)的對編碼器的方波信號處理方法及電路因為無法突破4倍頻這個概念(更多的倍頻將使得位置信號失真)，因此無法獲得更高的轉子位置計數(shù)系統(tǒng)分辨率。
技術實現(xiàn)要素：
為了解決上述技術問題，本實用新型提出了一種增量式正余弦編碼器信號的預處理電路，其輸出帶有安全和冗余功能的預處理信號。
本實用新型的解決方案是：一種增量式正余弦編碼器信號的預處理電路，其用于輸出帶有安全和冗余功能的預處理信號；其包括加法器、減法器、反相器、三個比例放大差分整形電路、三個比較器；其中，
比例放大差分整形電路一對增量式正余弦編碼器輸出的一對正弦增量信號A+和A-，進行差分整形、比例放大，生成A相正弦信號Asinα；
比例放大差分整形電路二對增量式正余弦編碼器輸出的一對余弦增量信號B+和B-，進行差分整形、比例放大，生成B相余弦信號Bcosα；其中，A相正弦信號Asinα和B相余弦信號Bcosα的相位相差90°；
加法器對A相正弦信號Asinα加上B相余弦信號Bcosα做模擬量加法運算形成(α+45°)，再乘以系數(shù)得到相對A相正弦信號Asinα移相45°的A相45°移相信號Asin(α+45°)；
減法器對B相余弦信號Bcosα減去A相正弦信號Asinα做模擬量減法運算形成(α+45°)，再乘以系數(shù)得到相對B相余弦信號Bcosα移相45°的B相45°移相信號Bcos(α+45°)；
反相器對B相45°移相信號Bcos(α+45°)反轉，生成反轉信號－Bcos(α+45°)；
比較器一將A相正弦信號Asinα轉換為A相矩形波信號S_A_1；其中，A相矩形波信號S_A_1冗余生成A相矩形波冗余信號S_A_2；
比較器二將B相余弦信號Bcosα轉換為B相矩形波信號S_B_1；其中，B相矩形波信號S_B_1冗余生成B相矩形波冗余信號S_B_2；
比例放大差分整形電路三對增量式正余弦編碼器輸出的一對參考點增量信號R+和R-，進行差分整形、比例放大后再由比較器三轉換為參考點R矩形波信號S_R。
作為上述方案的進一步改進，每個比例放大差分整形電路包括對輸入信號實現(xiàn)差分整形的差分整形電路和實現(xiàn)比例放大的比例放大電路。
作為上述方案的進一步改進，每個比例放大差分整形電路包括電阻R1～R6、電阻R20、電容C1～C5、電容C7、運算放大器U1～U3；正弦增量信號A+輸入運算放大器U1的同相端，正弦增量信號A－輸入運算放大器U2的同相端，運算放大器U1、U2的兩個同相端之間串聯(lián)電阻R1，且運算放大器U1、U2的兩個同相端分別并聯(lián)電容C1、C2，搭建一階RC濾波，運算放大器U1、U2的兩個反相端分別連接各自的輸出端，形成負反饋；運算放大器U1的輸出端經由電阻R2連接運算放大器U3的同相端，運算放大器U2的輸出端經由電阻R3連接運算放大器U3的反相端，運算放大器U3的同相端還經由電容C4、C3接地，電阻R4并聯(lián)在電容C4上，電容C4、C3之間接入電源；運算放大器U3反相端經由電容C5連接運算放大器U3的輸出端，電阻R5并聯(lián)在電容C5上，電容C7的一端連接在電阻R6和電阻20之間，電容C7的另一端接地；運算放大器U3的輸出端還經由電阻R6、電阻R20作為比例放大差分整形電路的輸出端。
作為上述方案的進一步改進，該比較器一的同相端接收A相正弦信號Asinα，該比較器一的反相端一方面接電源，用作偏置電壓，另一方面經由一個電容C6接地，該比較器一的輸出端輸出A相方波信號S_A_1。
作為上述方案的進一步改進，該比較器二的同相端接收B相余弦信號Bcosα，該比較器二的反相端一方面接電源，用作偏置電壓，另一方面經由一個電容接地，該比較器二的輸出端輸出B相方波信號S_B_1。
作為上述方案的進一步改進，該比例放大差分整形電路三的輸出端連接該比較器三的同相端，該比較器三的反相端一方面接電源，用作偏置電壓，另一方面經由一個電容接地，該比較器三的輸出端輸出參考點R矩形波信號S_R。
作為上述方案的進一步改進，該加法器包括電阻R7～R11、運算放大器U5；A相正弦信號Asinα、B相余弦信號Bcosα分別經由電阻R7、電阻R8連接運算放大器U5的同相端，運算放大器U5的反相端經由電阻R10接地，電阻R9的兩端分別連接運算放大器U5的反相端和輸出端，運算放大器U5的輸出端經由電阻R11輸出A相45°移相信號Asin(α+45°)。
作為上述方案的進一步改進，該減法器包括電阻R12～R16、運算放大器U6；A相正弦信號Asinα經由電阻R12連接運算放大器U6的反相端，B相余弦信號Bcosα經由電阻R13連接運算放大器U6的同相端，運算放大器U6的同相端經由電阻R14接地，電阻R15的兩端分別連接運算放大器U6的反相端和輸出端，運算放大器U6的輸出端經由電阻R16輸出信號(α+45°)。
作為上述方案的進一步改進，該反相器包括電阻R17～R19、運算放大器U7；信號(α+45°)輸入運算放大器U7的反相端，運算放大器U7的同相端經由電阻R17接地，電阻R18的兩端分別連接運算放大器U7的反相端和輸出端，運算放大器U7的輸出端經由電阻R19輸出B相45°移相和反轉信號－Bcos(α+45°)。
在本實用新型中，通過對增量式正余弦編碼器信號預處理而輸出的多功能信號，為下游DSP處理提供了多種選擇，能夠滿足不同用戶不同程度的需求，本發(fā)明涉及的電路可在FPGA中用硬件描述語言把本實用新型的電路設計為IPcore，甚至還可設計制造成為一個標準的ASIC芯片，本實用新型是本領域在提升國家裝備制造業(yè)的基礎研究，尤其是對提高交流伺服永磁同步電機等執(zhí)行部件的轉子實時位置精度，作出了最大貢獻。
附圖說明
圖1是增量式正余弦編碼器信號的預處理電路的電路結構圖。
圖2是圖1中比例放大差分整形電路一和比較器一的電性接連圖。
圖3是由MATLAB對圖1中差分整形電路一和差分整形電路二分別進行仿真得到的相位相差90度的A相和B相的正余弦信號波形圖。
圖4是由MATLAB對圖1中比較器一進行仿真得到的A相方波信號圖。
圖5是圖1中加法器的電路圖。
圖6是由MATLAB對圖4中電路進行仿真得到的輸出信號波形圖。
圖7是圖1中減法器和反相器的電路連接圖。
圖8是由MATLAB對圖7中電路進行仿真得到的輸出信號波形圖。
圖9是對最終輸出的兩路信號ASin(a+45°)和-Bcos(a+45°)在MATLAB中進行比較的信號波形圖。
具體實施方式
為了使本實用新型的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
請一并參閱圖1至圖9，本實用新型的增量式正余弦編碼器信號的預處理電路用于輸出帶有安全和冗余功能的預處理信號，這是和傳統(tǒng)預處理信號之間存在的較大的不同之處。請參閱圖1，本該預處理電路包括三個比例放大差分整形電路1～3、三個比較器4～6、加法器7、減法器8、反相器9。
該預處理信號的每一幀包括以下信號Asinα、Bcosα、Asin(α+45°)、－Bcos(α+45°)、S_A_1、S_A_2、S_B_1、S_B_2、S_R。
Asinα：比例放大差分整形電路一1對增量式正余弦編碼器輸出的一對正弦增量信號A+和A-，進行差分整形、比例放大，生成A相正弦信號Asinα。
Bcosα：比例放大差分整形電路二2對增量式正余弦編碼器輸出的一對余弦增量信號B+和B-，進行差分整形、比例放大，生成B相余弦信號Bcosα，其中，A相正弦信號Asinα和B相余弦信號Bcosα的相位相差90°。
Asin(α+45°)：加法器7對A相正弦信號Asinα加上B相余弦信號Bcosα做模擬量加法運算形成信號(α+45°)，再乘以系數(shù)得到相對A相正弦信號Asinα移相45°的A相45°移相信號Asin(α+45°)。
－Bcos(α+45°)：減法器8對B相余弦信號Bcosα減去A相正弦信號Asinα做模擬量減法運算形成信號(α+45°)，再乘以系數(shù)得到相對B相余弦信號Bcosα移相45°的B相45°移相信號Bcos(α+45°)，再經由反相器9反轉，生成反轉信號－Bcos(α+45°)。
S_A_1：比較器一將A相正弦信號Asinα轉換為A相方波信號S_A_1。
S_A_2：S_A_1進行冗余生成A相方波冗余信號S_A_2。
S_B_1：比較器二將B相余弦信號Bcosα轉換為B相方波信號S_B_1。
S_B_2：S_B_1進行冗余生成B相方波冗余信號S_B_2。
S_R：比例放大差分整形電路三對增量式正余弦編碼器輸出的一對參考點增量信號R+和R-，進行差分整形、比例放大后再由比較器三轉換為參考點R方波信號S_R。
需要指出的是，本實用新型的重點并不在于三個比例放大差分整形電路1～3、三個比較器4～6、加法器電路7、減法器8、反相器9等這些部件本身，而是指主要由這些部件(三個比例放大差分整形電路1～3、三個比較器4～6、加法器電路7、減法器8、反相器9等)構成的完成本實用新型所需要的輸出帶有安全和冗余功能的預處理信號的這種構思。就如同電路，組成電路的電阻、電感、芯片等是現(xiàn)有技術中本身就存在的，但是并不因為它們的存在，就意味著由它們組成的電路一定是顯而易見的、一定是本領域技術人員的常規(guī)選擇，否則就阻礙了電路的不斷創(chuàng)新，就違背了專利法的目的。本實用新型在此想要表達的是：截止本實用新型申請之前，并未檢索到本實用新型的增量式正余弦編碼器信號的預處理電路這樣的電氣結構，設計出本實用新型的增量式正余弦編碼器信號的預處理電路需要付出創(chuàng)造性勞動，至少本領域技術人員從來就沒有這樣做過。
根據(jù)海德漢編碼器接口定義，對于1VPP正余弦增量輸出電壓信號A和B的典型幅值為1VPP，相位差為90°的電子角。接口信號為三對差分信號。在本實用新型的預處理電路中，為了得到A、B兩相信號即A相正弦信號Asinα、B相余弦信號Bcosα，需要對差分信號進行差分整形，比例放大等。同時為了能夠由A、B兩相信號各自經過比較器獲得方波信號(主要是指方波信號)，獲得的高低電平需滿足采樣芯片或者FPGA管腳等要求。
請結合圖2，每個比例放大差分整形電路可包括對輸入信號實現(xiàn)差分整形的差分整形電路和實現(xiàn)比例放大的比例放大電路。在本實施例中，每個比例放大差分整形電路包括電阻R1～R6、電阻R20、電容C1～C5、電容C7、運算放大器U1～U3。
正弦增量信號A+輸入運算放大器U1的同相端，正弦增量信號A－輸入運算放大器U2的同相端，運算放大器U1、U2的兩個同相端之間串聯(lián)電阻R1，且運算放大器U1、U2的兩個同相端分別并聯(lián)電容C1、C2，搭建一階RC濾波，運算放大器U1、U2的兩個反相端分別連接各自的輸出端，形成負反饋。運算放大器U1的輸出端經由電阻R2連接運算放大器U3的同相端，運算放大器U2的輸出端經由電阻R3連接運算放大器U3的反相端，運算放大器U3的同相端還經由電容C4、C3接地，電阻R4并聯(lián)在電容C4上，電容C4、C3之間接入電源。運算放大器U3反相端經由電容C5連接運算放大器U3的輸出端，電阻R5并聯(lián)在電容C5上，電容C7的一端連接在電阻R6和電阻20之間，電容C7的另一端接地；運算放大器U3的輸出端還經由電阻R6、電阻R20作為比例放大差分整形電路的輸出端。
比例放大差分整形電路一1的輸出端連接該比較器一4的同相端，使該比較器一的同相端接收A相正弦信號Asinα，該比較器一4的反相端一方面接電源Vcc，用作偏置電壓，另一方面經由一個電容C6接地，該比較器一4的輸出端輸出A相方波信號S_A_1。同理，比例放大差分整形電路二2的輸出端連接該比較器二5的同相端，使該比較器二的同相端接收B相余弦信號Bcosα，該比較器二5的反相端一方面接電源(圖未示)，用作偏置電壓，另一方面經由一個電容(圖未示)接地，該比較器二5的輸出端輸出B相方波信號S_B_1。比例放大差分整形電路三3的輸出端連接該比較器三6的同相端，該比較器三6的反相端一方面接電源(圖未示)，用作偏置電壓，另一方面經由一個電容(圖未示)接地，該比較器三6的輸出端輸出參考點R方波信號S_R。
由編碼器接口出來的正弦增量信號A相和B相，是一對相差90度的幅值為1V的差分信號，這里將差分信號A相和B相分別進行處理。以差分信號A+和A-為例，分別經過兩路放大器U1和U2進行放大，再進入放大器U3進行差分整合，輸出一路正弦信號Asinα，幅值范圍為0V～3.3V，同時將正弦信號Asinα輸入比較器U4，通過1.5V的偏置電壓，根據(jù)比較器特性參數(shù)，可得到一路近似于方波的信號，幅值范圍為0.4V～2.6V。圖4和圖3分別是由MATLAB對圖1中差分整形電路進行仿真得到的方波信號和相位相差90度的A相和B相的正余弦信號波形。
請結合圖5，加法器包括電阻R7～R11、運算放大器U5。Asinα、Bcosα分別經由電阻R7、R8連接運算放大器U5的同相端，運算放大器U5的反相端經由電阻R10接地，電阻R9的兩端分別連接運算放大器U5的反相端和輸出端，運算放大器U5的輸出端經由電阻R11輸出Asin(α+45°)。
這一部分電路是差分整形，比例放大及比較單路，生成A相正弦信號Asinα。最后通過1.5V的偏置電壓進行比較，輸出低電平為0.4V、高電平為2.6V的方波信號，即A相方波信號S_A。反相加法器電路7通過反饋電阻的阻值，以0.707(即)的比例進行乘積。
在經過差分整形電路輸出的兩路相位相差90度的正余弦信號Asinα和Bcosα，輸入加法器U5的同向端，同時兩相正余弦信號幅值相等。為滿足：
圖5中通過調節(jié)電阻R8、R7、R10和R9的電阻值使?jié)M足上述關系系數(shù)。
根據(jù)虛斷，同向輸入端沒有電流通過，導致通過電阻R8和R7的電流相等，通過電阻R10和R9的電流也相等。
因此：
根據(jù)虛斷，
V+＝V-
由此可得出：
圖6是由MATLAB對電路進行仿真得到的輸出信號波形，在圖6中可以看到，在加法器同向端輸入A相和B相兩相信號，經過加法器處理后，波形會相移45°，幅值增大約1.414倍，通過調節(jié)電阻R8、R7、R10和R9的電阻值，使幅值縮小0.707倍，便可以得到輸出信號Asin(α+45°)的波形。
請結合圖7，該減法器包括電阻R12～R16、運算放大器U6。A相正弦信號Asinα經由電阻R12連接運算放大器U6的反相端，B相余弦信號Bcosα經由電阻R13連接運算放大器U6的同相端，運算放大器U6的同相端經由電阻R14接地，電阻R15的兩端分別連接運算放大器U6的反相端和輸出端，運算放大器U6的輸出端經由電阻R16輸出信號(α+45°)。
該反相器包括電阻R17～R19、運算放大器U7。信號(α+45°)輸入運算放大器U7的反相端，運算放大器U7的同相端經由電阻R17接地，電阻R18的兩端分別連接運算放大器U7的反相端和輸出端，運算放大器U7的輸出端經由電阻R19輸出B相45°移相和反轉信號－Bcos(α+45°)。
而對于DSP中的精確位置插值單元來說，對模擬信號的一個周期進行時間分割插值，例如分割成8等份，那么插值后的分辨率＝模擬信號一個周期/8＝360*3600/(2048*8)＝79.1015625弧度秒，這個數(shù)值是對一個信號周期進行8等分插值細分后獲得的轉子位置計數(shù)系統(tǒng)分辨率，顯然，這個分辨率比粗位置計數(shù)分辨率提高了1倍。再舉例，一臺高精密CNC機床要求轉子位置精度±5弧度秒，那么需要對一個信號周期進行插值細分的數(shù)量＝360*3600/(2*5*2048)＝63.28125，即只需對一個信號周期進行64等分的插值處理，就可以獲得小于±5弧度秒的轉子位置精度。
DSP除了接收來自預處理電路的信號Asinα和Bcosα，并據(jù)此進行轉子實時位置和實時速度計算外(提供對電機的轉子實時位置的粗略位置計數(shù)和精確位置插值的計算功能之)，DSP還接收來自預處理電路的安全信號Asin(α+45°)和－Bcos(α+45°)，并據(jù)此安全信號再次進行轉子實時位置和實時速度計算，DSP對轉子實時位置和實時速度的兩組計算結果進行交叉比較，對比較結果執(zhí)行安全操作。
在經過差分整形電路輸出的兩路相位相差90度的正余弦信號Asinα和Bcosα，輸入減法器不同向端，兩相正余弦信號幅值相等，同時將得到的輸出信號輸入反相器進行反相。為滿足：
圖7中通過調節(jié)電阻R13、R12、R14和R15的電阻值使?jié)M足上述關系系數(shù)。
根據(jù)虛斷，U6同向輸入端沒有電流通過，導致通過電阻R12和R13的電流相等，通過電阻R14和R15的電流也相等。
因此：
根據(jù)虛斷，
V+＝V_
由此可得出：
將得到的幅值增大約1.414倍的余弦信號輸入反相器中，通過調節(jié)電阻R16和R18的阻值大小，使幅值縮小0.707倍，相位反相180度。
在U7中，運放的同向端接地。根據(jù)虛短，反向端電壓0V。根據(jù)虛斷，反向輸入端輸入高電阻，幾乎沒有電流輸入輸出，電阻R16和R18串聯(lián)，通過電阻R16和R18的電流相等。
通過電阻R16的電流：
通過電阻R18的電流：I7＝(V--Vout)/R18
根據(jù)虛斷，V+＝V_
由此可得出：
圖8是由MATLAB對圖7電路進行仿真得到的輸出信號波形，在圖中可以看到，在減法器不同向端輸入A相和B相兩相信號，經過減法器處理后，波形會相移45°，通過調節(jié)R13、R12、R14和R15的電阻值，使幅值增大約1.414倍，得到輸出信號(α+45°)的波形通過調節(jié)R16和R18的電阻值，使幅值縮小0.707倍，同時進行反相，便可以得到輸出信號－Bcos(α+45°)的波形。
圖9是對最終輸出的兩路信號Asin(α+45°)和－Bcos(α+45°)在MATLAB中進行比較，從輸出信號的起始點來看，經過加法器和減法器與反相器處理后，兩路正余弦信號Asin(α+45°)和－Bcos(α+45°)會有135°的相位差，但從信號的連續(xù)性連看，經過處理后的信號與A相和B相兩相信號一樣都是有90度的相位差。所以，信號起始處的相位差是可以忽略的。
對編碼器信號的處理，包括DSP處理(粗略位置計數(shù)和精確位置插值)和編碼器信號預處理。尤其對增量式正余弦編碼器信號的處理是獲得伺服電機轉子實時位置(尤其高分辨率轉子實時位置)的關鍵并唯一的途徑，是高精密CNC機床、伺服機械手、數(shù)控回轉工作臺、多功能數(shù)控角度銑頭、電主軸等執(zhí)行部件提高伺服軸(含直線軸和旋轉軸)精度的必要物質基礎。對編碼器信號的處理(計數(shù)及安全)及數(shù)字化一直是國家裝備制造業(yè)的技術短板，為了打破西方的技術壟斷、提升我國高檔數(shù)控機床、交流伺服傳動的位置檢測及反饋精度，已經上升為國家高度。《智能制造裝備創(chuàng)新發(fā)展工程實施方案》(發(fā)改高技[2014]2072號)文件在關于全數(shù)字交流伺服系統(tǒng)的描述中要求實現(xiàn)交流伺服驅動內部控制及測量單元的全數(shù)字化。文件中提到的交流伺服驅動內部控制及測量單元指的就是CNC領域廣泛使用的交流伺服永磁同步電機及電機中的正余弦信號編碼器?？梢姡瑢φ嘞倚盘柧幋a器信號的處理意義的重要性。
有相當多的文獻提出了對編碼器(主要是TTL信號編碼器)的方波信號進行4倍頻然后再進行粗略位置計數(shù)的電路或方法；有很少的文獻指出，對正余弦編碼器的模擬信號進行方波化處理，轉換成方波信號，然后利用類似處理方波信號編碼器的方法，進行粗略位置計數(shù)，如專利文獻ZL201520574867.8，ZL201520570360.5，201510465550.5，201510467898.8，201510465547.3，201610517319.0，201610518856.7，2016120690307.3(以下簡稱專利文獻組合)都提到了把正余弦編碼器的模擬信號轉換成方波信號然后再進行粗略位置計數(shù)的方法；專利文獻組合還提到了對正余弦編碼器的模擬信號進行移相等于預處理然后再利用DSP進行精確位置插值，從而獲得更精確的伺服電機轉子實時位置的工藝流程；此外專利文獻組合也提到了安全編碼器信號的工藝流程。專利文獻組合沒有提出預處理電路的詳細實現(xiàn)方法和和其實現(xiàn)的理論基礎。
另外，為了加強對編碼器信號預處理及后處理的保密，發(fā)達國家采取了比申請專利更有效的方法，即設計編碼器信號預處理和后處理的IP core，把設計電路和算法封裝到IP core中，用戶購買使用，無法知道為什么這樣使用；甚至設計制造專用ASIC芯片。
對編碼器信號的處理，包括DSP處理和編碼器信號預處理兩部分，兩部分都具有十分重要的作用，缺一不可。DSP處理主要負責算法處理，是理論基礎；編碼器信號預處理負責為DSP算法提供合適的信號源，是物質基礎。本實用新型提出的對增量式正余弦編碼器信號的預處理負責為DSP處理(不在本案中描述)提供信號源，具體內容是：A+、A-、B+、B-、R+、R-六路原始(本實用新型文中使用的符號A、B、R僅用來區(qū)別信號相，不具有幅值含義，以下同)的增量式正余弦編碼器差分信號(幅值1VPP)經過編碼器信號的預處理電路后生成9路信號，提供給DSP處理單元，方波信號S_B_1及S_A_1提供給DSP處理單元的粗略位置計數(shù)一(不在本案中)，用于對伺服電機轉子實時位置的粗略計數(shù)；方波信號S_B_2及S_A_2提供給DSP處理單元的粗略位置計數(shù)二(不在本案中)，用于對伺服電機轉子實時位置的粗略計數(shù)，粗略位置計數(shù)一和二對計數(shù)結果執(zhí)行安全操作和CRC冗余校驗；S_R是轉子滿圈加一信號，每個S-R到來，粗略位置計數(shù)一和二清零，滿圈計數(shù)器+1；Asinα和Bcosα提供給DSP處理單元的精確位置插值一(不在本案中)，用于對伺服電機轉子精確的實時位置的插值細分計數(shù)；Asin(α+45°)和－Bcos(α+45°)提供給DSP處理單元的精確位置插值二(不在本案中)，用于對伺服電機轉子精確的實時位置的插值細分計數(shù)；精確位置插值一和二對計數(shù)結果執(zhí)行安全操作和CRC冗余校驗。
本實用新型優(yōu)點在于：提供了一個實用的實施電路；不僅對增量式正余弦編碼器信號預處理以獲得方波信號進行粗位置計數(shù)，還對增量式正余弦編碼器信號進行調理以獲得模擬量信號，用于精確位置插值；不僅對獲得的方波信號進行正常的粗略位置計數(shù)，還生成了另一路用于DSP處理執(zhí)行安全操作的方波信號；不僅對獲得的模擬信號進行正常的精確位置插值，還通過移相等處理獲得另一路用于DSP處理執(zhí)行安全操作的模擬信號。
以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本實用新型的保護范圍之內。