冗余時(shí)鐘轉(zhuǎn)變?nèi)菹捩i存電路的制作方法
【專利說(shuō)明】冗余時(shí)鐘轉(zhuǎn)變?nèi)菹捩i存電路
[0001]本申請(qǐng)要求2014年4月29日遞交的美國(guó)專利申請(qǐng)US12/265，097的優(yōu)先權(quán)，將其全部合并在此作為參考。
技術(shù)領(lǐng)域
[0002]本發(fā)明的實(shí)施例總體上涉及電子硬件和操作電子硬件的方法，更具體地涉及一種鎖存電路和操作鎖存電路的方法。
【背景技術(shù)】
[0003]電路中的功耗是重要的性能度量。例如，對(duì)于諸如微處理器和智能卡之類的低功率嵌入式設(shè)備，減小功耗對(duì)于設(shè)備的性能是重要的。數(shù)字設(shè)備的冗余時(shí)鐘轉(zhuǎn)變(redundantclock transit1n)引起的動(dòng)態(tài)功耗可能占數(shù)字設(shè)備的總功耗的主要部分。具體地，鎖存電路的內(nèi)部節(jié)點(diǎn)的充電和放電導(dǎo)致了不必要的功耗，其中對(duì)于連續(xù)時(shí)鐘周期，鎖存電路中的輸入數(shù)據(jù)具有相同的狀態(tài)。例如，由冗余時(shí)鐘轉(zhuǎn)變引起的動(dòng)態(tài)功耗可能占鎖存電路功耗的約50%。冗余時(shí)鐘轉(zhuǎn)變對(duì)功耗的減小可以減小鎖存電路的總功耗，并且改進(jìn)鎖存電路的功率效率。因此，需要減小由鎖存電路中的冗余時(shí)鐘轉(zhuǎn)變引起的功耗。

【發(fā)明內(nèi)容】

[0004]描述了鎖存電路和操作鎖存電路的方法的實(shí)施例。在一個(gè)實(shí)施例中，一種鎖存電路包括:輸入端子，配置為接收輸入數(shù)據(jù)信號(hào)；開(kāi)關(guān)單元，配置為控制輸入數(shù)據(jù)信號(hào)的施加；第一反相器電路，與所述開(kāi)關(guān)單元相連，其中所述第一反相器電路包括第一交叉耦合反相器對(duì)；以及第二反相器電路，通過(guò)所述開(kāi)關(guān)單元與所述第一反相器電路相連。所述第二反相器電路包括第二交叉耦合反相器對(duì)和兩個(gè)晶體管裝置。第二交叉耦合反相器對(duì)的每一個(gè)反相器通過(guò)相應(yīng)晶體管裝置與電壓軌相連。兩個(gè)晶體管裝置各自與位于開(kāi)關(guān)單元和第一反相器電路或第二反相器電路之間的節(jié)點(diǎn)相連。鎖存電路實(shí)現(xiàn)了數(shù)據(jù)相關(guān)功率門(mén)控(gating)，以減小或消除由鎖存電路內(nèi)的冗余時(shí)鐘轉(zhuǎn)變引起的動(dòng)態(tài)功耗。還描述了其他實(shí)施例。
[0005]在實(shí)施例中，一種鎖存電路包括:輸入端子，配置為接收輸入數(shù)據(jù)信號(hào)；開(kāi)關(guān)單元，配置為控制輸入數(shù)據(jù)信號(hào)的施加；第一反相器電路，與所述開(kāi)關(guān)單元相連，其中所述第一反相器電路包括第一交叉耦合反相器對(duì)；以及第二反相器電路，通過(guò)所述開(kāi)關(guān)單元與所述第一反相器電路相連。所述第二反相器電路包括第二交叉耦合反相器對(duì)和兩個(gè)晶體管裝置。第二交叉耦合反相器對(duì)的每一個(gè)反相器通過(guò)相應(yīng)晶體管裝置與電壓軌相連。兩個(gè)晶體管裝置各自與位于開(kāi)關(guān)單元和第一反相器電路或第二反相器電路之間的節(jié)點(diǎn)相連。
[0006]在實(shí)施例中，鎖存電路包括配置為接收輸入數(shù)據(jù)信號(hào)的輸入端子、開(kāi)關(guān)單元、第一反相器電路和第二反相器電路。開(kāi)關(guān)單元包括:第一反相器，配置為根據(jù)輸入數(shù)據(jù)信號(hào)產(chǎn)生輸入數(shù)據(jù)信號(hào)的反相信號(hào)；與第一反相器相連的第二反相器，配置為產(chǎn)生輸入數(shù)據(jù)信號(hào)的非反相信號(hào)；第一極性的第一組開(kāi)關(guān)晶體管，其中第一組晶體管與第一和第二反相器相連；以及相反的第二極性的第二組開(kāi)關(guān)晶體管。第一反相器電路與第一組和第二組開(kāi)關(guān)晶體管相連，并且包括第一交叉耦合反相器對(duì)。第二反相器電路通過(guò)第二組開(kāi)關(guān)晶體管與第一反相器電路相連。第二反相器電路包括第二交叉耦合反相器對(duì)和兩個(gè)晶體管裝置。第二交叉耦合反相器對(duì)的每一個(gè)反相器與低電壓軌相連，并且通過(guò)相應(yīng)晶體管裝置與高電壓軌相連。兩個(gè)晶體管裝置的柵極端子交叉連接至第二組開(kāi)關(guān)晶體管的漏極端子或源極端子。
[0007]在實(shí)施例中，一種操作鎖存電路的方法包括:在鎖存電路處接收輸入數(shù)據(jù)；以及如果針對(duì)鎖存電路的連續(xù)時(shí)鐘周期輸入數(shù)據(jù)是不同的，則對(duì)鎖存電路的交叉耦合反相器對(duì)的輸入節(jié)點(diǎn)進(jìn)行放電或充電。
【附圖說(shuō)明】
[0008]根據(jù)結(jié)合附圖的作為本發(fā)明遠(yuǎn)離的示例描述的以下詳細(xì)描述，本發(fā)明實(shí)施例的其他方面和優(yōu)勢(shì)將變得清楚明白。
[0009]圖1是根據(jù)本發(fā)明實(shí)施例的鎖存電路的示意性方框圖。
[0010]圖2描述了圖1所示的鎖存電路的實(shí)施例。
[0011]圖3描述了圖1所示的鎖存電路的另一個(gè)實(shí)施例。
[0012]圖4描述了圖1所示的鎖存電路的另一個(gè)實(shí)施例。
[0013]圖5示出了圖4的鎖存電路處于低相位時(shí)鐘信號(hào)階段。
[0014]圖6示出了圖4的鎖存電路處于時(shí)鐘信號(hào)的上升沿。
[0015]圖7示出了圖4的鎖存電路處于活動(dòng)保持狀態(tài)。
[0016]圖8示出了圖3的鎖存電路處于保持狀態(tài)。
[0017]圖9示出了圖3和圖4所示的鎖存電路的信號(hào)的一些示例。
[0018]圖10是說(shuō)明了根據(jù)本發(fā)明實(shí)施例的操作鎖存電路的方法的流程圖。
[0019]貫穿說(shuō)明書(shū)，類似的參考數(shù)字可以用于表示類似的元件。
【具體實(shí)施方式】
[0020]應(yīng)該易于理解的是這里通常描述并且在附圖中說(shuō)明的實(shí)施例的部件可以按照多種不同的結(jié)構(gòu)來(lái)設(shè)置和設(shè)計(jì)。因此，如在附圖中所示的各種實(shí)施例的以下詳細(xì)描述并非意欲限制本發(fā)明的范圍，相反只是各種實(shí)施例的表示。盡管在附圖中展示了實(shí)施例的各個(gè)方面，除非另有說(shuō)明，附圖不必按比例繪制。
[0021]認(rèn)為所述實(shí)施例在所有方面都只是說(shuō)明而非限制。因此，本發(fā)明的范圍由所附權(quán)利要求而非詳細(xì)描述限制。落在權(quán)利要求等價(jià)物的意思和范圍內(nèi)的所有改變都包括在本發(fā)明的范圍內(nèi)。
[0022]貫穿說(shuō)明書(shū)對(duì)于特征、優(yōu)勢(shì)或類似語(yǔ)言的參考并非暗示可以利用本發(fā)明實(shí)現(xiàn)的所有特征和優(yōu)勢(shì)應(yīng)該在任意單獨(dú)的實(shí)施例中。相反，對(duì)于特征和優(yōu)勢(shì)的參考應(yīng)該理解為意味著在至少一個(gè)實(shí)施例中包括結(jié)合實(shí)施例描述的特定特征、優(yōu)勢(shì)或特性。因此，貫穿該說(shuō)明書(shū)，對(duì)于特征優(yōu)勢(shì)的討論和類似語(yǔ)言可以但是也不必表示相同的實(shí)施例。
[0023]另外如上所述，本發(fā)明的所述特征、優(yōu)勢(shì)和特征可以在一個(gè)或多個(gè)實(shí)施例中按照任意合適的方式進(jìn)行組合。本領(lǐng)域普通技術(shù)人員應(yīng)該理解的是:根據(jù)這里的描述，可以在不包括具體實(shí)施例的一個(gè)或多個(gè)特定特征或優(yōu)勢(shì)的情況下實(shí)現(xiàn)本發(fā)明。在其他示例中，在特定的實(shí)施例中可以存在并非在本發(fā)明的所有實(shí)施例中存在的附加特征和優(yōu)勢(shì)。
[0024]貫穿該說(shuō)明書(shū)對(duì)于“一個(gè)實(shí)施例”、“實(shí)施例”或類似語(yǔ)言的參考意味著在至少一個(gè)實(shí)施例中包括結(jié)合所示實(shí)施例描述的具體特征、結(jié)構(gòu)或特點(diǎn)。因此，貫穿該說(shuō)明書(shū)中的短語(yǔ)“在一個(gè)實(shí)施例中”、“在實(shí)施例中”和類似語(yǔ)言可以但并非必須指代相同的實(shí)施例。
[0025]圖1是根據(jù)本發(fā)明示例的鎖存電路100的示意性方框圖。在圖1所示的實(shí)施例中，鎖存電路包括輸入端子102、開(kāi)關(guān)單元104、第一反相器電路106、第二反相器電路108和輸出端子110。鎖存電路可以在各種應(yīng)用中使用，例如汽車應(yīng)用、通信應(yīng)用、工業(yè)應(yīng)用、醫(yī)療應(yīng)用、計(jì)算機(jī)應(yīng)用和/或消費(fèi)品或家電應(yīng)用。鎖存電路可以在基板中實(shí)現(xiàn)，例如半導(dǎo)體晶片或印刷電路板(PCB)。在實(shí)施例中，在低功率芯片上系統(tǒng)(SoC)中包括了鎖存電路。例如，可以在低功率密碼SoC中包括所述鎖存電路。盡管在圖1中示出了鎖存電路包括一些部件，在一些實(shí)施例中鎖存電路包括或多或少的部件來(lái)實(shí)現(xiàn)或多或少的功能。例如，鎖存電路可以包括時(shí)鐘源或電壓源。
[002