驅(qū)動電路以及半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及驅(qū)動電路及半導(dǎo)體裝置，尤其涉及對圖騰柱式(totem pole)連接的兩個功率器件中的高側(cè)的功率器件進行驅(qū)動的驅(qū)動電路以及半導(dǎo)體裝置。
【背景技術(shù)】
[0002]在逆變器或整流器中采用以下電路結(jié)構(gòu)，S卩，對功率器件進行圖騰柱式連接，并分別通過驅(qū)動電路對高側(cè)和低側(cè)的功率器件進行驅(qū)動。作為高側(cè)用的驅(qū)動電路，已知有HV驅(qū)動器 IC(HVIC)。
[0003]HV驅(qū)動器IC包括:生成使高側(cè)的功率器件導(dǎo)通或截止的信號的脈沖生成電路；電平移位電路；以及利用經(jīng)由該電平移位電路傳輸過來的信號對高側(cè)的功率器件進行驅(qū)動的高側(cè)驅(qū)動電路。電平移位電路對由脈沖生成電路以接地電位為基準生成的信號進行電平移位，并將其傳輸給設(shè)置在高側(cè)的高側(cè)驅(qū)動電路。此時，在電平移位電路中，產(chǎn)生振幅在接地電位與HV驅(qū)動器IC的高側(cè)電源電位之間變化的信號。高側(cè)驅(qū)動電路接收這種振幅的電壓來對高側(cè)的功率器件進行導(dǎo)通或截止驅(qū)動。
[0004]然而，低側(cè)的功率器件與高側(cè)的功率器件的連接點、即圖騰柱的中點與負載相連。因此，因負載和寄生電感而引起的外來噪聲有時會疊加到該圖騰柱的中點。此時，由于圖騰柱的中點電位變?yōu)檫^沖、下沖狀態(tài)，因此圖騰柱的中點電位變?yōu)楦邆?cè)的功率器件的高壓電位以上的電位、或接地電位以下的電位。
[0005]若在圖騰柱的中點電位變得低于接地電位的時刻有信號從脈沖生成電路輸出，則電平移位電路無法正常地將該信號傳輸?shù)礁邆?cè)驅(qū)動電路。該情況下，高側(cè)的功率器件在應(yīng)當截止的時刻無法截止而保持導(dǎo)通，或者在應(yīng)當導(dǎo)通的時刻無法導(dǎo)通而保持截止，從而無法維持原本的開關(guān)功能。
[0006]這里，已知一種應(yīng)對在應(yīng)當截止的時刻無法截止的情況的技術(shù)(例如參照專利文獻I)、以及應(yīng)對在應(yīng)當導(dǎo)通的時刻無法導(dǎo)通的情況的技術(shù)(例如參照專利文獻2)。根據(jù)專利文獻I的技術(shù)，在輸出第一截止脈沖信號并經(jīng)過規(guī)定時間后，輸出第二截止脈沖信號。由此，即使第一截止脈沖信號無法正常地在電平移位電路中傳輸，也能在電平移位電路中正常地傳輸?shù)诙刂姑}沖信號。專利文獻2的技術(shù)也同樣，在輸出第一導(dǎo)通脈沖信號并經(jīng)過規(guī)定時間后，輸出第二導(dǎo)通脈沖信號。由此，即使第一導(dǎo)通脈沖信號無法正常地在電平移位電路中傳輸，也能在電平移位電路中正常地傳輸?shù)诙?dǎo)通脈沖信號。
現(xiàn)有技術(shù)文獻專利文獻
[0007]專利文獻1:日本專利特開2004 - 120152號公報專利文獻2:日本專利特開2005 - 130355號公報

【發(fā)明內(nèi)容】

發(fā)明所要解決的技術(shù)問題
[0008]然而，在現(xiàn)有技術(shù)中，僅僅是在輸出第一截止或?qū)}沖信號并經(jīng)過規(guī)定時間后機械地輸出第二截止或?qū)}沖信號。因此，由于即使在經(jīng)過了規(guī)定時間后的時間點，也可能產(chǎn)生新的外來噪聲，因此還是留下了本質(zhì)上無法完全避免誤動作的問題。
[0009]本發(fā)明鑒于上述內(nèi)容而完成，其目的在于提供一種驅(qū)動電路以及半導(dǎo)體裝置，SP使在用于使高側(cè)的功率器件變?yōu)榻刂够驅(qū)顟B(tài)的信號無法在電平移位電路中正常傳輸?shù)那闆r下，也能可靠地避免誤動作。
解決技術(shù)問題所采用的技術(shù)方案
[0010]本發(fā)明為了解決上述問題，提供了一種驅(qū)動電路。該驅(qū)動電路的特征在于，包括:高側(cè)驅(qū)動電路，該高側(cè)驅(qū)動電路驅(qū)動高側(cè)功率器件；脈沖生成電路，該脈沖生成電路基于從外部輸入的邏輯輸入信號的第一邊沿和第二邊沿生成使高側(cè)功率器件導(dǎo)通的置位信號以及使其截止的復(fù)位信號；電平移位電路，該電平移位電路將置位信號和復(fù)位信號傳輸給高側(cè)驅(qū)動電路；高側(cè)電位檢測電路，該高側(cè)電位檢測電路對高側(cè)電位進行檢測；以及高側(cè)電位判定電路，該高側(cè)電位判定電路基于高側(cè)電位檢測電路所檢測到的高側(cè)電位的變化來輸出事件信號，根據(jù)高側(cè)電位判定電路輸出的事件信號以及從外部輸入的邏輯輸入信號，脈沖生成電路再次生成復(fù)位信號。
[0011]此外，本發(fā)明還提供一種具備上述驅(qū)動電路的半導(dǎo)體裝置。
根據(jù)這種驅(qū)動電路以及半導(dǎo)體裝置，高側(cè)電位判定電路輸出基于高側(cè)電位的變化的事件信號，根據(jù)事件信號以及從外部輸入的邏輯輸入再次生成復(fù)位信號。由此，能可靠地將應(yīng)轉(zhuǎn)變?yōu)榻刂範顟B(tài)的高側(cè)功率器件控制為截止狀態(tài)。
發(fā)明效果
[0012]上述結(jié)構(gòu)的驅(qū)動電路以及半導(dǎo)體裝置中，對電平移位電路無法正常傳輸使高側(cè)的功率器件變?yōu)閷?dǎo)通或截止狀態(tài)的置位或復(fù)位信號的情況進行判定從而再次生成復(fù)位信號，因此具有能有效防止誤動作的優(yōu)點。此外，關(guān)于置位信號，同樣也能再次生成，能有效防止誤動作。
[0013]本發(fā)明的上述以及其它目的、特征和優(yōu)點通過參照與表示作為本發(fā)明的示例而優(yōu)選的實施方式的附圖相關(guān)聯(lián)的以下說明來進一步明確。
【附圖說明】
[0014]圖1是表示實施方式I所涉及的半導(dǎo)體裝置的電路圖。
圖2是表示脈沖生成電路的一個示例的電路圖。
圖3是表示上升沿觸發(fā)電路的一個示例的電路圖。
圖4是表不尚側(cè)電位判定電路的一個不例的電路圖。
圖5是表示半導(dǎo)體裝置進行通常開關(guān)動作時的主要部分波形的圖。
圖6是表示半導(dǎo)體裝置受外來噪聲影響下的開關(guān)動作的主要部分波形的圖。
圖7是表示實施方式2所涉及的半導(dǎo)體裝置的電路圖。
圖8是表示實施方式3所涉及的半導(dǎo)體裝置的高側(cè)電位判定電路的構(gòu)成例的電路圖。 圖9是表示實施方式3的半導(dǎo)體裝置進行開關(guān)動作時的主要部分波形的圖。
圖10是表示實施方式4所涉及的半導(dǎo)體裝置的高側(cè)電位判定電路的構(gòu)成例的電路圖。 圖11是表示實施方式5所涉及的半導(dǎo)體裝置的高側(cè)電位判定電路的構(gòu)成例的電路圖。 圖12是表示實施方式5所涉及的半導(dǎo)體裝置的脈沖生成電路的構(gòu)成例的電路圖。
圖13是表示實施方式5所涉及的半導(dǎo)體裝置的主要部分動作波形的圖。
圖14是表示實施方式6所涉及的半導(dǎo)體裝置的高側(cè)電位判定電路的構(gòu)成例的電路圖。 圖15是表示實施方式6所涉及的半導(dǎo)體裝置的主要部分動作波形的圖。
【具體實施方式】
[0015]下面，參照附圖，以應(yīng)用于HV驅(qū)動器IC的情況為例對本發(fā)明的實施方式進行詳細說明。另外，對于各實施方式，能通過在不矛盾的范圍內(nèi)適當組合多個實施方式來實施。
[0016]圖1是表示實施方式I的半導(dǎo)體裝置的電路圖，圖2是表示脈沖生成電路的一個示例的電路圖，圖3是表示上升沿觸發(fā)電路的一個示例的電路圖，圖4是表示高側(cè)電位判定電路的一個示例的電路圖。
[0017]實施方式I的半導(dǎo)體裝置如圖1所示，具有圖騰柱式連接的高側(cè)功率器件HQ以及低側(cè)功率器件LQ。本實施方式中，高側(cè)功率器件HQ以及低側(cè)功率器件LQ分別由功率MOS晶體管構(gòu)成，但也可以是IGBT(Insulated Gate Bipolar Transistor:絕緣柵雙極晶體管)那樣的其它器件。高側(cè)功率器件HQ的漏極與高壓電源10的正極端子相連，低側(cè)功率器件LQ的源極以及高壓電源10的負極端子與接地GND相連。低側(cè)功率器件LQ的源極也可以經(jīng)由電阻與接地GND相連。高側(cè)功率器件HQ的源極與低側(cè)功率器件LQ的漏極的連接點、SP圖騰柱的中點與負載11相連。
[0018]高側(cè)功率器件HQ的柵極與高側(cè)驅(qū)動電路12的輸出端子H0(其電位信號即高側(cè)輸出信號也記作HO)相連，低側(cè)功率器件LQ的柵極與低側(cè)驅(qū)動電路13的輸出端子LO相連。高側(cè)驅(qū)動電路12的基準電位端子與圖騰柱的中點及高側(cè)電源14的負極端子相連，電源端子與高側(cè)電源14的正極端子相連。低側(cè)驅(qū)動電路13的基準電位端子與接地GND及低側(cè)電源15的負極端子相連，電源端子與低側(cè)電源15的正極端子相連。這里，低側(cè)電源電位由以接地GND為基準的VCC表示，高側(cè)基準電位及高側(cè)電源電位分別由以接地GND為基準的VS、VB表示。
[0019]半導(dǎo)體裝置還包括脈沖生成電路16、電平移位電路17、高側(cè)電位檢測電路18、以及高側(cè)電位判定電路19。
脈沖生成電路16從外部輸入高側(cè)控制用的邏輯輸入信號HIN，并生成置位信號SET以及復(fù)位信號RESET。具體而言，如圖2所示，脈沖生成電路16具備輸入邏輯輸入信號HIN并輸出置位信號SET的上升沿觸發(fā)電路20。脈沖生成電路16還包括逆變器21、上升沿觸發(fā)電路22、或門電路