低功率架構(gòu)的制作方法
【專利說明】低功率架構(gòu)
[0001]相關(guān)申請(qǐng)
[0002]本申請(qǐng)依據(jù)35 U.S.C.§ 119(e)要求于2013年3月15日提交的美國臨時(shí)申請(qǐng)N0.61/800, 116的優(yōu)先權(quán)，其整個(gè)說明書通過援引納入于此。
[0003]背景
[0004]領(lǐng)域
[0005]本公開的各方面一般涉及低功率設(shè)備，且更具體地涉及其中晶體管在閾下區(qū)域附近或閾下區(qū)域中操作以降低功耗的低功率設(shè)備。
【背景技術(shù)】
[0006]設(shè)備中的晶體管可以在閾下區(qū)域附近或閾下區(qū)域中操作以顯著降低該設(shè)備的功耗。例如，閾下操作使每周期的能耗被最小化。
[0007]概述
[0008]以下給出對(duì)一個(gè)或多個(gè)實(shí)施例的簡化概述以提供對(duì)此類實(shí)施例的基本理解。此概述不是所有構(gòu)想到的實(shí)施例的詳盡綜覽，并且既非旨在標(biāo)識(shí)所有實(shí)施例的關(guān)鍵性或決定性要素亦非試圖界定任何或所有實(shí)施例的范圍。其唯一的目的是要以簡化形式給出一個(gè)或更多個(gè)實(shí)施例的一些概念以作為稍后給出的更加具體的說明之序。
[0009]根據(jù)一方面，本文中描述了一種低功率設(shè)備。該低功率設(shè)備包括:用于傳播時(shí)鐘信號(hào)的時(shí)鐘路徑，其中時(shí)鐘路徑包括多個(gè)晶體管；以及配置成生成時(shí)鐘信號(hào)的時(shí)鐘源，該時(shí)鐘信號(hào)具有與高于時(shí)鐘路徑中的晶體管的閾值電壓的高電壓相對(duì)應(yīng)的高狀態(tài)。該低功率設(shè)備還包括:用于傳播數(shù)據(jù)信號(hào)的數(shù)據(jù)路徑，其中該數(shù)據(jù)路徑包括多個(gè)晶體管；以及配置成生成數(shù)據(jù)信號(hào)的數(shù)據(jù)源，該數(shù)據(jù)信號(hào)具有與低于數(shù)據(jù)路徑中的晶體管的閾值電壓的低電壓相對(duì)應(yīng)的高狀態(tài)。該設(shè)備還包括觸發(fā)器，其配置成接收來自時(shí)鐘路徑的時(shí)鐘信號(hào)，接收來自數(shù)據(jù)路徑的數(shù)據(jù)信號(hào)，以及使用時(shí)鐘信號(hào)來鎖存數(shù)據(jù)信號(hào)。
[0010]第二方面涉及一種用于低功率操作的方法。該方法包括經(jīng)由包括多個(gè)晶體管的時(shí)鐘路徑將時(shí)鐘信號(hào)發(fā)送到觸發(fā)器，其中該時(shí)鐘信號(hào)具有與高于時(shí)鐘路徑中的晶體管的閾值電壓的高電壓相對(duì)應(yīng)的高狀態(tài)。該方法還包括經(jīng)由包括多個(gè)晶體管的數(shù)據(jù)路徑將數(shù)據(jù)信號(hào)發(fā)送到該觸發(fā)器，其中該數(shù)據(jù)信號(hào)具有與低于數(shù)據(jù)路徑中的晶體管的閾值電壓的低電壓相對(duì)應(yīng)的高狀態(tài)。該方法還包括在觸發(fā)器處使用時(shí)鐘信號(hào)來鎖存數(shù)據(jù)信號(hào)。
[0011]第三方面涉及一種用于調(diào)諧電壓的設(shè)備。該設(shè)備包括:用于傳播數(shù)據(jù)信號(hào)的數(shù)據(jù)路徑；配置成接收來自數(shù)據(jù)路徑的數(shù)據(jù)信號(hào)、接收時(shí)鐘信號(hào)、以及使用時(shí)鐘信號(hào)來鎖存數(shù)據(jù)信號(hào)的第一觸發(fā)器；以及配置成接收來自數(shù)據(jù)路徑的數(shù)據(jù)信號(hào)、接收時(shí)鐘信號(hào)的經(jīng)延遲版本、以及使用時(shí)鐘信號(hào)的經(jīng)延遲版本來鎖存數(shù)據(jù)信號(hào)的第二觸發(fā)器。該設(shè)備還包括:配置成檢測第一和第二觸發(fā)器的輸出之間的失配的電路；以及基于檢測到的失配來調(diào)整電壓的電壓調(diào)整器。
[0012]第四方面涉及一種用于調(diào)諧電壓的方法。該方法包括:經(jīng)由數(shù)據(jù)路徑將數(shù)據(jù)信號(hào)發(fā)送到第一和第二觸發(fā)器；在第一觸發(fā)器處使用時(shí)鐘信號(hào)來鎖存數(shù)據(jù)信號(hào)；以及在第二觸發(fā)器處使用時(shí)鐘信號(hào)的經(jīng)延遲版本來鎖存數(shù)據(jù)信號(hào)。該方法還包括:檢測第一和第二觸發(fā)器的輸出之間的失配；以及基于檢測到的失配來調(diào)整電壓。
[0013]為能達(dá)成前述及相關(guān)目的，這一個(gè)或多個(gè)實(shí)施例包括在下文中充分描述并在權(quán)利要求中特別指出的特征。以下說明和所附插圖詳細(xì)闡述了這一個(gè)或更多個(gè)實(shí)施例的某些解說性方面。但是，這些方面僅僅是指示了可采用各個(gè)實(shí)施例的原理的各種方式中的若干種，并且所描述的實(shí)施例旨在涵蓋所有此類方面及其等效方案。
[0014]附圖簡述
[0015]圖1A示出了根據(jù)本公開的一實(shí)施例的高電壓時(shí)鐘信號(hào)。
[0016]圖1B示出了根據(jù)本公開的一實(shí)施例的時(shí)鐘樹。
[0017]圖2A示出了根據(jù)本公開的另一實(shí)施例的高電壓時(shí)鐘信號(hào)。
[0018]圖2B示出了根據(jù)本公開的另一實(shí)施例的時(shí)鐘樹。
[0019]圖3示出了 CMOS傳輸門的示例。
[0020]圖4示出了單NFET傳輸門的示例。
[0021 ] 圖5示出了具有CMOS傳輸門的觸發(fā)器的示例。
[0022]圖6示出了具有單NFET傳輸門的觸發(fā)器的示例。
[0023]圖7示出了根據(jù)本公開的一實(shí)施例的在時(shí)鐘樹的末端具有電壓轉(zhuǎn)換器的時(shí)鐘樹的示例。
[0024]圖8A示出了根據(jù)本公開的一實(shí)施例的至轉(zhuǎn)換器的時(shí)鐘信號(hào)輸入的示例。
[0025]圖SB示出了根據(jù)本公開的一實(shí)施例的從轉(zhuǎn)換輸出的經(jīng)轉(zhuǎn)換時(shí)鐘信號(hào)的示例。
[0026]圖9示出了根據(jù)本公開的一實(shí)施例的轉(zhuǎn)換器的示例性實(shí)現(xiàn)。
[0027]圖10示出了低壓差(LDO)調(diào)節(jié)器的示例。
[0028]圖11示出了根據(jù)本公開的一實(shí)施例的開關(guān)電容器DC-DC轉(zhuǎn)換器。
[0029]圖12示出了根據(jù)本公開的一實(shí)施例的用于調(diào)整低功率電源電壓的調(diào)諧電路。
[0030]圖13示出了反相器的示例性實(shí)現(xiàn)。
[0031]圖14示出了反相器的另一示例性實(shí)現(xiàn)。
[0032]圖15是解說根據(jù)本公開的一實(shí)施例的用于低功率操作的方法1500的流程圖。
[0033]圖16是解說根據(jù)本公開的一實(shí)施例的用于調(diào)諧電壓的方法1600的流程圖。
[0034]詳細(xì)描述
[0035]以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無意表示可實(shí)踐本文中所描述的概念的僅有的配置。本詳細(xì)描述包括具體細(xì)節(jié)以便提供對(duì)各種概念的透徹理解。然而，對(duì)于本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細(xì)節(jié)也可實(shí)踐這些概念。在一些實(shí)例中，以框圖形式示出眾所周知的結(jié)構(gòu)和組件以避免煙沒此類概念。
[0036]在一系統(tǒng)中，時(shí)鐘信號(hào)可以在時(shí)鐘源處生成并經(jīng)由時(shí)鐘樹分發(fā)給該系統(tǒng)中的不同設(shè)備(例如，觸發(fā)器)。時(shí)鐘樹可以分支到用于將時(shí)鐘信號(hào)分發(fā)給不同設(shè)備的多個(gè)時(shí)鐘路徑。時(shí)鐘樹可包括沿每一時(shí)鐘路徑的一個(gè)或多個(gè)緩沖器(例如，反相器)。
[0037]數(shù)據(jù)信號(hào)可以從該系統(tǒng)中的數(shù)據(jù)源發(fā)起，并沿?cái)?shù)據(jù)路徑向下傳播到該系統(tǒng)中的設(shè)備(例如，觸發(fā)器)。該系統(tǒng)可包括沿?cái)?shù)據(jù)路徑的一個(gè)或多個(gè)緩沖器(例如，反相器)和/或其他類型的邏輯。對(duì)于觸發(fā)器的示例，觸發(fā)器可以接收來自數(shù)據(jù)路徑的數(shù)據(jù)信號(hào)和來自時(shí)鐘樹的時(shí)鐘信號(hào)。觸發(fā)器可以使用時(shí)鐘信號(hào)來定時(shí)該數(shù)據(jù)信號(hào)在觸發(fā)器處的鎖存。例如，觸發(fā)器可以在時(shí)鐘信號(hào)的每一上升沿或下降沿處鎖存數(shù)據(jù)信號(hào)的邏輯值。為了使觸發(fā)器正確地鎖存數(shù)據(jù)信號(hào)的邏輯值，邏輯值應(yīng)當(dāng)在時(shí)鐘的上升沿或下降沿之后穩(wěn)定(不改變)達(dá)一段時(shí)間(稱為置留時(shí)間)。未能滿足這一定時(shí)條件造成置留違反，這可使觸發(fā)器進(jìn)入亞穩(wěn)狀態(tài)。在常規(guī)系統(tǒng)中，時(shí)鐘樹和數(shù)據(jù)路徑中的傳播延遲被調(diào)整(例如，使用緩沖器)以確保這一定時(shí)條件被滿足。
[0038]然而，控制數(shù)據(jù)和時(shí)鐘傳播延遲的定時(shí)對(duì)于其中晶體管故意在閾下區(qū)域中操作的系統(tǒng)(即，其中提供給晶體管的旨在導(dǎo)通晶體管的最大柵極電壓小于該晶體管的閾值電壓的系統(tǒng))而言非常困難。這是因?yàn)楫?dāng)晶體管在閾下區(qū)域中操作時(shí)，晶體管的電流與柵極電壓呈指數(shù)相關(guān)，從而使得晶體管的電流對(duì)晶體管的閾值電壓(Vt)和/或電源電壓呈指數(shù)地敏感。因而，在閾下區(qū)域中操作的晶體管之間的閾值電壓和/或電源電壓的甚至非常小的變化也可能導(dǎo)致其電流的很大變化。這進(jìn)而導(dǎo)致緩沖器和/或用晶體管實(shí)現(xiàn)的其他邏輯之間的延遲的很大變化，并且因此導(dǎo)致時(shí)鐘樹和數(shù)據(jù)路徑中的傳播延遲的很大變化。傳播延遲的很大變化使得非常難以控制觸發(fā)器處時(shí)鐘信號(hào)相對(duì)于數(shù)據(jù)信號(hào)的定時(shí)以滿足置留條件。例如，具有相同數(shù)量的緩沖器的兩個(gè)路徑可能由于Vt和/或電源電壓變化而具有非常不同的延遲。
[0039]本公開的實(shí)施例使用高電壓時(shí)鐘信號(hào)來解決以上問題，同時(shí)仍然使用低電壓數(shù)據(jù)信號(hào)來降低功耗(例如，數(shù)據(jù)信號(hào)具有與閾下電壓相對(duì)應(yīng)的高狀態(tài))。就此，圖1A示出了根據(jù)一個(gè)實(shí)施例的高電壓時(shí)鐘信號(hào)110的電壓-時(shí)間圖。高電壓時(shí)鐘信號(hào)110的電壓可以在高電壓(VH)與接地之間擺動(dòng)，其中VH可以大于時(shí)鐘樹中的晶體管的閾值電壓。例如，VH可以比閾值電壓高幾百毫伏，且可以是用來對(duì)其中使用高電壓時(shí)鐘信號(hào)110的便攜式設(shè)備供電的電池的電壓。
[0040]圖1B示出了對(duì)應(yīng)時(shí)鐘源120和時(shí)鐘樹125的示例。時(shí)鐘源120生成高電壓時(shí)鐘信號(hào)110，它經(jīng)由時(shí)鐘樹125被分發(fā)給各設(shè)備。時(shí)鐘樹125可包括由VH供電的緩沖器，VH可以高于緩沖器中的晶體管的閾值電壓。當(dāng)VH高于時(shí)鐘樹125中的晶體管的閾值電壓時(shí)，這些晶體管在強(qiáng)反型區(qū)域中操作，并且因此比在閾下區(qū)域中操作的晶體管快得多。結(jié)果，高電壓時(shí)鐘信號(hào)110的傳播延遲比數(shù)據(jù)信號(hào)的傳播延遲短得多，如下文進(jìn)一步討論的。
[0041]圖1B還示出了數(shù)據(jù)源130和數(shù)據(jù)路徑135的示例。數(shù)據(jù)源130發(fā)起數(shù)據(jù)信號(hào)。數(shù)據(jù)信號(hào)的電壓可具有在低電壓(VL)與接地之間的擺幅，其中VL約為或低于數(shù)據(jù)路徑135中的晶體管