具有共享反相器的低面積觸發(fā)器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本公開的實(shí)施例涉及集成電路中的低功率時(shí)鐘門控觸發(fā)器。
【背景技術(shù)】
[0002] 由于集成電路（IC)的不斷發(fā)展，觸發(fā)器有助于任何電路設(shè)計(jì)的功率的主要部分。 IC消耗功率的各種單元是邏輯實(shí)現(xiàn)、觸發(fā)器、RAM、時(shí)鐘樹和集成時(shí)鐘門控（ICG)單元。各 種單元的功率消耗的比較結(jié)果如下：邏輯實(shí)現(xiàn)29%、觸發(fā)器27%、RAM18%、時(shí)鐘樹16 %和 ICG消耗典型設(shè)計(jì)中總功率的10%。在數(shù)字設(shè)計(jì)中，觸發(fā)器形成數(shù)字分片（sub-chip)的 20-40 %〇
[0003] 觸發(fā)器中晶體管數(shù)量的減少將減少面積，并因此減少觸發(fā)器內(nèi)的功率消耗。觸發(fā) 器面積的減少將直接改善數(shù)字設(shè)計(jì)區(qū)域和整體功率消耗。觸發(fā)器由主控鎖存器和伺服鎖存 器組成。主控鎖存器和伺服鎖存器均需要偶數(shù)個(gè)反相器。因此，在觸發(fā)器中存在最少4個(gè) 反相器。因此，反相器數(shù)量的減少將直接減少觸發(fā)器的面積。

【發(fā)明內(nèi)容】

[0004] 本
【發(fā)明內(nèi)容】
被提供以符合37C. F. R. § 1. 73,其需要本發(fā)明的
【發(fā)明內(nèi)容】
簡(jiǎn)要地指明 本發(fā)明的性質(zhì)和實(shí)質(zhì)。在提交的同時(shí)應(yīng)理解的是不應(yīng)將其用于解釋或限制權(quán)利要求的范圍 和含義。
[0005] -個(gè)實(shí)施例提供了一種觸發(fā)器。所述觸發(fā)器包括三態(tài)反相器，所述三態(tài)反相器接 收觸發(fā)器輸入、時(shí)鐘輸入和反相時(shí)鐘輸入。主控鎖存器接收所述三態(tài)反相器的輸出。所述 主控鎖存器包括共用反相器。伺服鎖存器耦合到所述主控鎖存器。所述共用反相器在所述 主控鎖存器與所述伺服鎖存器之間被共享。輸出反相器耦合到所述共用反相器并且生成觸 發(fā)器輸出。
[0006] 其他方面和示例實(shí)施例在附圖和隨后的詳細(xì)描述中提供。
【附圖說明】
[0007] 圖1示出了觸發(fā)器的示意圖；
[0008] 圖2根據(jù)實(shí)施例示出了觸發(fā)器的示意圖；
[0009] 圖3根據(jù)實(shí)施例示出了觸發(fā)器的晶體管級(jí)實(shí)施方式的示意圖；
[0010] 圖4根據(jù)實(shí)施例示出了掃描觸發(fā)器的示意圖；以及
[0011] 圖5根據(jù)實(shí)施例示出了裝置的示意圖。
【具體實(shí)施方式】
[0012] 圖1示出了觸發(fā)器100的示意圖。觸發(fā)器100包括三態(tài)反相器108、主控鎖存器 110、第二傳輸門116、伺服鎖存器120、輸出反相器124和時(shí)鐘反相器130。三態(tài)反相器108 接收觸發(fā)器輸入D 102、時(shí)鐘輸入CLK 104和反相時(shí)鐘輸入CLKZ 106。主控鎖存器110耦 合到三態(tài)反相器108。主控鎖存器110包括接收三態(tài)反相器108的輸出的第一傳輸門109。 第一傳輸門109也接收時(shí)鐘輸入CLK 104和反相時(shí)鐘輸入CLKZ 106。
[0013] 主控鎖存器110還包括第一反相器112和第二反相器114。第一反相器112接收 三態(tài)反相器108的輸出，并且第二反相器114接收第一反相器112的輸出。第一傳輸門109 的輸出等于第二反相器114的輸出。由第二傳輸門116接收第一傳輸門109的輸出。第二 傳輸門116還接收時(shí)鐘輸入CLK 104和反相時(shí)鐘輸入CLKZ 106。
[0014] 伺服鎖存器120接收第二傳輸門116的輸出。伺服鎖存器120包括第三反相器 118,第三反相器118接收第二傳輸門116的輸出。伺服鎖存器120還包括伺服三態(tài)反相器 122,伺服三態(tài)反相器122接收第三反相器118的輸出。伺服三態(tài)反相器122還接收時(shí)鐘輸 入CLK 104和反相時(shí)鐘輸入CLKZ 106。輸出反相器124接收第二傳輸門116的輸出并且生 成觸發(fā)器輸出Q 126。時(shí)鐘反相器130接收時(shí)鐘輸入CLK 104并且生成反相時(shí)鐘輸入CLKZ 106〇
[0015] 現(xiàn)在解釋圖1中示出的觸發(fā)器100的操作。觸發(fā)器100是使用PMOS和NMOS晶體 管實(shí)現(xiàn)的。觸發(fā)器100的晶體管級(jí)實(shí)施方式需要22個(gè)晶體管。使用主控鎖存器110和伺 服鎖存器120存儲(chǔ)觸發(fā)器輸入D 102。輸出反相器124使從所述伺服鎖存器120接收的數(shù) 據(jù)反相以生成觸發(fā)器輸出Q 126。
[0016] 隨著晶體管數(shù)量的減少，可以減少由觸發(fā)器100消耗的大量功率。
[0017] 圖2根據(jù)實(shí)施例示出了觸發(fā)器200的示意圖。觸發(fā)器200包括三態(tài)反相器208、主 控鎖存器210、伺服鎖存器220、輸出反相器224和時(shí)鐘反相器230。三態(tài)反相器208接收觸 發(fā)器輸入D 202、時(shí)鐘輸入CLK 204和反相時(shí)鐘輸入CLKZ 206。主控鎖存器210耦合到三 態(tài)反相器208。主控鎖存器210包括接收三態(tài)反相器208的輸出的第一傳輸門209。第一 傳輸門209也接收時(shí)鐘輸入CLK 204和反相時(shí)鐘輸入CLKZ 206。
[0018] 主控鎖存器210還包括主控反相器212,主控反相器212接收三態(tài)反相器208的輸 出。第二傳輸門216耦合到主控反相器212。第二傳輸門216還接收時(shí)鐘輸入CLK 204和 反相時(shí)鐘輸入CLKZ 206。主控鎖存器210還包括共用反相器218。
[0019] 共用反相器218由主控鎖存器210和伺服鎖存器220共享。共用反相器218接收 第二傳輸門216的輸出。伺服鎖存器220還包括伺服三態(tài)反相器222,伺服三態(tài)反相器222 接收第一傳輸門209的輸出和共用反相器218的輸出。伺服三態(tài)反相器222接收時(shí)鐘輸入 CLK 204和反相時(shí)鐘輸入CLKZ 206。
[0020] 共用反相器218接收伺服三態(tài)反相器222的輸出。第一傳輸門209的輸出等于共 用反相器218的輸出。另外，第二傳輸門216的輸出等于伺服三態(tài)反相器222的輸出。輸 出反相器224耦合到共用反相器218并且生成觸發(fā)器輸出Q 226。時(shí)鐘反相器230接收時(shí) 鐘輸入CLK 204并且生成反相時(shí)鐘輸入CLKZ 206。
[0021] 在一個(gè)示例中，主控鎖存器210和伺服鎖存器220被配置為接收清除信號(hào)和預(yù)置 信號(hào)中的至少一個(gè)信號(hào)。清除信號(hào)清除存儲(chǔ)在主控鎖存器210和伺服鎖存器220中的比特 值。預(yù)置信號(hào)將存儲(chǔ)在主控鎖存器210和伺服鎖存器220中的比特值恢復(fù)為預(yù)定義值。觸 發(fā)器200可以包括對(duì)于相關(guān)領(lǐng)域中技術(shù)人員來說已知的一個(gè)或多個(gè)附加組分或輸入，并且 為了描述簡(jiǎn)單，這里不再對(duì)其進(jìn)行討論。
[0022] 現(xiàn)在解釋圖2所示的觸發(fā)器200的操作。觸發(fā)器200是正邊沿觸發(fā)的觸發(fā)器和負(fù) 邊沿觸發(fā)的觸發(fā)器中的一種。三態(tài)反相器208使觸發(fā)器輸入D 202反相以生成三態(tài)反相器 208的輸出。節(jié)點(diǎn)'A'接收三態(tài)反相器208的輸出。主控反相器212使三態(tài)反相器208的 輸出反相，并且節(jié)點(diǎn)'B'接收主控反相器212的輸出。
[0023] 當(dāng)時(shí)鐘輸入CLK 204處于邏輯' Γ時(shí)，第一傳輸門209和第二傳輸門216被激活。 因此，在節(jié)點(diǎn)'E'處的邏輯等于在節(jié)點(diǎn)'A'處的邏輯，并且在節(jié)點(diǎn)'C'處的邏輯等于在節(jié)點(diǎn) 'B'處的邏輯。共用反相器218使第二傳輸門216的輸出反相，因此在節(jié)點(diǎn)?'處的邏輯與 在節(jié)點(diǎn)'C'處的邏輯是相反的。伺服三態(tài)反相器222接收在節(jié)點(diǎn)?'處的邏輯。輸出反相 器224使在節(jié)點(diǎn)?'處的邏輯反相以生成觸發(fā)器輸出Q 226。
[0024] 現(xiàn)在在邏輯狀態(tài)的幫助下解釋觸發(fā)器200的操作。觸發(fā)器輸出Q 226的初始值被 假設(shè)為是邏輯'1'。在第一狀態(tài)中，時(shí)鐘輸入CLK 204處于邏輯'0'，并且觸發(fā)器輸入D 202 處于邏輯'0'。三態(tài)反相器208的輸出處于邏輯1，即節(jié)點(diǎn)'A'處于邏輯'1'。主控反相器 212的輸出處于邏輯'0'，即節(jié)點(diǎn)'B'處于邏輯'0'。由于時(shí)鐘輸入CLK 204處于邏輯'0'， 因此第一傳輸門209和第二傳輸門216是未激活的。當(dāng)觸發(fā)器輸出Q 226的初始值是邏輯 '1'時(shí)，節(jié)點(diǎn)'E'處于邏輯'0'。由于節(jié)點(diǎn)?'處于邏輯'0'且時(shí)鐘輸入CLK 204處于邏輯 '0'，因此伺服三態(tài)反相器222的輸出處于邏輯' Γ，即節(jié)點(diǎn)'C'處于邏輯' Γ。觸發(fā)器輸出 Q 226保持處于邏輯'1'。
[0025] 在第二狀態(tài)中，時(shí)鐘輸入CLK 204轉(zhuǎn)換到邏輯'1'并且觸發(fā)器輸入D 202仍然處于 邏輯'0'。節(jié)點(diǎn)'A'繼續(xù)處于邏輯'1'，并且節(jié)點(diǎn)'B'繼續(xù)處于邏輯'0'。當(dāng)時(shí)鐘輸入CLK 204處于邏輯'1'時(shí)，第一傳輸門209和第二傳輸門216被激活。因此，節(jié)點(diǎn)'C'轉(zhuǎn)換到邏 輯'0'，并且節(jié)點(diǎn)'E'轉(zhuǎn)換到邏輯'1'。由于第一傳輸門209是激活的，節(jié)點(diǎn)'A'和節(jié)點(diǎn)?' 被維持在相同的狀態(tài)。因此，主控鎖存器210是激活的并且保持正確值被提供作為觸發(fā)器 輸出Q 226。因?yàn)闀r(shí)鐘輸入CLK 204處于邏輯'1'，所以伺服三態(tài)反相器222是未激活的。 輸出反相器224使在節(jié)點(diǎn)?'處的邏輯反相并且因此觸發(fā)器輸出Q 226處于邏輯'0'。
[0026] 在第三狀態(tài)中，時(shí)鐘輸入CLK 204轉(zhuǎn)換到邏輯'0'并且觸發(fā)器輸入D 202從邏輯 '〇'轉(zhuǎn)換到邏輯'1'。三態(tài)反相器208的輸出即節(jié)點(diǎn)'A'轉(zhuǎn)換到邏輯'0'。因此，主控反相 器212的輸出轉(zhuǎn)換到邏輯' Γ，即節(jié)點(diǎn)'B'轉(zhuǎn)換到邏輯' Γ。當(dāng)時(shí)鐘輸入CLK 204處于邏輯 '0'時(shí)，第一傳輸門209和第二傳輸門216是未激活的。因此，當(dāng)在第二狀態(tài)中時(shí)，觸發(fā)器 輸出Q 226保持在邏輯'0'。另外，當(dāng)在第二狀態(tài)中時(shí)，節(jié)點(diǎn)?'保持在邏輯'1'。在從節(jié) 點(diǎn)'E'接收到邏輯'1'時(shí)，伺服三態(tài)反相器222生成邏輯'0'。因此，節(jié)點(diǎn)'C'保持在邏輯
[0027] 在第四狀態(tài)中，時(shí)鐘輸入CLK 204轉(zhuǎn)換到邏輯'1'并且觸發(fā)器輸入D 202仍然處于 邏輯'1'。節(jié)點(diǎn)'A'保持在邏輯'0'并且節(jié)點(diǎn)'B'保持在邏輯'1'。當(dāng)時(shí)鐘輸入CLK 204處 于邏輯'1'時(shí)，第一傳輸門209和第二傳輸門216被激活。因此，節(jié)點(diǎn)?'轉(zhuǎn)換到邏輯'0' 并且節(jié)點(diǎn)'C'轉(zhuǎn)換到邏輯'1'。