的一個或多個附加組分 或輸入，并且為了描述簡單，這里不再對其進(jìn)行討論。
[0049] 現(xiàn)在解釋圖4中所示的掃描觸發(fā)器400的操作。多路復(fù)用器401基于掃描使能信 號（S)411選擇觸發(fā)器輸入D 402和掃描數(shù)據(jù)輸入（SD)403中的一個。多路復(fù)用器401將 觸發(fā)器輸入D 402和掃描數(shù)據(jù)輸入（SD) 403中的一個提供給三態(tài)反相器408。在三態(tài)反相 器408、主控鎖存器410、伺服鎖存器420和輸出反相器424中處理觸發(fā)器輸入D 402和掃 描數(shù)據(jù)輸入（SD) 403中的一個輸入類似于如結(jié)合圖2所解釋的在觸發(fā)器200中處理觸發(fā)器 輸入（D)202。因此，為了描述簡單，這里不再討論掃描觸發(fā)器400的完整操作。應(yīng)當(dāng)認(rèn)識到 掃描觸發(fā)器400可以是正邊沿觸發(fā)的觸發(fā)器或負(fù)邊沿觸發(fā)的觸發(fā)器。結(jié)合圖2和圖3所討 論的實施例適用于掃描觸發(fā)器400和變型，并且替代構(gòu)造是顯而易見的且很好地在本公開 的精神和范圍內(nèi)。
[0050] 圖5根據(jù)另一個實施例示出了裝置500的示意圖。裝置500包括時鐘輸入504和 多個觸發(fā)器。多個觸發(fā)器中的每個觸發(fā)器502被配置為接收時鐘輸入504。多個觸發(fā)器中 的每個觸發(fā)器502在連接和操作上都與觸發(fā)器200、觸發(fā)器300和掃描觸發(fā)器400中的至少 一個觸發(fā)器相似，因此為了簡單起見不再重復(fù)。
[0051] 裝置500包括大量的觸發(fā)器502,因此通過減少晶體管的數(shù)量，可以減少由裝置 500消耗的功率。在觸發(fā)器502中晶體管數(shù)量被減少，這導(dǎo)致與觸發(fā)器100相比功率消耗減 少。這減少了裝置500中的功率消耗。另外，觸發(fā)器502與觸發(fā)器100相比需要較少的面 積，從而大大地減少裝置500所需的面積。
[0052] 在上述討論中，術(shù)語"連接"指的是至少在所連接的設(shè)備之間的直接電氣連接或者 通過一個或多個無源中間設(shè)備的間接連接。術(shù)語"電路"指的是至少單個部件或多個無源 部件連接到一起以提供期望的功能。術(shù)語"信號"指的是至少一個電流、電壓、電荷、數(shù)據(jù)或 其它信號。另外，術(shù)語"耦合到"或"與…耦合"（諸如此類）旨在描述間接或直接的電氣連 接。因此，如果第一設(shè)備耦合到第二設(shè)備，那么該連接可以是通過直接電氣連接或者是經(jīng)由 其他設(shè)備和連接件通過間接電氣連接來實現(xiàn)。進(jìn)一步地，術(shù)語"高"一般旨在描述信號處于 邏輯"1"，并且術(shù)語"低" 一般旨在描述信號處于邏輯"0"。應(yīng)用于晶體管或晶體管組的術(shù) 語"接通"一般旨在描述柵極偏置以使電流能夠流過該晶體管或多個晶體管。
[0053] 上述描述闡述了許多具體的細(xì)節(jié)以傳達(dá)對本發(fā)明的透徹理解。然而，對本領(lǐng)域技 術(shù)人員來說顯而易見的是可以在沒有這些具體細(xì)節(jié)的情況下實踐本發(fā)明。為了避免使本發(fā) 明含糊不清，有時沒有詳細(xì)描述眾所周知的特征。按照上述教導(dǎo)內(nèi)容，其他變型和實施例是 可能的，并且因此本發(fā)明的保護(hù)范圍不受限于該【具體實施方式】，而只受限于隨附的權(quán)利要 求書。
【主權(quán)項】
1. 一種觸發(fā)器，其包括： 三態(tài)反相器，其被配置為接收觸發(fā)器輸入、時鐘輸入和反相時鐘輸入； 主控鎖存器，其被配置為接收所述三態(tài)反相器的輸出，所述主控鎖存器包括公用反相 器； 伺服鎖存器，其耦合到所述主控鎖存器，其中所述公用反相器在所述主控鎖存器與所 述伺服鎖存器之間被共享；以及 輸出反相器，其耦合到所述公用反相器并且被配置為生成觸發(fā)器輸出。2. 根據(jù)權(quán)利要求1所述的觸發(fā)器，進(jìn)一步包括時鐘反相器，所述時鐘反相器被配置為 響應(yīng)于所述時鐘輸入生成所述反相時鐘輸入。3. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其為正邊沿觸發(fā)的觸發(fā)器和負(fù)邊沿觸發(fā)的觸發(fā)器中 的至少一個觸發(fā)器。4. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述主控鎖存器包括： 第一傳輸門，其被配置為接收所述三態(tài)反相器的輸出、所述時鐘輸入和所述反相時鐘 輸入； 主控反相器，其被配置為接收所述三態(tài)反相器的輸出；以及 第二傳輸門，其耦合到所述主控反相器并且被配置為接收所述時鐘輸入和所述反相時 鐘輸入，其中所述公用反相器被配置為接收所述第二傳輸門的輸出。5. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述伺服鎖存器包括伺服三態(tài)反相器，所述伺 服三態(tài)反相器被配置為接收所述第一傳輸門的輸出和所述公用反相器的輸出，其中所述公 用反相器被配置為接收所述伺服三態(tài)反相器的輸出。6. 根據(jù)權(quán)利要求5所述的觸發(fā)器，其中所述伺服三態(tài)反相器被配置為接收所述時鐘輸 入和所述反相時鐘輸入。7. 根據(jù)權(quán)利要求5所述的觸發(fā)器，其中所述第一傳輸門的輸出等于所述公用反相器的 輸出，并且所述第二傳輸門的輸出等于所述伺服三態(tài)反相器的輸出。8. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述輸出反相器被配置為響應(yīng)于所述公用反相 器的輸出生成所述觸發(fā)器輸出。9. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述三態(tài)反相器包括： 第一PMOS晶體管和第一NMOS晶體管，所述第一PMOS晶體管的柵極端子和所述第一NMOS晶體管的柵極端子被配置為接收所述觸發(fā)器輸入； 第二PMOS晶體管，其耦合到所述第一PMOS晶體管的漏極端子并且被配置為接收所述 時鐘輸入；以及 第二NMOS晶體管，其耦合到所述第一NMOS晶體管的漏極端子并且被配置為接收所述 反相時鐘輸入，其中所述第二PMOS晶體管的漏極端子耦合到所述第二NMOS晶體管的漏極 端子以生成所述三態(tài)反相器的輸出。10. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述第一傳輸門和所述第二傳輸門中的每一 個包括： PMOS晶體管，所述PMOS晶體管的柵極端子被配置為接收所述反相時鐘輸入；以及 NMOS晶體管，所述NMOS晶體管的柵極端子被配置為接收所述時鐘輸入。11. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述伺服三態(tài)反相器包括： 第三PMOS晶體管和第三NMOS晶體管，所述第三PMOS晶體管的柵極端子和所述第三NM0S晶體管的柵極端子被配置為接收所述公用反相器的輸出； 第四PMOS晶體管，其耦合到所述第三PMOS晶體管的漏極端子并且被配置為接收所述 時鐘輸入；以及 第四NM0S晶體管，其耦合到所述第三NM0S晶體管的漏極端子并且被配置為接收所述 反相時鐘輸入，其中所述第四PMOS晶體管的漏極端子耦合到所述第四NM0S晶體管的漏極 端子以生成所述伺服三態(tài)反相器的輸出。12. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述公用反相器包括第五PMOS晶體管和第五 NM0S晶體管，所述第五PMOS晶體管和所述第五NM0S晶體管中的每一個的柵極端子被配 置為接收所述第二傳輸門的輸出，并且所述第五PMOS晶體管的漏極端子耦合到所述第五 NM0S晶體管的漏極端子以生成所述公用反相器的輸出。13. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述輸出反相器包括第六PMOS晶體管和第六 NM0S晶體管，所述第六PMOS晶體管和所述第六NM0S晶體管中的每一個的柵極端子被配 置為接收所述公用反相器的輸出，并且所述第六PMOS晶體管的漏極端子耦合到所述第六 NM0S晶體管的漏極端子以生成所述觸發(fā)器輸出。14. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述第一PMOS晶體管、所述第三PMOS晶體管、 所述第五PMOS晶體管和所述第六PMOS晶體管中的每一個的源極端子耦合到電源端子。15. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述第一NM0S晶體管、所述第三NM0S晶體管、 所述第五NM0S晶體管和所述第六NM0S晶體管中的每一個的源極端子耦合到接地端子。16. 根據(jù)權(quán)利要求1所述的觸發(fā)器，其中所述主控鎖存器和所述伺服鎖存器被配置為 接收清除信號和預(yù)置信號中的至少一個信號。17. 根據(jù)權(quán)利要求1所述的觸發(fā)器，進(jìn)一步包括多路復(fù)用器，所述多路復(fù)用器耦合到所 述三態(tài)反相器，所述多路復(fù)用器被配置為接收所述觸發(fā)器輸入和掃描數(shù)據(jù)輸入。18. 根據(jù)權(quán)利要求17所述的觸發(fā)器，其中所述多路復(fù)用器被配置為接收掃描使能以選 擇所述觸發(fā)器輸入和所述掃描數(shù)據(jù)輸入中的一個輸入，并且所述多路復(fù)用器被配置為將所 述觸發(fā)器輸入和所述掃描數(shù)據(jù)輸入中的一個輸入提供給所述三態(tài)反相器。19. 一種裝置，其包括： 時鐘輸入； 多個觸發(fā)器，其被配置為接收所述時鐘輸入，其中每個所述觸發(fā)器包括： 三態(tài)反相器，其被配置為接收觸發(fā)器輸入、所述時鐘輸入和反相時鐘輸入； 主控鎖存器，其被配置為接收所述三態(tài)反相器的輸出，所述主控鎖存器包括公用反相 器； 伺服鎖存器，其耦合到所述主控鎖存器，其中所述公用反相器在所述主控鎖存器與所 述伺服鎖存器之間被共享；以及 輸出反相器，其耦合到所述公用反相器并且被配置為生成觸發(fā)器輸出。20. -種方法，其包括： 提供三態(tài)反相器，所述三態(tài)反相器被配置為接收觸發(fā)器輸入、時鐘輸入和反相時鐘輸 入； 提供主控鎖存器，所述主控鎖存器被配置為接收所述三態(tài)反相器的輸出，所述主控鎖 存器包括公用反相器； 提供伺服鎖存器，所述伺服鎖存器耦合到所述主控鎖存器，其中所述公用反相器在所 述主控鎖存器與所述伺服鎖存器之間被共享；以及 提供輸出反相器，所述輸出反相器耦合到所述公用反相器并且被配置為生成觸發(fā)器輸 出。
【專利摘要】本發(fā)明公開一種利用低面積的觸發(fā)器(200)。該觸發(fā)器(200)包括三態(tài)反相器(208)，該三態(tài)反相器(208)接收觸發(fā)器輸入(202)、時鐘輸入(204)和反相時鐘輸入(206)。主控鎖存器(210)接收該三態(tài)反相器(208)的輸出。該主控鎖存器(208)包括公用反相器(218)。伺服鎖存器(220)被耦合到該主控鎖存器(210)。該公用反相器(218)在主控鎖存器(210)和伺服鎖存器(220)之間被共享。輸出反相器(224)耦合到該公用反相器(218)并且生成觸發(fā)器輸出(226)。
【IPC分類】H03K3/02
【公開號】CN105471409
【申請?zhí)枴緾N201510622865
【發(fā)明人】S·南迪, B·M·蘇班納瓦
【申請人】德克薩斯儀器股份有限公司
【公開日】2016年4月6日
【申請日】2015年9月25日
【公告號】US20160094203