專利名稱：具有匹配輸出阻抗的低電壓和低功耗差分驅(qū)動器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及適用于高速數(shù)據(jù)通信應(yīng)用的輸出驅(qū)動電路。更具體
地，本發(fā)明涉及在要求片間、板間、和片外(off-chip)通信的傳輸速率達到 Gbps的電信、視頻、以及其它集成電路領(lǐng)域中應(yīng)用低電壓差分信號(LVDS) 驅(qū)動器。
背景技術(shù)：
LVDS標(biāo)準(zhǔn)的開發(fā)是為了提供其它高速輸入/輸出(I/O)接口的低功 耗和低電壓的替代品。LVDS標(biāo)準(zhǔn)正日益成為點對點通信的流行標(biāo)準(zhǔn)。工 作于Gbps范圍的差分驅(qū)動器，如LVDS，基于電流導(dǎo)引結(jié)構(gòu)，電流導(dǎo)引 結(jié)構(gòu)使3.5mA的電流流經(jīng)連接在接收機端差分對間的100ohms的端電阻 器上，從而產(chǎn)生350mV的差分?jǐn)[幅。反相和同相輸出的單端DC輸出阻 抗規(guī)格被指定為40-140ohms的范圍以內(nèi)，并且反相和同相輸出應(yīng)當(dāng)盡量 匹配。
以下解釋了在反相和同相輸出端需要匹配阻抗的原因。驅(qū)動器輸出阻 抗和信號通路阻抗的差異將導(dǎo)致到達驅(qū)動器輸出的入射邊從傳輸介質(zhì)被 反射回來。這些擾亂信號方向的波有兩個來源，即耦合在連接處的反射信 號和共模噪聲。為防止從驅(qū)動器輸出反射回來的共模噪聲變?yōu)椴罘中盘枺?反相和同相輸出的輸出阻抗應(yīng)當(dāng)盡量匹配。
Philips 的CMOS090 LVDS SPM庫給出了差分驅(qū)動器的設(shè)計，這種 設(shè)計符合針對于3.3V的典型VDDE的IEEE LVDS標(biāo)準(zhǔn)的全部要求。這種 設(shè)計提供1.37V-1.03V的高輸出電壓-低輸出電壓(VOH-VOL)，并且還提 供40-140 ohms范圍內(nèi)的單端DC輸出阻抗。所述差分驅(qū)動器可以工作于 SubLVDS標(biāo)準(zhǔn)的2.5V的VDDE下，SubLVDS標(biāo)準(zhǔn)在CMOS090工藝中 具有0.96V-0.8V的VOH-VOL。但是如果低于2.5V的VDDE，差分驅(qū)動 器就無法提供40-140ohms范圍內(nèi)的DC輸出阻抗了。在Ning Li等人的題為"Voltage mode differential driver and method"的 US專利No. 6867618號中公開了一種差分驅(qū)動器。該專利中公開的差分 驅(qū)動器在工作于1.8V的供電電壓以下時，無法提供在40-140ohms范圍內(nèi) 的DC輸出阻抗。此外，反相和同相輸出阻抗不匹配，并且無法不受工藝 和溫度的影響。其它有關(guān)差分驅(qū)動器的公開包括Andrea Boni等人的 "LVDS I/O Interface of Gb/s-per-Pin Operation in 0.35 um CMOS";正EE Journal of Solid陽State Circuits, Vol.36, No.4, Apr.2001;pp.706-711 。
圖1示出了一種現(xiàn)有的LVDS驅(qū)動器。圖1示出了基于源極跟隨電路 的差分驅(qū)動器的一支(single-leg)。差分驅(qū)動器包括N-型晶體管Nl 101、 P-型晶體管Pl 102、以及端電阻器103。端電阻器103構(gòu)成了差分驅(qū)動器 的輸出節(jié)點。LVDS的DC輸出阻抗規(guī)格要求差分驅(qū)動器采用源極跟隨器 配置。該設(shè)計將提供幾乎恒定的電流，但是起電壓式驅(qū)動器的作用，并在 反相和同相輸出提供低輸出阻抗。
該結(jié)構(gòu)需要的最小VDDE是
VDDE(min)=VOH + Vgs(N 1) (= Vtn + overdrive)
對于90nm工藝中的2.5V設(shè)備而言，最壞情況下VT (慢工藝和低溫) 約為0.75。當(dāng)以250mV過壓驅(qū)動時，VDDE(min"VOH+1.0V。此夕卜，NMOS 晶體管N1 101受嚴(yán)重的體效應(yīng)(body effect)的影響，因而提高了自身的 VT。在三阱工藝中通過將源極和襯底連接在一起可以將NMOS晶體管Nl 101的Vt信降低100mV-200mV。但是將源級和襯底連接在一起將使該設(shè) 計依賴于工藝，并且上述VDDE的限制仍然有效。
該電路的另一缺陷在于，輸出阻抗在驅(qū)動高電平時取決于NMOS特 性，在驅(qū)動低電平時取決于PMOS特性。因此，在不同的工藝拐點(skew process corner)(慢NMOS和快PMOS或反之)，輸出阻抗不匹配。
圖2是示出了另一種現(xiàn)有的LVDS驅(qū)動器。圖2示出了試圖克服反相 和同相輸出阻抗不匹配這一問題的另一種結(jié)構(gòu)。該結(jié)構(gòu)包括NMOS源極 跟隨器，即位于輸出兩端的N1201、 N2 202;以及PMOS開關(guān)203。附加 的源極跟隨器N2 202 (示于橢圓內(nèi))同差分緩沖器中的兩個輸出耦合，然 而，當(dāng)同驅(qū)動低電平的輸出相耦合的源極跟隨器導(dǎo)通時，另一 NMOS源 極跟隨器截止。該結(jié)構(gòu)同樣具有VDDE的限制。目前的差分信號驅(qū)動方法在低于LVDS標(biāo)準(zhǔn)的2.5V的VDDE以及低 于SubLVDS標(biāo)準(zhǔn)的1.8V的VDDE時，將產(chǎn)生不匹配的輸出阻抗。因此需 要在LVDS的2.5V VDDE以及SubLVDS標(biāo)準(zhǔn)的1.8V以下驅(qū)動差分信號， 同時匹配反相和同相輸出的阻抗。

發(fā)明內(nèi)容
在本發(fā)明的一示例實施例中，提供了一種差分驅(qū)動器。所述差分驅(qū)動
器包括差分?jǐn)?shù)據(jù)輸入；多個開關(guān)，同電流源耦合，用于根據(jù)差分?jǐn)?shù)據(jù)輸 入導(dǎo)引電流；第一差分輸出和第二差分輸出；以及第一源極跟隨器和第二 源極跟隨器，同第一差分輸出和第二差分輸出耦合，用于控制輸出阻抗。
在本發(fā)明的另一示例實施例中，提供了一種驅(qū)動信號的方法。所述方 法包括以下步驟向差分驅(qū)動器提供差分?jǐn)?shù)據(jù)輸入；提供多個同電流源耦 合、用于根據(jù)差分?jǐn)?shù)據(jù)輸入導(dǎo)引電流的開關(guān)；以及提供同第一差分輸出和 第二差分輸出耦合、用于控制阻抗的第一源極跟隨器和第二源極跟隨器。
在本發(fā)明的另一示例實施例中，提供了一種差分驅(qū)動器。所述差分驅(qū) 動器包括差分?jǐn)?shù)據(jù)輸入；多個開關(guān)，同電流源耦合，用于根據(jù)差分?jǐn)?shù)據(jù) 輸入導(dǎo)引電流；偏置電路，用于為差分驅(qū)動器產(chǎn)生合適的偏置電壓輸入； 第一差分輸出和第二差分輸出；以及第一源極跟隨器和第二源極跟隨器， 同第一差分輸出和第二差分輸出耦合，用于控制輸出阻抗。
本發(fā)明的上述概要本意并不在于描述本發(fā)明的各公開實施例或每個 方案。以下附圖和詳細(xì)說明中提供了其它方案和示例實施例。


考慮以下結(jié)合附圖對本發(fā)明各實施例進行的詳細(xì)說明，本發(fā)明可以得 到更加全面的理解，附圖中
圖1示出了一種現(xiàn)有的LVDS驅(qū)動器。
圖2示出了另一種現(xiàn)有的LVDS驅(qū)動器。
圖3示出了依照本發(fā)明一實施例的LVDS驅(qū)動器的一支。
圖4示出了依照本發(fā)明一實施例的差分驅(qū)動器結(jié)構(gòu)。
圖5示出了依照本發(fā)明的用于驅(qū)動信號的方法。
圖6是依照本發(fā)明的另一實施例的帶有偏置電路的差分驅(qū)動器的概念圖。
圖7是一張表格，示出了 subLVDS標(biāo)準(zhǔn)的DC規(guī)范。 圖8是一張表格，示出了依照本發(fā)明的方法經(jīng)仿真后得到的輸出阻抗。
具體實施例方式
反相同相反相同相反相同相反相同相
雖然本發(fā)明可以有不同的修改方案和可替換形式，但在附圖中以示例 的方式示出了其特定方案，并將對其予以詳細(xì)說明。然而，應(yīng)當(dāng)理解的是， 本發(fā)明不局限于所描述的特定實施例。相反，本發(fā)明應(yīng)涵蓋屬于由所附權(quán) 利要求限定的發(fā)明的精神和范圍內(nèi)的全部修改方案，等價方案，以及候選 方案。
圖3示出了依照本發(fā)明一實施例的LVDS驅(qū)動器的一支。該電路包括 一對以電壓控制電壓源模式耦合的、用于控制VOH和VOL電平的PMOS 晶體管P1 301和P2 302、以及電流源303。
位于輸出兩端的PMOS源極跟隨器Pl 301和P2 302提供低輸出阻抗。 兩輸出位置的低阻抗使差分驅(qū)動器能夠高速運行。位于反相和同相輸出的 阻抗由PMOS晶體管P1301和P2 302決定，因此，即使在工藝拐點(慢 PMOS和快NMOS或反之)，阻抗間也能實現(xiàn)良好的匹配。
該結(jié)構(gòu)需要的最小VDDE為
VDDE (min) =VOH + Vds (對于電流源)
該電路的VOL需要大于電路中PMOS晶體管P1 301的Vtp。常見的 高速標(biāo)準(zhǔn)如SubLVDS和LVDS很容易滿足這一要求。圖3中說明的結(jié)構(gòu) 解決了 VDDE限制(低電壓)的問題，并且在反相和同相輸出提供匹配阻 抗。
圖4是依照本發(fā)明一實施例的差分驅(qū)動器的結(jié)構(gòu)。利用在圖3中所闡 釋的概念來建立LVDS和SubLVDS標(biāo)準(zhǔn)的差分驅(qū)動電路。差分驅(qū)動器包 括.-頂部PMOS電流源晶體管P140K以及位于上半部分的、兩個根據(jù)數(shù) 據(jù)極性來導(dǎo)引電流的PMOS幵關(guān)P2A402和P2B 403。外部電阻器404耦 合在PMOS開關(guān)P2A402和P2B 403的漏極之間，其中P2A402和P2B 403 的漏極構(gòu)成了差分驅(qū)動器的輸出節(jié)點。在底部，輸出同NMOS靜電放電(ESD)器件N3A 405和N3B 406 的漏極耦合，N3A405和N3B406始終處于導(dǎo)通狀態(tài)，且尺寸被設(shè)計成不 會成為差分驅(qū)動器輸出阻抗的主導(dǎo)因素。當(dāng)焊墊為三態(tài)時，晶體管N3A405 和N3B 406防止下面的器件在輸出端過電壓。晶體管N3A405和N3B 406 同PMOS源極跟隨器P4A 407和P4B 408耦合，然后同NMOS開關(guān)N4A409 和N4B410耦合。源極跟隨器為驅(qū)動的低電壓輸出提供了低阻抗。源極跟 隨器還控制差分驅(qū)動器的VOL電平。
考慮ZP="高"和ZM="低"，驅(qū)動低電平的輸出的輸出阻抗由下式 給出
RoLow=l/gmN3B + l/gmP4B + 1/gm薩
其中，l/gmN3B禾n 1/ gmN4B是NMOS晶體管N3B 406和N4B 410的 三極管導(dǎo)通電阻。因此，這些晶體管的尺寸被設(shè)計為，R0L0W只取決于 PMOS晶體管P4A407和P4B 408。
附加PMOS源極跟隨器P3A 411、 P3B412同輸出耦合，其中，同驅(qū) 動高電平的輸出相耦合的源極跟隨器導(dǎo)通，而另一個源極跟隨器截止。在 同驅(qū)動高電平的輸出耦合時導(dǎo)通的源極跟隨器為驅(qū)動高電平的輸出提供 低輸出阻抗，并控制差分驅(qū)動器的VOH電平。因此，忽略電流源晶體管 P1401的高輸出阻抗，驅(qū)動高電平的輸出的輸出阻抗由以下等式給出
RoHiGH=l/gmP3A + l/gmN1A+ l/gmN2A 其中，1/gmp3A和1/gmN2A分別是NMOS晶體管N1A414和N2A415的三 極管導(dǎo)通電阻，并且它們的尺寸被設(shè)計為，RomGH只取決于PMOS晶體管 P3A411和P4B412。
單端至差分轉(zhuǎn)換器模塊413將單端信號轉(zhuǎn)換為差分信號。單端至差分 信號轉(zhuǎn)換模塊413工作于核心VDD電壓，并提供前級驅(qū)動器功能，而輸 出驅(qū)動級和偏置電路工作于VDDE，且數(shù)據(jù)信號D和DN無需電平轉(zhuǎn)換。
由于PMOS源極跟隨器同反相和同相輸出耦合，因而實現(xiàn)了低阻抗。 這些阻抗只取決于所使用的一種類型的晶體管，因此，能夠不受工藝和溫 度的影響。在源極跟隨器和電流源中有策略地使用PMOS晶體管使得設(shè)計 與VDDE無關(guān)，并且可以提供精確的VOH/VOL控制。
起恒定電流源作用的PMOS晶體管P1 401是由輸出電流為I。ut=Vre^R的偏置電路提供偏置的。Vref是帶隙參考電壓，因此在PVT變化時幾乎 是恒定不變的。電阻器R由多晶硅電阻予以實現(xiàn)，隨工藝發(fā)生大約20%的 變化。然而，即使以這樣的電流變化，差分驅(qū)動器的擺幅也能保持在一定 范圍內(nèi)。而且，如果配置了外部精密電阻器，PMOS電流源P1401中的電 流在工藝電壓溫度(PVT)變化范圍內(nèi)保持不變。
圖5示出了依照本發(fā)明的用于驅(qū)動信號的方法。單端至差分轉(zhuǎn)換器 413將單端信號(即數(shù)據(jù)輸入)轉(zhuǎn)換為差分信號，然后將其提供給差分驅(qū) 動器501。為了根據(jù)數(shù)據(jù)極性來導(dǎo)引電流，配備了多個開關(guān)。這些開關(guān)包 括第一對(P型)晶體管和第二對(N型)晶體管。第一對晶體管的第一 晶體管的柵極同第二對晶體管的第一晶體管的柵極耦合。
第一對晶體管的第二晶體管的柵極同第二對晶體管的第二晶體管的 柵極耦合。第一對晶體管的第一晶體管和第二對晶體管的第一晶體管(對 第一對和第二對晶體管的第二晶體管也一樣)同來自單端至差分信號轉(zhuǎn)換 器的差分?jǐn)?shù)據(jù)信號相連。第一對晶體管(P型)同電流源晶體管耦合502。 輸出節(jié)點取自同開關(guān)耦合的外部端電阻器。 一對源極跟隨器同輸出端耦 合，以控制阻抗503和504。兩個源極跟隨器(第一源極跟隨器和第二源 極跟隨器)均耦合至輸出節(jié)點。
源極跟隨器對(均為P型)包括第一對晶體管和第二對晶體管。第一 源極跟隨器的第一對晶體管和第二源極跟隨器的第二對晶體管屬于同一 類型。第一對晶體管中至少一個晶體管導(dǎo)通而另一個晶體管截止，并且第 二對晶體管中至少一個晶體管導(dǎo)通而另一個晶體管是截止。由于PMOS源 極跟隨器同反相和同相輸出端耦合，因而實現(xiàn)了低阻抗。這些阻抗只取決 于所使用的一種類型的晶體管，因此，阻抗不受工藝和溫度的影響。在源 極跟隨器和電流源中有策略地使用PMOS晶體管使得設(shè)計與VDDE無關(guān)， 并且可以提供精確的VOH/VOL控制(如圖4)。
圖6是依照本發(fā)明另一實施例的帶有偏置電路的差分驅(qū)動器的概念 圖。圖6示出了帶有相關(guān)的前級驅(qū)動和偏置電路的、圖4所述的差分驅(qū)動 器結(jié)構(gòu)。驅(qū)動級的副本(replica) 604用于檢測工藝、電壓、溫度變化對 輸出電平的影響，并且所述影響被反饋給偏置電路，以校正饋送至驅(qū)動器 及其副本604的偏置電壓。示出了針對2.5V厚柵器件和常規(guī)薄柵器件的C065工藝的實現(xiàn)。核心VDD是1.2V, VDDE為1.8V，預(yù)期VOH=0.96V， VOL=0.8V (對于SubLVDS標(biāo)準(zhǔn))。
源極跟隨器晶體管P3A411、 P3B412、以及P4A407、 P4B 408受偏 置電路控制。為產(chǎn)生合適的偏置電壓，構(gòu)造一個輸出級的副本604，在其 節(jié)點上產(chǎn)生與驅(qū)動器相應(yīng)節(jié)點上相同的電壓。副本桟(replica stack) 604 接受驅(qū)動級中1/10的電流，因此相應(yīng)地對相應(yīng)原件的尺寸進行設(shè)計(差分 驅(qū)動電路中晶體管尺寸的1/10)。來自副本棧604的電壓被饋送至偏置電 路，偏置電路將電壓與預(yù)期值進行比較，并產(chǎn)生控制電壓。
偏置電路包括運算放大器OA1601、 OA602、以及參考信號發(fā)生器 603。參考信號發(fā)生器603使用運算放大器和反饋電阻器，由帶隙參考電 壓產(chǎn)生預(yù)期的VOH、 VOL值。電阻器的比值決定了 VOH和VOL的值。 因此，預(yù)期VOH、 VOL是由帶隙基準(zhǔn)電壓和電阻器比值決定的，并且 VOH,VOL在PVT變化范圍內(nèi)幾乎保持不變。運算放大器OA 601和OA 602將副本棧電壓同上述VOH及VOL值進行比較從而產(chǎn)生控制電壓。因 此，驅(qū)動器輸出電平可以得到精確控制。
上述電路的機能如下所述?？紤]ZP:HIGH，和Z1VNL0W，導(dǎo)通的晶 體管為P2B403、 N3A405、 P4A407以及N4A409的情況。PMOS晶體管 PI 401在正常工作時提供恒定電流。通過源極跟隨器晶體管P3B 412的路 徑也是導(dǎo)通狀態(tài)。來自芯片內(nèi)核(chip core)的單端信號"A"被傳送至 用于將單端信號轉(zhuǎn)換為差分信號的單端至信號轉(zhuǎn)換器模塊413。該模塊的 輸出值位于核心電平(0至VDD)。因此這些差分信號不需要電平移位。
電流源PI 401提供恒定電流，該電流經(jīng)PMOS開關(guān)P2B 403的導(dǎo)引 流經(jīng)100ohms的外部端電阻器404。 P4A407、 P4B 408是第二源極跟隨器 的一對晶體管，其中，由于耦合在底部的NMOS開關(guān)的緣故，同驅(qū)動低 電平的輸出耦合的晶體管(P4A 407)導(dǎo)通，而另一晶體管截止。PMOS 晶體管P1401、 P4A407、 P4B 408、 P3A411以及P3B 412的柵極控制由 偏置電路產(chǎn)生。將節(jié)點電壓""VRP"和"VRN"同由偏置電路根據(jù)帶隙 參考電壓輸入"VRA"產(chǎn)生的預(yù)期值VOH和VOL加以比較。運算放大器 OA1 601和OA2 602將復(fù)本電壓和預(yù)期VOH及VOL進行比較，并產(chǎn)生 輸出"vohctrl"和"volctrl"。當(dāng)輸出發(fā)生轉(zhuǎn)換，艮卩，ZP-LOW并且ZM=HIGH時，導(dǎo)通的晶體管為P2A402、 N3B 406、 P4B 408以及N4B 410。因此， 流經(jīng)外部電阻404的電流發(fā)生轉(zhuǎn)向，產(chǎn)生相反極性的輸出電壓。P3A4U 導(dǎo)通而P4B 408截止。
圖7是一張表格，示出了 SubLVDS標(biāo)準(zhǔn)的DC規(guī)范。已針對標(biāo)稱擺 幅為160mV的標(biāo)稱VCMF=0.88V， VOH=0.96V以及VOL-0.8V設(shè)計出了 電路。
圖8是一張表格801，示出了依照本發(fā)明的方法經(jīng)仿真后得到的輸出 阻抗。通過數(shù)據(jù)可以清晰地理解到，輸出阻抗符合規(guī)范并且匹配良好。圖 8還顯示，即使在拐點，反相和同相端的阻抗也匹配良好。
雖然參考若干特定的示例實施例對本發(fā)明進行了說明，但是本領(lǐng)域技 術(shù)人員將認(rèn)識到可以在不背離以下權(quán)利要求中所闡述的本發(fā)明的精神和 范圍的前提下，對本發(fā)明做大量的改動。
本發(fā)明將在支持LVDS和SubLVDS標(biāo)準(zhǔn)的方面得到工業(yè)應(yīng)用。LVDS 和SubLVDS標(biāo)準(zhǔn)形成了諸如PCI Express 、RadioIOTM、HyperTransportTM、 Infmiband⑧等高速數(shù)據(jù)總線規(guī)范的電氣層規(guī)范的一部分，所述高速數(shù)據(jù)總 線規(guī)范用于具有大帶寬需求的通信網(wǎng)絡(luò)等等。
權(quán)利要求
1.一種差分驅(qū)動器，包括差分?jǐn)?shù)據(jù)輸入；多個開關(guān)，同電流源耦合，用于根據(jù)所述差分?jǐn)?shù)據(jù)輸入導(dǎo)引電流；第一差分輸出和第二差分輸出，其中，耦合在所述多個開關(guān)中至少兩個開關(guān)之間的電阻器形成了所述第一差分輸出和所述第二差分輸出；以及第一源極跟隨器和第二源極跟隨器，同所述第一差分輸出和第二差分輸出耦合，用于控制輸出阻抗。
2. 如權(quán)利要求1所述的差分驅(qū)動器，還包括偏置電路，用于向所 述第一源極跟隨器和所述第二源極跟隨器以及所述電流源提供偏置輸入 電壓。
3. 如權(quán)利要求1所述的差分驅(qū)動器，其中，所述多個開關(guān)還包括 第一對和第二對晶體管，其中，所述第一對晶體管的第一晶體管的柵極同 所述第二對晶體管的第一晶體管的柵極耦合；所述第一對晶體管的第二晶 體管的柵極同所述第二對晶體管的第二晶體管的柵極耦合。
4. 如權(quán)利要求1所述的差分驅(qū)動器，其中，所述第一源極跟隨器包 含第一對晶體管，所述第二源極跟隨器包含第二對晶體管。
5. 如權(quán)利要求4所述的差分驅(qū)動器，其中，第一源極跟隨器的所述 第一對晶體管和第二源極跟隨器的所述第二對晶體管屬于同一類型，并且 所述第一對晶體管中至少一個晶體管導(dǎo)通而另一晶體管截止，所述第二對 晶體管中至少一個晶體管導(dǎo)通而另一晶體管截止。
6. 如權(quán)利要求1所述的差分驅(qū)動器，還包括多個保護晶體管，其 中，所述多個保護晶體管的源極同所述第一源極跟隨器的第一對晶體管耦 合，所述多個保護晶體管的漏極同所述第二源極跟隨器的第二對晶體管耦 合，所述保護晶體管用于防止源極跟隨器在輸出端過電壓。
7. 如權(quán)利要求1所述的差分驅(qū)動器，其中，所述差分?jǐn)?shù)據(jù)輸入包括: 用于將單端信號轉(zhuǎn)換為差分信號的單端至差分轉(zhuǎn)換器的輸出。
8. 如權(quán)利要求3所述的差分驅(qū)動器，所述第一對晶體管包含一個P 型晶體管，所述第二對晶體管包含一個N型晶體管。
9. 如權(quán)利要求3所述的差分驅(qū)動器，所述第一源極跟隨器的第一對 晶體管和所述第二源極跟隨器的第二對晶體管包含P型晶體管。
10. —種驅(qū)動信號的方法，包括以下步驟向差分驅(qū)動器提供差分?jǐn)?shù)據(jù)輸入；提供多個同電流源耦合、用于根據(jù)所述差分?jǐn)?shù)據(jù)輸入導(dǎo)引電流的開關(guān)；提供耦合在所述多個開關(guān)中至少兩個開關(guān)之間的電阻裝置，形成第一 差分輸出和第二差分輸出；提供同所述第一差分輸出和所述第二差分輸出耦合、用于控制阻抗的 第一源極跟隨器和第二源極跟隨器。
11. 如權(quán)利要求IO所述的方法，還包括步驟提供偏置電路，用于 向所述第一源極跟隨器和所述第二源極跟隨器以及所述電流源提供偏置 輸入電壓。
12. 如權(quán)利要求10所述的方法，其中，所述提供多個開關(guān)還包括步 驟提供第一對和第二對晶體管，其中，所述第一對晶體管的第一晶體管 的柵極同所述第二對晶體管的第一晶體管的柵極耦合；所述第一對晶體管 的第二晶體管的柵極同所述第二對晶體管的第二晶體管的柵極耦合。
13. 如權(quán)利要求IO所述的方法，其中，所述第一源極跟隨器還包含 第一對晶體管；所述第二源極跟隨器還包含第二對晶體管。
14. 如權(quán)利要求13所述的方法，其中，第一源極跟隨器的所述第一對晶體管和第二源極跟隨器的所述第二對晶體管屬于同一類型，并且所述 第一對晶體管中至少一個晶體管導(dǎo)通而另一晶體管截止，所述第二對晶體管中至少一個晶體管導(dǎo)通而另一晶體管截止。
15. 如權(quán)利要求10所述的方法，還包括步驟提供多個保護晶體管， 用于防止源極跟隨器在輸出端過電壓，其中，所述多個保護晶體管的源極 同第一源極跟隨器的第一對晶體管耦合，所述多個保護晶體管的漏極同所 述第二源極跟隨器的第二對晶體管耦合。
16. 如權(quán)利要求12所述的方法，其中，所述第一對晶體管包含一個P 型晶體管，所述第二對晶體管包含一個N型晶體管。
17. 如權(quán)利要求12所述的方法，其中，所述第一源極跟隨器的第一對晶體管和所述第二源極跟隨器的第二對晶體管包含P型晶體管。
18. —種差分驅(qū)動器，包括 差分?jǐn)?shù)據(jù)輸入；多個開關(guān)，同電流源耦合，用于根據(jù)所述差分?jǐn)?shù)據(jù)輸入導(dǎo)引電流； 偏置電路，用于為所述差分驅(qū)動器產(chǎn)生合適偏置電壓輸入； 第一差分輸出和第二差分輸出，其中，同所述多個開關(guān)耦合的電阻器形成了所述第一差分輸出和所述第二差分輸出；以及第一源極跟隨器和第二源極跟隨器，同所述第一差分輸出和第二差分輸出耦合，用于控制輸出阻抗。
19. 如權(quán)利要求18所述的差分驅(qū)動器，其中，所述偏置電路還包括 用于產(chǎn)生差分驅(qū)動器中副本電壓的裝置；參考發(fā)生器，用于產(chǎn)生預(yù)期的電 壓輸入；以及一對運算放大器，用于將所述副本電壓和所述預(yù)期電壓輸入 進行比較，以為所述差分驅(qū)動器產(chǎn)生精確的控制電壓輸入。
20. 如權(quán)利要求18所述的差分驅(qū)動器，其中，所述多個開關(guān)還包括 第一對和第二對晶體管，其中所述第一對晶體管的第一晶體管的柵極同所 述第二對晶體管的第一晶體管的柵極耦合；所述第一對晶體管的第二晶體 管的柵極同所述第二對晶體管的第二晶體管的柵極耦合。
21. 如權(quán)利要求18所述的差分驅(qū)動器，其中，所述第一源極跟隨器 還包含第一對晶體管；所述第二源極跟隨器還包含第二對晶體管。
22. 如權(quán)利要求21所述的差分驅(qū)動器，其中，第一源極跟隨器的所 述第一對晶體管和第二源極跟隨器的所述第二對晶體管屬于同一類型，并 且所述第一對晶體管中至少一個晶體管導(dǎo)通而另一晶體管截止，所述第二 對晶體管中至少一個晶體管導(dǎo)通而另一晶體管截止。
23. 如權(quán)利要求18所述的差分驅(qū)動器，還包括多個保護晶體管，其 中，所述多個保護晶體管的源極同所述第一源極跟隨器的第一對晶體管耦 合，所述多個保護晶體管的漏極同所述第二源極跟隨器的第二對晶體管耦 合，所述保護晶體管用于防止源極跟隨器在輸出端過電壓。
24. 如權(quán)利要求18所述的差分驅(qū)動器，其中，所述差分?jǐn)?shù)據(jù)輸入包 括用于將單端信號轉(zhuǎn)換為差分信號的單端至差分轉(zhuǎn)換器的輸出；
25. 如權(quán)利要求20所述的差分驅(qū)動器，其中，所述第一對晶體管包含一個P型晶體管，所述第二對晶體管包含一個N型晶體管。
26.如權(quán)利要求20所述的差分驅(qū)動器，其中，所述第一源極跟隨器的第一對晶體管和第二源極跟隨器的第二對晶體管包含p型晶體管。
全文摘要
本發(fā)明提供了一種用于驅(qū)動差分信號的系統(tǒng)和方法，包括差分?jǐn)?shù)據(jù)輸入；多個開關(guān)，同電流源耦合，用于根據(jù)所述差分?jǐn)?shù)據(jù)輸入導(dǎo)引電流第一差分輸出和第二差分輸出，由耦合在多個開關(guān)中至少兩個開關(guān)之間的電阻器形成；以及第一源極跟隨器和第二源極跟隨器，同所述第一差分輸出和第二差分輸出耦合，用于控制輸出阻抗。所述結(jié)構(gòu)可以防止從驅(qū)動器反射回來的共模噪聲變?yōu)椴罘中盘枺⑶以诘陀?.62V以前始終符合LVDS和SubLVDS標(biāo)準(zhǔn)的要求。此外，所述結(jié)構(gòu)能夠工作于Gbps范圍內(nèi)，這使其成為了具有極低功耗的高速差分驅(qū)動器。
文檔編號H04L25/02GK101411149SQ200780010869
公開日2009年4月15日 申請日期2007年3月21日 優(yōu)先權(quán)日2006年3月27日
發(fā)明者馬杜本·吉舍爾 申請人:Nxp股份有限公司